KR19990053457A - Trench manufacturing method of semiconductor device - Google Patents
Trench manufacturing method of semiconductor device Download PDFInfo
- Publication number
- KR19990053457A KR19990053457A KR1019970073083A KR19970073083A KR19990053457A KR 19990053457 A KR19990053457 A KR 19990053457A KR 1019970073083 A KR1019970073083 A KR 1019970073083A KR 19970073083 A KR19970073083 A KR 19970073083A KR 19990053457 A KR19990053457 A KR 19990053457A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- trench
- semiconductor substrate
- insulating film
- angle
- Prior art date
Links
Abstract
본 발명에 의한 반도체장치의 트렌치 제조방법은 반도체기판의 표면 상에 트렌치를 형성하기 위한 식각 마스크로서 감광막과 산화막 및 질화막의 적층 구조를 형성하고 나서 반도체기판의 노출된 영역을 1차로 소정 깊이만큼 식각하여 완만한 제 1 각도의 내측벽 슬로프를 갖는 제 1 요홈부를 형성하면서 상기 감광막, 산화막과 질화막 및 요홈부의 내측벽에 고분자물질층을 소정 두께만큼 형성한다. 이러한 상태에서 상기 제 1 요홈부의 저면을 2차로 소정 깊이만큼 식각하여 급격한 제 2 각도의 내측벽 슬로프를 갖는 제 2 요홈부를 형성한다. 이어서, 상기 감광막, 고분자물질층과 산화막 및 질화막을 제거하여 트렌치를 완성한다.In the trench manufacturing method of the semiconductor device according to the present invention, as a etching mask for forming a trench on the surface of the semiconductor substrate, a photosensitive film, an oxide film, and a nitride film are formed in a stacked structure, and then the exposed regions of the semiconductor substrate are first etched to a predetermined depth. By forming a first groove portion having an inner wall slope having a gentle first angle, a polymer material layer is formed on the inner walls of the photosensitive film, the oxide film, the nitride film, and the groove portion by a predetermined thickness. In this state, the bottom surface of the first recessed portion is secondarily etched by a predetermined depth to form a second recessed portion having an inner wall slope having a sharp second angle. Subsequently, the trench is removed by removing the photoresist film, the polymer material layer, the oxide film, and the nitride film.
따라서, 본 발명은 상기 트렌치의 내측벽 상단부에 첨점이 형성되는 것을 억제하여 반도체기판의 표면에 형성될 게이트절연막의 불량 발생을 제거할 수 있다.Therefore, the present invention can suppress the formation of a dot on the upper end of the inner wall of the trench to eliminate the occurrence of defects in the gate insulating film to be formed on the surface of the semiconductor substrate.
Description
본 발명은 반도체장치의 트렌치 제조방법에 관한 것으로, 더욱 상세하게는 트렌치의 내측벽 상부를 내측벽 하부보다 완만한 각도로 형성하여 내측벽 상단부의 첨점을 제거함으로서 게이트절연막의 불량 발생을 억제하도록 한 반도체장치의 트렌치 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a trench in a semiconductor device, and more particularly, to form an upper portion of the inner wall of the trench at a gentler angle than a lower portion of the inner wall to remove the peaks of the upper inner wall to suppress the occurrence of defects in the gate insulating film. A trench manufacturing method of a semiconductor device.
일반적으로 널리 알려진 바와 같이, 집적회로에서는 실리콘기판의 표면에 형성된 각 소자를 전기적으로 분리해야 한다. 바이폴라 디바이스에서는 물론이지만, MOS 디바이스에서도 인접한 소자 사이에서 바람직하지 않은 관계가 생기지 않도록 필드 산화막을 두껍게 하거나 채널형성 방지용 확산을 하는 것으로, 실질적인 아이소레이션을 하고 있는 것으로도 본다.As is generally known, in integrated circuits, each element formed on the surface of a silicon substrate must be electrically separated. As well as in bipolar devices, even in MOS devices, the field oxide film is thickened or diffused to prevent channel formation so as to avoid undesirable relations between adjacent devices.
디바이스의 집적도를 높이기 위해서는 각 소자의 치수를 축소하는 것도 필요하지만, 동시에 아이소레이션(isolation) 영역의 폭 및 면적을 축소하는 것도 극히 중요하다. 따라서, 집적회로의 등장에서 현재에 이르는 개발의 역사 속에서는 아이소레이션기술에 관한 제안, 예를 들어 LOCOS(local oxidation of silicon), SEPOX(selective polysilicon oxidation), RPSL(recessed polysilicon spacer LOCOS), 트렌치 아이소레이션 등이 항상 행해져 왔다.In order to increase the degree of integration of the device, it is also necessary to reduce the dimensions of each element, but at the same time, it is extremely important to reduce the width and area of the isolation area. Therefore, in the history of the development of integrated circuits to the present time, proposals for isolation technology, such as local oxidation of silicon (LOCOS), selective polysilicon oxidation (SEPOX), recessed polysilicon spacer LOCOS (RPSL), trench isolation Etc. has always been done.
도 1a 내지 도 1c는 종래 기술에 의한 트렌치 제조방법을 나타낸 단면공정도이다.1A to 1C are cross-sectional process diagrams illustrating a trench manufacturing method according to the prior art.
도 1a에 도시된 바와 같이, 먼저, 반도체기판(11), 예를 들어 실리콘기판의 표면 상에 질화막(13)을 2000Å의 두께로 적층하고 나서 상기 질화막(13)의 표면 상에 산화막(15)을 1500Å의 두께로 적층한다.As shown in FIG. 1A, first, a nitride film 13 is laminated on the surface of a semiconductor substrate 11, for example, a silicon substrate, to a thickness of 2000 GPa, and then an oxide film 15 is formed on the surface of the nitride film 13. To a thickness of 1500 kPa.
이후, 상기 산화막(15)의 표면 상에 트렌치를 형성하기 위한 감광막(17)의 패턴을 형성한다.Thereafter, a pattern of the photosensitive film 17 for forming a trench is formed on the surface of the oxide film 15.
도 1b에 도시된 바와 같이, 상기 감광막(17)의 패턴을 마스크로 이용하여 상기 산화막(15) 및 질화막(13)을 반도체기판(11)의 표면이 노출될 때까지 건식식각하여 산화막(15) 및 질화막(13)의 적층 구조인 식각 마스크를 형성한다. 이어서, 상기 감광막(17)의 패턴을 애싱(ashing) 및 스트립(strip)한다.As shown in FIG. 1B, using the pattern of the photosensitive film 17 as a mask, the oxide film 15 and the nitride film 13 are dry-etched until the surface of the semiconductor substrate 11 is exposed to expose the oxide film 15. And an etching mask which is a laminated structure of the nitride film 13. Subsequently, the pattern of the photosensitive film 17 is ashed and stripped.
도 1c에 도시된 바와 같이, 상기 산화막(15) 및 질화막(13)의 식각 마스크를 이용하여 상기 노출된 영역의 반도체기판(11)을 소정 깊이, 예를 들어 0.25 - 0.78 μm의 깊이만큼 건식식각하여 요홈 형태의 트렌치(19)를 완성한다. 여기서, 건식식각을 위해 Cl2, HBr, O2가스를 소정 비율로 혼합한 건식식각 가스를 이용한다.As shown in FIG. 1C, the etch masks of the oxide layer 15 and the nitride layer 13 are used to dry-etch the semiconductor substrate 11 in the exposed region by a predetermined depth, for example, 0.25-0.78 μm. To complete the trench 19 in the groove shape. Here, a dry etching gas in which Cl 2 , HBr, and O 2 gases are mixed at a predetermined ratio is used for dry etching.
도 1d에 도시된 바와 같이, 마지막으로, 상기 산화막(15) 및 질화막(13)의 식각 마스크를 제거하여 게이트절연막(도시 안됨)을 형성할 영역인 반도체기판(11)의 표면을 노출시킨다.As shown in FIG. 1D, the etching masks of the oxide film 15 and the nitride film 13 are removed to expose the surface of the semiconductor substrate 11, which is a region where a gate insulating film (not shown) is to be formed.
그러나, 종래에는 산화막(15) 및 질화막(13)의 식각 마스크를 이용하여 트렌치(19)를 형성하는 경우, 트렌치(19)의 내측벽에 소정 각도의 슬로프(slope)를 형성하는 것이 어려웠다. 이로 인해, 도 1d에 도시된 바와 같이, 트렌치(19)의 내측벽 상단부(A)에서 직각에 가까운 첨점이 존재하는데, 이는 상기 반도체기판(11)의 표면에 형성될 게이트절연막(도시 안됨)의 불량 요인으로 작용하여 왔다.However, in the past, when the trenches 19 were formed using the etching masks of the oxide film 15 and the nitride film 13, it was difficult to form slopes at predetermined angles on the inner wall of the trenches 19. As a result, as shown in FIG. 1D, a sharp point close to a right angle exists in the upper end portion A of the inner wall of the trench 19, which is a portion of the gate insulating film (not shown) to be formed on the surface of the semiconductor substrate 11. It has been a bad factor.
따라서, 본 발명의 목적은 트렌치의 내측벽 상단부의 첨점을 완화하여 게이트절연막의 신뢰성을 향상시키도록 한 반도체장치의 트렌치 제조방법을 제공하는데 있다.Accordingly, an object of the present invention is to provide a method for manufacturing a trench in a semiconductor device in which the tip of the upper portion of the inner wall of the trench is relaxed to improve the reliability of the gate insulating film.
도 1a 내지 도 1c는 종래 기술에 의한 트렌치 제조방법을 나타낸 단면공정도.Figure 1a to 1c is a cross-sectional process diagram showing a trench manufacturing method according to the prior art.
도 2는 본 발명에 의한 반도체장치의 트렌치를 나타낸 단면구조도.2 is a cross-sectional structure diagram showing a trench of a semiconductor device according to the present invention.
도 3a 내지 도 3d는 본 발명에 의한 반도체장치의 트렌치 제조방법을 나타낸 단면공정도.3A to 3D are cross-sectional view showing a trench manufacturing method of a semiconductor device according to the present invention.
<도면의주요부분에대한부호의설명>Explanation of symbols on the main parts of the drawing
11: 반도체기판 13: 질화막 15:산화막 17: 감광막 19: 트렌치 21: 반도체기판 23: 질화막 25: 산화막 27: 감광막 29: 고분자물질층 31: 제 1 요홈부 33: 제 2 요홈부 35: 트렌치DESCRIPTION OF SYMBOLS 11 Semiconductor substrate 13: Nitride film 15: Oxide film 17: Photosensitive film 19: Trench 21: Semiconductor substrate 23: Nitride film 25: Oxide film 27: Photosensitive film 29: Polymer material layer 31: 1st recessed part 33: 2nd recessed part 35: Trench
이와 같은 목적을 달성하기 위한 본 발명에 의한 반도체장치의 트렌치 제조방법은Trench manufacturing method of a semiconductor device according to the present invention for achieving the above object
반도체기판의 표면 상에 절연막을 적층하는 단계;Stacking an insulating film on the surface of the semiconductor substrate;
상기 절연막의 표면 상의 소정 영역에 감광막의 개구부를 형성하는 단계;Forming an opening of the photosensitive film in a predetermined area on the surface of the insulating film;
상기 개구부 내의 상기 절연막과 상기 반도체기판을 소정 깊이만큼 식각하여 제 1 각도의 내측벽 슬로프를 갖는 제 1 요홈부를 형성함과 아울러 상기 제 1 요홈부의 내측벽을 포함한 상기 절연막 및 상기 감광막의 내측벽에 소정 두께의 고분자물질층을 형성하는 단계;The insulating film and the semiconductor substrate in the opening are etched to a predetermined depth to form a first recess having an inner wall slope of a first angle, and to the insulating wall including the inner wall of the first recess and an inner wall of the photosensitive film. Forming a polymer material layer having a predetermined thickness;
상기 고분자물질층에 의해 마스킹되지 않은, 상기 제 1 요홈부의 저면을 소정 깊이만큼 식각하여 제 2 각도의 내측벽 슬로프를 갖는 제 2 요홈부를 형성하는 단계; 그리고Etching the bottom surface of the first groove portion, which is not masked by the polymer material layer, by a predetermined depth to form a second groove portion having an inner wall slope of a second angle; And
상기 감광막과 상기 절연막 및 상기 고분자물질층을 제거하여 상기 제 1 요홈부 및 제 2 요홈부로 이루어진 트렌치를 형성하는 단계를 포함하는 것을 특징으로 한다.And removing the photosensitive film, the insulating film, and the polymer material layer to form a trench including the first recessed portion and the second recessed portion.
이하, 본 발명에 의한 반도체장치의 트렌치 제조방법을 첨부한 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, a method of manufacturing a trench in a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명에 의한 반도체장치의 트렌치를 나타낸 단면구조도이다.2 is a cross-sectional structural view showing a trench of a semiconductor device according to the present invention.
도 2에 도시된 바와 같이, 반도체기판(21)의 표면 상의 소정 영역에 요홈 형태의 트렌치(35)가 소정 깊이로 형성되어 있다. 상기 트렌치(35)의 내측벽 상부가 제 1 각도의 슬로프를 가지되 내측벽 하부의 제 2 각도의 슬로프보다 완만하다.As shown in FIG. 2, a trench 35 in the form of a recess is formed in a predetermined region on the surface of the semiconductor substrate 21 at a predetermined depth. An upper portion of the inner wall of the trench 35 has a slope at a first angle but is gentler than a slope at a second angle below the inner wall.
이와 같이 구성된 반도체장치의 트렌치 제조방법을 도 3a 내지 도 3d를 참조하여 상세히 설명하기로 한다.A trench manufacturing method of the semiconductor device configured as described above will be described in detail with reference to FIGS. 3A to 3D.
도 3a 내지 도 3d는 본 발명에 의한 반도체장치의 트렌치 제조방법을 나타낸 단면공정도이다.3A to 3D are cross-sectional process diagrams showing the trench manufacturing method of the semiconductor device according to the present invention.
도 3a에 도시된 바와 같이, 먼저, 반도체기판(21), 예를 들어 실리콘기판의 표면 상에 질화막(23)을 2000Å의 두께로 적층하고 나서 상기 질화막(23)의 표면 상에 산화막(25)을 1500Å의 두께로 적층한다.As shown in FIG. 3A, first, a nitride film 23 is laminated on the surface of a semiconductor substrate 21, for example, a silicon substrate, to a thickness of 2000 GPa, and then an oxide film 25 is formed on the surface of the nitride film 23. As shown in FIG. To a thickness of 1500 kPa.
이후, 상기 산화막(25)의 표면 상에 트렌치를 형성하기 위한 감광막(27)의 패턴을 형성한다.Thereafter, a pattern of the photosensitive film 27 for forming a trench is formed on the surface of the oxide film 25.
도 3b에 도시된 바와 같이, 상기 감광막(27)의 패턴을 마스크로 이용하여 상기 산화막(25)을 건식식각하고 나서 상기 질화막(23)을 탄소 함유 식각가스, 예를 들어 소정 비율의 CF4/CHF3에 의해 건식식각한다. 이에 따라, 상기 질화막(23)이 식각되는 동안 감광막(27)과 산화막(25) 및 질화막(23)의 내측벽에 고분자물질층(29)이 소정 두께만큼 형성된다.As shown in FIG. 3B, the oxide film 25 is dry-etched using the pattern of the photosensitive film 27 as a mask, and then the nitride film 23 is a carbon-containing etching gas, for example, CF 4 /. Dry etching with CHF 3 . Accordingly, while the nitride film 23 is etched, the polymer material layer 29 is formed on the inner walls of the photosensitive film 27, the oxide film 25, and the nitride film 23 by a predetermined thickness.
상기 질화막(23)의 건식식각시 반도체기판(21)에 대한 질화막(23)의 선택식각비를 1:1 내지 10:1 바람직하게는 5:1로 저하시켜 주는 경우, 질화막(23)이 식각 완료되고 나면, 반도체기판(21)의 표면에 소정 깊이, 예를 들어 500Å의 깊이를 가지며 제 1 각도의 리세스(recess)된 내측벽 슬로프를 갖는 제 1 요홈부(31)가 형성된다. 물론, 상기 요홈부(31)의 내측벽에도 고분자물질층(29)이 소정 두께만큼 형성된다.When the selective etching ratio of the nitride film 23 to the semiconductor substrate 21 is reduced to 1: 1 to 10: 1, preferably 5: 1, during the dry etching of the nitride film 23, the nitride film 23 is etched. Upon completion, a first recess 31 is formed on the surface of the semiconductor substrate 21 having a depth of a predetermined depth, for example 500Å, and having a recessed inner wall slope at a first angle. Of course, the polymer material layer 29 is formed on the inner sidewall of the recess 31 by a predetermined thickness.
한편, 본 발명은 식각 마스크로서 질화막(23)과 산화막(25)의 적층 구조만을 도시하고 있으나 이에 한정하지 않고 식각 마스크로서 질화막(23)만을 사용하여도 무방하다.Meanwhile, the present invention shows only the stacked structure of the nitride film 23 and the oxide film 25 as an etching mask. However, the present invention is not limited thereto, and only the nitride film 23 may be used as the etching mask.
도 3c에 도시된 바와 같이, 상기 감광막(27), 산화막(25)과 질화막(23) 및 고분자물질층(29)을 그대로 남겨 둔 상태에서 상기 요홈부(31)의 저면에 해당하는 반도체기판(21)의 노출된 영역을 소정 비율의 Cl2/HBr/O2가스를 함유한 건식식각가스에 의해 소정 깊이, 예를 들어 0.25 - 0.78 μm의 깊이만큼 건식식각하여 제 2 요홈부(33)를 형성한다. 이때, 상기 요홈부(31)의 내측벽이 고분자물질층(29)에 의해 마스킹되어 있으므로 요홈부(33)의 내측벽 슬로프가 제 2 각도를 가지되 상기 요홈부(31)의 내측벽 슬로프인 제 1 각도보다 훨씬 급격하다.As shown in FIG. 3C, the semiconductor substrate corresponding to the bottom surface of the recess 31 is formed while the photosensitive layer 27, the oxide layer 25, the nitride layer 23, and the polymer material layer 29 are left as they are. 21) the second recess 33 is dry-etched by a dry etching gas containing a predetermined ratio of Cl 2 / HBr / O 2 gas to a predetermined depth, for example, 0.25-0.78 μm. Form. At this time, since the inner wall of the recess 31 is masked by the polymer layer 29, the inner wall slope of the recess 33 has a second angle, but is the inner wall slope of the recess 31. Much sharper than the first angle.
도 3d에 도시된 바와 같이, 마지막으로, 감광막(27)을 애싱하고 나서 상기 감광막(27)을 스트립하면서 고분자물질층(29)도 함께 스트립한다.As shown in FIG. 3D, the ashing layer 27 is then ashed, and the polymer layer 29 is also stripped together while stripping the photosensitive layer 27.
이어서, 산화막(25) 및 질화막(23)을 습식식각에 의해 순차적으로 제거하여 게이트절연막(도시 안됨)을 형성할 영역인 반도체기판(21)의 표면을 노출시킴과 아울러 트렌치(35)를 완성한다.Subsequently, the oxide film 25 and the nitride film 23 are sequentially removed by wet etching to expose the surface of the semiconductor substrate 21, which is a region where a gate insulating film (not shown) is to be formed, and to complete the trench 35. .
따라서, 본 발명은 트렌치(35)의 내측벽 상단부(B)의 첨점을 완화하여 상기 반도체기판(21)의 표면에 형성될 게이트절연막(도시 안됨)의 불량 발생을 감소시킬 수 있다.Accordingly, the present invention can reduce the occurrence of defects in the gate insulating film (not shown) to be formed on the surface of the semiconductor substrate 21 by relaxing the peaks of the upper end portion (B) of the inner wall of the trench 35.
이상에서 살펴본 바와 같이, 본 발명에 의한 반도체장치의 트렌치 제조방법은 반도체기판의 표면 상에 트렌치를 형성하기 위한 식각 마스크로서 감광막과 산화막 및 질화막의 적층 구조를 형성하고 나서 반도체기판의 노출된 영역을 1차로 소정 깊이만큼 식각하여 완만한 제 1 각도의 내측벽 슬로프를 갖는 제 1 요홈부를 형성하면서 상기 감광막, 산화막과 질화막 및 요홈부의 내측벽에 고분자물질층을 소정 두께만큼 형성한다. 이러한 상태에서 상기 제 1 요홈부의 저면을 2차로 소정 깊이만큼 식각하여 급격한 제 2 각도의 내측벽 슬로프를 갖는 제 2 요홈부를 형성한다. 이어서, 상기 감광막, 고분자물질층과 산화막 및 질화막을 제거하여 트렌치를 완성한다.As described above, in the trench fabrication method of the semiconductor device according to the present invention, as an etching mask for forming a trench on the surface of the semiconductor substrate, a stacked structure of a photoresist film, an oxide film, and a nitride film is formed, and then an exposed region of the semiconductor substrate is formed. Firstly, the polymer layer is formed on the inner wall of the photoresist film, the oxide film, the nitride film, and the recess portion by a predetermined thickness while forming a first recess portion having an inner wall slope having a gentle first angle by etching by a predetermined depth. In this state, the bottom surface of the first recessed portion is secondarily etched by a predetermined depth to form a second recessed portion having an inner wall slope having a sharp second angle. Subsequently, the trench is removed by removing the photoresist film, the polymer material layer, the oxide film, and the nitride film.
따라서, 본 발명은 상기 트렌치의 내측벽 상단부에 첨점이 형성되는 것을 억제하여 반도체기판의 표면에 형성될 게이트절연막의 불량 발생을 제거할 수 있다.Therefore, the present invention can suppress the formation of a dot on the upper end of the inner wall of the trench to eliminate the occurrence of defects in the gate insulating film to be formed on the surface of the semiconductor substrate.
한편, 본 발명은 도시된 도면과 상세한 설명에 기술된 내용에 한정하지 않으며 본 발명의 사상을 벗어나지 않는 범위 내에서 다양한 형태의 변형도 가능함은 이 분야에 통상의 지식을 가진 자에게는 자명한 사실이다.On the other hand, the present invention is not limited to the contents described in the drawings and detailed description, it is obvious to those skilled in the art that various modifications can be made without departing from the spirit of the invention. .
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970073083A KR19990053457A (en) | 1997-12-24 | 1997-12-24 | Trench manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970073083A KR19990053457A (en) | 1997-12-24 | 1997-12-24 | Trench manufacturing method of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990053457A true KR19990053457A (en) | 1999-07-15 |
Family
ID=66099752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970073083A KR19990053457A (en) | 1997-12-24 | 1997-12-24 | Trench manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990053457A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100732755B1 (en) * | 2005-04-04 | 2007-06-27 | 주식회사 하이닉스반도체 | Method for fabricating recess gate in semiconductor device |
-
1997
- 1997-12-24 KR KR1019970073083A patent/KR19990053457A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100732755B1 (en) * | 2005-04-04 | 2007-06-27 | 주식회사 하이닉스반도체 | Method for fabricating recess gate in semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100306935B1 (en) | How to Form Trench Isolation in Integrated Circuits | |
| US7439183B2 (en) | Method of manufacturing a semiconductor device, and a semiconductor substrate | |
| KR100289660B1 (en) | Trench Formation Method for Semiconductor Devices | |
| US5913133A (en) | Method of forming isolation layer for semiconductor device | |
| KR19990025534A (en) | How to form trench isolation region | |
| KR19990053457A (en) | Trench manufacturing method of semiconductor device | |
| JPH07111288A (en) | Forming method for element separation | |
| JP2006128613A (en) | Manufacture of semiconductor element | |
| KR100408863B1 (en) | Method of forming a gate oxide in a semiconductor device | |
| KR100831671B1 (en) | Method for forming isolation of semiconductor device | |
| KR100470198B1 (en) | Method for forming shallow trench isolation of semiconductor element | |
| JP2798953B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100524916B1 (en) | Trench isolation method of semiconductor integrated circuit | |
| KR100265340B1 (en) | Method of fabricating semiconductor device | |
| KR20050022617A (en) | Method for forming recessed trench for fabricating recessed channel MOSFET | |
| KR20000013286A (en) | Isolation method of a semiconductor device | |
| KR101019697B1 (en) | method for manufacturing semiconductor device | |
| KR100265010B1 (en) | Method of forming a contact hole in a semiconductor device | |
| KR20000051689A (en) | Shallow trench manufacturing method for isolating semiconductor devices | |
| KR100223282B1 (en) | Semiconductor field oxidation film manufacturing method | |
| KR100451519B1 (en) | Method for manufacturing STI of semiconductor device | |
| KR20000028124A (en) | Separation method for trench element of semiconductor device | |
| KR20000044948A (en) | Method for manufacturing trench of semiconductor device | |
| JPH10335483A (en) | Manufacture of semiconductor device | |
| KR20010005210A (en) | Method for shallow trench isolation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |