KR19990048771A - 플래쉬 메모리에서 워드 모드시의 프로그램 방법 - Google Patents

Abstract

1. 청구 범위에 기재된 발명이 속한 기술 분야

본 발명은 플래쉬 메모리에서 워드 모드시의 프로그램 방법에 관한 것임.

2. 발명이 해결하고자 하는 기술적 과제

플래쉬 메모리의 워드 모드 프로그램시 과도한 전류를 소모하게 되어 드레인의 바이어스가 낮아지고 이에 따라 프로그램 속도가 저하되는 문제점을 해결하기 위함.

3. 발명의 해결 방법의 요지

플래쉬 메모리의 워드 모드 프로그램시 16비트를 동시에 실시하지 않고 바이트 단위로 나누어 실시함.

Description

플래쉬 메모리에서 워드 모드시의 프로그램 방법

본 발명은 플래쉬(flash) 메모리에서 워드 모드시의 프로그램(program) 방법에 관한 것으로, 특히 워드 모드의 프로그램시 16비트를 동시에 실시하지 않고 바이트 단위로 나누어 실시하므로써 과도한 전류 소모를 방지하고 프로그램 속도를 향상시킬 수 있는 플래쉬 메모리의 프로그램 방법에 관한 것이다.

일반적으로 플래쉬 이이피롬(flash EEPROM)에서는 워드 모드의 프로그램시에 16비트를 동시에 프로그램하는 방법을 사용하였다. 이와 같이 프로그램을 실시할 경우 바이트 모드의 경우보다 두 배의 프로그램 전류가 소모되었다. 이 과도한 프로그램 전류는 드레인 바이어스의 저하를 가져오며 결국 프로그램 속도를 저하시키는 문제점이 있다.

따라서, 본 발명은 워드 모드의 프로그램시 프로그램 단위를 바이트 단위로 나누어 수행하므로써 프로그램시에 소모되는 전류량을 감소시켜 프로그램 속도를 향상시킬 수 있는 플래쉬 메모리의 프로그램 방법을 제공하는데 그 목적이 있다.

상술한 목적을 달성하기 위한 본 발명에 따른 플래쉬 메모리에서 워드 모드시의 프로그램 방법은 제어 입력 타이밍 신호가 입력되는 프로그램 비트 쉬프트 회로를 이용하여 제 1 및 제 2 제어 신호를 발생시키는 단계와, 상기 프로그램 비트 쉬프트 회로에서 발생된 제 1 및 제 2 제어 신호와 워드 단위의 프로그램 데이터 신호가 입력되는 프로그램 구동 회로를 이용하여 상기 제 1 및 제 2 제어 신호에 따라 상기 워드 단위의 프로그램 데이터 신호를 바이트 단위로 분리하여 출력하는 단계와, 상기 프로그램 구동 회로에서 출력된 바이트 단위로 분리된 프로그램 데이터 신호에 의해 비트라인을 구동하여 데이터를 프로그램하는 단계를 포함하여 이루어진 것을 특징으로 한다.

도 1은 본 발명에 따른 워드 모드시의 프로그램 방법을 설명하기 위해 도시한 블럭도.

도 2(a) 및 2(b)는 도 1의 프로그램 비트 시프트 회로 블록의 상세도 및 그 타이밍도.

도 3(a) 및 3(b)는 도 1의 프로그램 구동 회로 블록의 상세도.

<도면의 주요 부분에 대한 부호 설명>

11 : 프로그램 비트 쉬프트 회로 블록

12 : 프로그램 구동 회로 블록

13 : 센스 앰프

21 및 22 : 제 1 및 제 2 D플립플롭

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.

도 1은 본 발명에 따른 워드 모드시의 프로그램 방법을 설명하기 위해 도시한 블록도이다. 워드 모드의 프로그램시 한 워드 즉, 16비트를 동시에 프로그램하지 않고 바이트 단위로 나누어서 프로그램하기 위하여 프로그램 비트 시프트 회로 블록(11)에서는 제어 입력 타이밍 신호(TClk)에 따라 제어신호 Q0 및 Q1을 출력한다. 이 출력 신호를 입력으로 하는 프로그램 구동 회로 블록(12)은 제어신호 Q0 및 Q1에 따라 워드 단위의 프로그램 데이터 신호를 바이트 단위로 나누어 프로그램하기 위한 분리된 프로그램 데이터 신호를 출력한다. 즉, 프로그램 비트 시프트 회로 블록(11)의 출력 Q0가 하이(high)인 경우에는 데이터 비트 중 하위 8비트의 데이터가 구동되고, 프로그램 시프트 회로 블록(11)의 출력 Q1이 하이(high)인 경우에는 데이터 비트 중 상위 8비트의 데이터가 프로그램 구동 회로 블록(12)을 통해 구동된다. 이러한 프로그램 구동 회로 블록(12)의 출력은 센스앰프(13)와 연결되어 비트라인을 제어한다. 즉, 선택되어진 프로그램 구동 회로 블록(12)의 프로그램 데이터 신호와 프로그램 비트 시프트 회로 블록(11)의 출력이 모두 하이(high)가 되면 비트라인이 구동되어 8비트의 메모리 셀에 프로그램을 실시하고, 기준 비트라인과 센스앰프(13)에서 비교되어 그 값이 출력된다.

도 2(a) 및 2(b)는 도 1의 프로그램 비트 시프트 회로 블록의 상세도 및 그 타이밍도이다.

도 2(a)의 프로그램 비트 시프트 회로에 사용된 제 1 및 제 2 D플립-플롭(Delay Flip-flop)회로(21 및 22)는 워드 모드의 프로그램을 바이트 단위로 처리하기 위한 제 1 및 제 2 제어신호(Q0 및 Q1)를 출력한다.

도 2(b)에 도시된 바와 같이, 제어 입력 타이밍 신호(timing signal) TClk가 제 1 및 제 2 D플립-플롭 회로(21 및 22)로 입력되면 제 1 D플립-플롭 회로(21)의 Q0 신호는 하이(high) 상태를 유지하다가 두 번째 클럭 신호가 입력되는 시점 t2에서 로우(low) 상태가 된다. 동시에 제 2 D플립-플롭 회로(22)의 Q1 신호는 로우 상태를 유지하다가 첫 번째 클럭 신호가 입력되는 시점 t1에서 하이 상태로 된다. 이와 같이 하여 제 1 및 제 2 D플립-플롭 회로(22)의 출력 Q0 및 Q1은 각각의 바이트를 제어하기 위한 신호로 사용된다.

도 3(a) 및 3(b)는 도 1의 프로그램 구동 회로 블록의 상세도이다.

도 3(a)에 도시된 바와 같이, 프로그램 구동 회로로 타이밍 신호에 따른 프로그램 비트 쉬프트 회로(11)의 출력과 16비트의 프로그램 데이터 신호를 입력된다. 이때 프로그램 쉬프트 회로의 출력인 Q0가 하이(high)가 되면 프로그램 데이터 신호의 하위 8비트가 동시에 비트라인에 들어가고, Q1이 하이(high)가 되면 프로그램 데이터 신호의 상위 8비트가 비트라인에 실리게 된다.

도 3(b)는 이러한 동작을 논리 게이트로 나타낸 것으로, 프로그램 데이터 신호의 상위 8비트를 비트라인에 실어 주기 위해서는 Q1이 하이(high)가 되어야 하고 하위 8비트를 비트라인에 실어 주기 위해서는 Q0가 하이(high)가 되어야 함을 알 수 있다.

이와 같이, 제어 입력 타이밍 클럭 및 프립-플롭을 이용한 시프트 로직을 사용하고 이 시프트 로직의 출력을 이용한 프로그램 구동 회로를 통해 분리된 프로그램 데이터 신호를 얻을 수 있다. 이와 같이 워드 단위의 프로그램 데이터 신호를 바이트 단위로 분리하므로써 바이트 모드에서와 같은 양의 전류만으로 프로그램을 실시하여 과도한 전류 소모를 방지할 수 있다. 또한 바이트 단위로 분할하지 않고 워드 단위로 프로그램을 실시한 경우의 워드 모드 프로그램의 경우에 비하여 프로그램 시간이 3/4으로 감소하게 되는 이점이 있다.

상술한 바와 같이 본 발명에 의하면 워드 모드의 프로그램을 바이트 단위로 실시하므로써 프로그램시 소모되는 전류량을 감소시켜 드레인 바이어스의 저하를 방지하므로써 프로그램 속도를 향상시킬 수 있는 효과가 있다.

Claims (1)

1. 제어 입력 타이밍 신호가 입력되는 프로그램 비트 쉬프트 회로를 이용하여 제 1 및 제 2 제어 신호를 발생시키는 단계와,

   상기 프로그램 비트 쉬프트 회로에서 발생된 제 1 및 제 2 제어 신호와 워드 단위의 프로그램 데이터 신호가 입력되는 프로그램 구동 회로를 이용하여 상기 제 1 및 제 2 제어 신호에 따라 상기 워드 단위의 프로그램 데이터 신호를 바이트 단위로 분리하여 출력하는 단계와,

   상기 프로그램 구동 회로에서 출력된 바이트 단위로 분리된 프로그램 데이터 신호에 의해 비트라인을 구동하여 데이터를 프로그램하는 단계를 포함하여 이루어진 것을 특징으로 하는 플래쉬 메모리에서 워드 모드시의 프로그램 방법.