KR19990047242A - Pixel structure of liquid crystal display - Google Patents
Pixel structure of liquid crystal display Download PDFInfo
- Publication number
- KR19990047242A KR19990047242A KR1019970065573A KR19970065573A KR19990047242A KR 19990047242 A KR19990047242 A KR 19990047242A KR 1019970065573 A KR1019970065573 A KR 1019970065573A KR 19970065573 A KR19970065573 A KR 19970065573A KR 19990047242 A KR19990047242 A KR 19990047242A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- pixel
- pixel electrode
- thin film
- film transistor
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
Abstract
본 발명에 따른 액정 표시 장치의 화소 구조는 사각형의 단위 화소 영역의 가장자리 둘레에 링 모양으로 유지 전극이 형성되어 있고, 유지 전극과 부분적으로 중첩되는 부분과 완전히 중첩되는 부분이 화소 영역의 대각선 방향으로 대칭인 화소 전극이 형성되어 있다. 여기서, 유지 전극과 화소 전극이 완전히 중첩된 부분과 부분적으로 중첩된 부분의 면적은 서로 동일하다. 이러한 화소 구조에서는 화소 전극과 유지 전극이 오정렬되더라도 일정한 유지 용량이 형성된다. 러빙으로 인하여 발생하는 디스클리네이션 영역을 최소화하기 위해 러빙은 완전히 중첩된 부분에서 시작하는 것이 좋으며, 나머지 부분은 부분적으로 중첩되도록 하여 화소 전극과 데이터선 사이에서 발생하는 기생 용량을 최소화한다.In the pixel structure of the liquid crystal display according to the present invention, a sustain electrode is formed in a ring shape around an edge of a rectangular unit pixel region, and a portion partially overlapping a portion overlapping the sustain electrode is disposed in a diagonal direction of the pixel region. Symmetric pixel electrodes are formed. Here, the areas of the part where the sustain electrode and the pixel electrode are completely overlapped and the part partially overlapped are the same. In such a pixel structure, a constant storage capacitor is formed even if the pixel electrode and the storage electrode are misaligned. In order to minimize the declining region caused by rubbing, rubbing should be started at the fully overlapped portion, and the remaining portion is partially overlapped to minimize the parasitic capacitance generated between the pixel electrode and the data line.
Description
본 발명은 액정 표시 장치의 단위 화소 구조에 것으로서, 더욱 상세하게는, 이중으로 게이트선을 이용하여 유지 용량을 형성하는 표시 장치의 단위 화소 구조에 관한 것이다.The present invention relates to a unit pixel structure of a liquid crystal display device, and more particularly, to a unit pixel structure of a display device in which a storage capacitor is formed by using a gate line.
일반적으로 액정 표시 장치는 단위 화소의 집합으로 이루어진 표시 영역에 표시 동작을 하는 다수의 화소 전극이 각각의 단위 화소에 형성되어 있으며, 이 화소 전극들은 배선을 통하여 인가되는 신호에 의하여 구동된다. 배선에는 서로 교차하여 단위 화소 영역을 정의하는 게이트선과 데이터선이 있으며, 게이트선에는 주사 신호가 인가되어 데이터선을 통하여 화소 전극에 인가되는 데이터 신호를 제어한다.In general, in a liquid crystal display, a plurality of pixel electrodes that perform a display operation in a display area including a set of unit pixels are formed in each unit pixel, and the pixel electrodes are driven by signals applied through wirings. The wiring has a gate line and a data line crossing each other to define a unit pixel area, and a scan signal is applied to the gate line to control a data signal applied to the pixel electrode through the data line.
이러한 액정 표시 장치를 구동할 때, 각각의 화소 전극에 인가된 데이터 신호를 다음 데이터 신호가 인가될 때까지 유지하기 위하여 유지 축전기가 필요하며, 이는 화소 전극과 유지 전극(storage electrode)의 중첩으로 이루어진다. 이러한 유지 전극을 형성하는 방법에 따라 전단 게이트 방식, 독립 배선 방식으로 구분된다.When driving such a liquid crystal display, a storage capacitor is required to maintain the data signal applied to each pixel electrode until the next data signal is applied, which is composed of the superposition of the pixel electrode and the storage electrode. . According to the method of forming such a sustain electrode, it is classified into a shear gate method and an independent wiring method.
전단 게이트 방식은 각각의 화소에 형성되어 있는 화소 전극을 이웃하는 화소 행의 게이트선과 절연막을 매개로 중첩되도록 형성하여 유지 축전기를 형성하는 방법이다.The front gate method is a method of forming a storage capacitor by forming a pixel electrode formed in each pixel so as to overlap a gate line of an adjacent pixel row and an insulating film.
이러한 전단 게이트 방식 중에서 게이트선을 이중으로 형성하고, 이들을 화소 영역의 둘레에서 연결하여 링(ring) 형태로 형성하고 화소 전극의 가장자리 부분과 중첩되도록 하는 게이트 링 방식이 개발되었다. 이러한 방식은 게이트선의 단선을 방지하는 장점을 가지고 있다.Among these shear gate methods, a gate ring method has been developed in which a gate line is formed in double, connected to each other around the pixel area to form a ring, and overlapped with edge portions of the pixel electrode. This method has the advantage of preventing the disconnection of the gate line.
이러한 게이트 링 방식은 유지 전극인 게이트 링과 화소 전극이 중첩되는 정도에 따라 완전 중첩 방식과 부분 중첩 방식으로 나눌 수 있다.The gate ring method may be divided into a fully overlapped method and a partially overlapped method according to the overlapping degree between the gate ring as the sustain electrode and the pixel electrode.
그러면, 첨부한 도면을 참고로 하여 종래의 기술에 따른 완전 중첩 방식과 부분 중첩 방식에 대하여 더욱 자세하게 알아보면 다음과 같다.Then, with reference to the accompanying drawings in more detail with respect to the full overlap method and the partial overlap method according to the prior art as follows.
도 1 및 도 2는 종래의 기술에 따른 부분 중첩 방식 및 완전 중첩 방식의 액정 표시 장치에서 단위 화소의 구조를 개략적으로 도시한 도면이다.1 and 2 are diagrams schematically illustrating a structure of a unit pixel in a liquid crystal display of a partially overlapping and a completely overlapping method according to the related art.
여기서, 선(A)은 단면을 나타내는 선이다.Here, the line A is a line showing a cross section.
도 1 및 도 2에서 보는 바와 같이, 기판(1) 위 단위 화소 영역(P)에 링의 형태로 유지 전극(3)이 형성되어 있고, 유지 전극(3)을 덮는 게이트 절연막(5)이 형성되어 있으며, 그 위에 가장자리 부분이 유지 전극(3)과 중첩되어 있는 화소 전극(7)이 형성되어 있다. 그리고 기판(1)의 상부에는 보호막(9)이 형성되어 있다.As shown in FIGS. 1 and 2, the storage electrode 3 is formed in the unit pixel region P on the substrate 1 in the form of a ring, and the gate insulating layer 5 covering the storage electrode 3 is formed. The pixel electrode 7 in which the edge part overlaps with the sustain electrode 3 is formed on it. A protective film 9 is formed on the substrate 1.
도 1에서 나타낸 바와 같이, 부분 중첩 방식에서는 화소 전극(7)이 유지 전극(3)의 일부만을 덮고 있으며, 도 2에서 나타낸 것처럼 완전 중첩 방식에서는 화소 전극(7)이 유지 전극(3) 전체를 덮고 있다.As shown in FIG. 1, the pixel electrode 7 covers only a part of the sustain electrode 3 in the partial superposition method, and the pixel electrode 7 covers the entire sustain electrode 3 in the fully overlapped manner as shown in FIG. 2. Covering.
완전 중첩 방식을 사용하면 사진 공정에서 유지 전극(3)과 화소 전극(7)의 오정렬(misalign)이 발생하더라도 균일한 유지 용량을 얻을 수 있으며, 유지 전극(3)이 화소 전극(7)에 의하여 전부 가려져 있으므로 게이트 신호 인가시 유지 전극(3)과 상판의 공통 전극 및 그 사이의 액정층에 의하여 발생하는 기생 용량을 배제할 수 있다. 그러나, 유지 전극(3)과 화소 전극(7)이 중첩되는 면적이 크고 이에 따라 유지 용량이 크기 때문에 유지 전극을 통하여 흐르는 게이트 신호의 지연(delay)이 증가한다. 또한, 화소 전극(7)은 유지 전극(3)의 옆에 위치하는 데이터선과 상대적으로 가깝기 때문에 데이터선과 화소 전극(7)의 커플링(coupling)이 발생하여 기생 용량이 크다. 이러한 기생 용량을 줄이기 위해 화소 전극과 데이터선의 간격을 넓게 할 경우 개구율이 감소하는 단점이 있다.When the superimposition method is used, even if misalignment of the storage electrode 3 and the pixel electrode 7 occurs in the photographing process, a uniform storage capacitance can be obtained, and the storage electrode 3 is formed by the pixel electrode 7. Since all are covered, the parasitic capacitance generated by the sustain electrode 3 and the common electrode of the upper plate and the liquid crystal layer therebetween can be excluded. However, since the area where the sustain electrode 3 and the pixel electrode 7 overlap with each other is large, and thus the storage capacitor is large, the delay of the gate signal flowing through the storage electrode increases. In addition, since the pixel electrode 7 is relatively close to the data line positioned next to the sustain electrode 3, coupling between the data line and the pixel electrode 7 occurs and the parasitic capacitance is large. In order to reduce the parasitic capacitance, the aperture ratio decreases when the distance between the pixel electrode and the data line is widened.
부분 중첩 방식은 완전 중첩 방식과 반대의 장단점을 가진다. 즉, 화소 전극(7)과 유지 전극(3)의 중첩 면적이 작기 때문에 유지 용량을 작게 할 수 있으며, 이에 따라 게이트 신호의 지연을 감소할 수 있다. 또한, 데이터선과 화소 전극(7)의 커플링으로 인한 기생 용량이 상대적으로 작다. 그러나, 화소 전극이 유지 전극을 완전히 덮지 못하므로 게이트 신호 인가시 유지 전극(3)과 상판의 공통 전극 및 그 사이의 액정층에 의한 기생 용량이 발생하여 게이트 신호의 지연이 발생한다. 또한, 통상적으로 화소 영역의 러빙(rubbing) 방향 쪽에서 발생하는 디스클리네이션 영역(disclination region)을 방지하기 위하여 좌우 비대칭적인 화소 구조를 적용할 수밖에 없으므로 제품 사양을 이원화하는 단점이 있다.Partial nesting has the advantages and disadvantages of full nesting. That is, since the overlap area between the pixel electrode 7 and the storage electrode 3 is small, the storage capacitance can be reduced, thereby reducing the delay of the gate signal. In addition, the parasitic capacitance due to the coupling of the data line and the pixel electrode 7 is relatively small. However, since the pixel electrode does not completely cover the sustain electrode, parasitic capacitance caused by the sustain electrode 3 and the common electrode of the upper plate and the liquid crystal layer therebetween occurs when the gate signal is applied, resulting in a delay of the gate signal. In addition, there is a disadvantage in that a product specification is dualized because a left-right asymmetric pixel structure is usually applied to prevent the disclination region occurring in the rubbing direction of the pixel region.
본 발명은 상기한 단점들을 해결하기 위한 것으로서, 최적의 유지 용량을 균일하게 하는 유지 전극과 화소 전극의 패턴을 제공하여 제품의 특성을 향상시키는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above disadvantages, and to improve the characteristics of the product by providing a pattern of the sustain electrode and the pixel electrode to uniform the optimum holding capacity.
도 1 및 도 2는 종래의 기술에 따른 이중 게이트선을 이용하는 액정 표시 장치의 단위 화소 구조를 도시한 도면이고,1 and 2 are diagrams illustrating a unit pixel structure of a liquid crystal display using a double gate line according to the related art.
도 3 및 도 4는 본 발명의 실시예에 따른 액정 표시 장치의 단위 화소 구조를 도시한 평면도이고,3 and 4 are plan views illustrating a unit pixel structure of a liquid crystal display according to an exemplary embodiment of the present invention.
도 5 및 도 6은 본 발명의 실시예에 따른 액정 표시 장치에서 박막 트랜지스터 기판의 구조를 도시한 평면도이다.5 and 6 are plan views illustrating a structure of a thin film transistor substrate in a liquid crystal display according to an exemplary embodiment of the present invention.
본 발명에 따른 액정 표시 장치의 화소 구조에는 단위 화소 영역에 화소 전극 및 화소 전극의 가장자리 둘레에 링 모양의 유지 전극이 중첩되어 있다, 이때, 유지 전극의 서로 마주하는 일부는 화소 전극과 완전히 중첩되어 있으며, 나머지 서로 마주하는 일부는 화소 전극과 부분적으로 중첩되어 있다.In the pixel structure of the liquid crystal display according to the present invention, a pixel electrode and a ring-shaped sustain electrode are superimposed around the edge of the pixel electrode in a unit pixel area, wherein a part of the sustain electrodes facing each other completely overlaps the pixel electrode. The other parts facing each other partially overlap with the pixel electrode.
여기서, 유지 전극과 완전히 중첩되는 부분에서 부분적으로 중첩되는 부분으로 전환되는 부분에서 화소 전극의 경계선과 유지 전극의 바깥쪽 경계선이 만드는 각도는 모두 동일하게 형성되어 있다.Here, the angles formed by the boundary line of the pixel electrode and the outer boundary line of the storage electrode are formed in the same position at the portion which is completely overlapped with the storage electrode and partially overlapped.
또한, 부분적으로 중첩되는 면적과 완전히 중첩되는 면적의 넓이는 동일하게 형성되어 있다.In addition, the area | region of the area which partially overlaps and the area which fully overlaps are formed in the same.
이러한 화소 구조에서, 완전히 중첩되는 부분은 러빙(rubbing)이 시작되는 방향과 러빙이 종결되는 방향에 형성하는 것이 바람직하며, 박막 트랜지스터와 같은 스위칭 소자를 사용하는 경우에 스위칭 소자는 러빙이 시작되는 위치에 형성하는 것이 바람직하다.In such a pixel structure, a completely overlapping portion is preferably formed in a direction in which rubbing starts and a direction in which rubbing ends, and in the case of using a switching element such as a thin film transistor, the switching element is a position at which rubbing starts. It is preferable to form in.
이러한 액정 표시 장치의 화소 구조에서는 최적의 유지 용량이 유지되도록 형성된 화소 전극과 유지 전극이 오정렬되더라도 부분적으로 중첩되는 부분이 완전히 중첩되는 부분으로 전환되거나 완전히 중첩된 부분이 부분적으로 중첩된 부분으로 전환되거나 또는 서로 마주하며 부분적으로 중첩된 부분에서 유지 전극과 화소 전극이 중첩된 면적이 상호 보상되므로 화소 영역에서 형성되는 유지 용량은 균일하게 된다.In the pixel structure of the liquid crystal display, even when the pixel electrode and the storage electrode formed to maintain the optimal storage capacitance are misaligned, the partially overlapping portions are converted to the overlapping portions, or the fully overlapping portions are converted to the partially overlapping portions. Alternatively, the area where the storage electrode and the pixel electrode overlap each other in a portion overlapping each other and partially overlapping each other is compensated for each other, so that the storage capacitor formed in the pixel area is uniform.
그러면 첨부한 도면을 참고로 하여 본 발명에 따른 액정 표시 장치의 화소 구조의 실시예를 본 발명이 속하는 기술 분야에서 통상의 기술을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.Next, embodiments of the pixel structure of the liquid crystal display according to the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention.
도 3 및 도4는 본 발명의 실시예에 따른 액정 표시 장치의 단위 화소 구조를 개략적으로 도시한 배치도이다.3 and 4 are layout views schematically illustrating a unit pixel structure of a liquid crystal display according to an exemplary embodiment of the present invention.
도 3 및 도 4에서 보는 바와 같이, 본 발명에 따른 액정 표시 장치의 단위 화소 구조는 사각형 모양의 단위 화소 영역(P)의 가장자리 둘레에 링 모양 유지 전극(30)이 형성되어 있다. 또한, 화소 영역(P)의 대각선 방향으로 서로 마주하며 유지 전극(30)과 부분적으로 중첩되어 있는 두 부분(A1, A2)이 있으며, 나머지 유지 전극(30)과 완전히 중첩되어 있는 두 부분(B1, B2)이 있는 화소 전극(70)이 화소 영역(P)의 전면에 형성되어 있다.As shown in FIGS. 3 and 4, in the unit pixel structure of the liquid crystal display according to the present invention, a ring-shaped sustain electrode 30 is formed around the edge of the rectangular unit pixel region P. As shown in FIG. In addition, there are two parts A1 and A2 facing each other in the diagonal direction of the pixel area P and partially overlapping the storage electrode 30, and two parts B1 completely overlapping the remaining storage electrode 30. , The pixel electrode 70 with B2 is formed on the entire surface of the pixel region P. As shown in FIG.
이때, 도 3에서는 유지 전극(30)이 균일한 폭으로 형성되어 있으며, 화소 전극(70)은 부분적으로 중첩되는 부분(A1, A2)에 완전히 중첩되는 부분(B1, B2)으로 전환될 때 유지 전극(30)이 완전히 중첩되도록 돌출되어 있다.In this case, in FIG. 3, the sustain electrode 30 is formed to have a uniform width, and the pixel electrode 70 is maintained when the pixel electrode 70 is switched to a portion B1 and B2 completely overlapping the partially overlapping portions A1 and A2. The electrode 30 protrudes so as to completely overlap.
다음, 도 4에서 화소 전극(70)은 도 3과 동일하게 형성되어 있으며, 유지 전극(30)은 화소 전극(70)과 완전히 중첩되는 부분(B1, B2)에서 다른 부분보다 좁은 폭으로 형성되어 있다. 이는 완전 중첩 방식이 적용되는 부분에서 형성되는 유지 용량을 최소화하기 위한 것이다.Next, in FIG. 4, the pixel electrode 70 is formed in the same manner as in FIG. 3, and the storage electrode 30 is formed to have a narrower width than other portions in the portions B1 and B2 completely overlapping the pixel electrode 70. have. This is to minimize the holding capacity formed at the portion where the full overlapping scheme is applied.
이러한 화소 구조에서 유지 전극(30)과 화소 전극(70)이 완전히 중첩된 두 부분(B1, B2)과 부분적으로 중첩된 부분(B1, B2)은 회전 대칭이다.In this pixel structure, the two parts B1 and B2 in which the sustain electrode 30 and the pixel electrode 70 completely overlap, and the parts B1 and B2 partially overlapped, are rotationally symmetric.
또한, 유지 전극(30)과 화소 전극(70)이 완전히 중첩되는 부분(B1, B2)에서 부분적으로 중첩되는 부분(A1, A2)으로 전환되는 부분에서 화소 전극(70)의 경계선(C1)과 유지 전극(30)의 바깥쪽 경계선(C2)이 만드는 네 개의 각(α)은 모두 동일하게 형성되어 있다. 완전히 중첩되는 부분(B1, B2)에서 부분적으로 중첩되는 부분(A1, A2)으로 전환되는 부분을 제외한 화소 전극(70)의 경계선(C1)과 유지 전극(30)의 바깥쪽 경계선(C2)은 평행하게 형성되어 있다.In addition, the boundary line C1 of the pixel electrode 70 may be changed from a portion B1 and B2 where the sustain electrode 30 and the pixel electrode 70 completely overlap to a portion A1 and A2 partially overlapping each other. The four angles α formed by the outer boundary line C2 of the sustain electrode 30 are all formed in the same manner. The boundary line C1 of the pixel electrode 70 and the outer boundary line C2 of the storage electrode 30 except for the portion that is switched from the completely overlapping portions B1 and B2 to the partially overlapping portions A1 and A2 are It is formed in parallel.
따라서, 이러한 본 발명에 따른 액정 표시 장치의 화소 구조에서는 화소 전극(70)과 유지 전극(30)이 화살표 방향(↔,↕)으로 오정렬되더라도 유지 용량이 형성되는 화소 전극(70)과 유지 전극(30)이 중첩되는 면적은 일정하게 유지된다. 즉, 화소 전극(70)과 유지 전극(30)이 오정렬되어 부분적으로 중첩되는 부분(A1, A2)과 완전히 중첩되는 부분(B1, B2)이 서로 전환될 때 서로 대응하는 부분(A1:A2 및 B1:B2)에서 완전히 중첩된 부분(B1, B2)과 부분적으로 중첩된 부분(A1, A2) 각각 서로 동일한 면적으로 보상된다. 또한, 유지 전극(30)과 화소 전극(70)이 오정렬되더라도 서로 마주하는 부분적으로 중첩된 두 부분(A1, A2)은 동일한 면적으로 보상된다.Accordingly, in the pixel structure of the liquid crystal display according to the present invention, even if the pixel electrode 70 and the storage electrode 30 are misaligned in the direction of the arrows (↔, 화소), the pixel electrode 70 and the storage electrode (where the storage capacitor is formed) are formed. The area where 30) overlaps remains constant. That is, when the pixel electrodes 70 and the storage electrodes 30 are misaligned and partially overlapped with the overlapping portions A1 and A2 and the overlapping portions B1 and B2 are switched to each other, the corresponding portions A1 and A2 and In B1: B2, the completely overlapping portions B1 and B2 and the partially overlapping portions A1 and A2 are compensated for with the same area. In addition, even when the sustain electrode 30 and the pixel electrode 70 are misaligned, two partially overlapping portions A1 and A2 facing each other are compensated for by the same area.
결국, 이러한 구조는, 화소 전극(70)과 유지 전극(30)이 중첩되는 면적을 최적으로 설계한다면, 종래의 기술에서 언급한 완전 중첩 방식과 부분 중첩 방식이 가지는 유지 용량에 관한 장점을 모두 가질 수 있다.As a result, such a structure has all the advantages regarding the storage capacitance of the fully overlapping and partial overlapping methods mentioned in the prior art if the area where the pixel electrode 70 and the storage electrode 30 overlap is optimally designed. Can be.
이러한 본 발명에 따른 액정 표시 장치의 화소 구조에서 유지 전극(30)과 화소 전극(70)이 오정렬되더라도 이들이 서로 중첩되는 면적을 동일하게 유지된다면, 완전히 중첩된 부분(B1, B2)과 부분적으로 중첩된 부분(A1, A2)의 각각 두 부분은 포개지는 대칭이 아닐 수도 있으며, 화소 전극(70)의 경계선(C1)과 유지 전극(30)의 바깥쪽 경계선(C2)은 평행하지 않을 수도 있으며, 경계선(C1, C2)이 만드는 각(α) 및 부분적으로 중첩되는 면적과 완전히 중첩되는 면적이 동일하지 않을 수도 있다.In the pixel structure of the liquid crystal display according to the present invention, even if the sustain electrode 30 and the pixel electrode 70 are misaligned, the overlapping areas B1 and B2 partially overlap with each other if the areas overlapping each other remain the same. Each of the two portions A1 and A2 may not be superimposed symmetrically, and the boundary line C1 of the pixel electrode 70 and the outer boundary line C2 of the storage electrode 30 may not be parallel to each other. The angle α made by the boundary lines C1 and C2 and the area completely overlapping with the partially overlapping area may not be the same.
단, 오정렬의 범위는 화소 전극(70)과 유지 전극(30)의 경계선(C2)이 만나지 않는 범위이다.However, the misalignment range is a range where the boundary line C2 of the pixel electrode 70 and the storage electrode 30 do not meet.
여기서, 완전히 중첩되는 부분(B1, B2)은 화소 영역(P)에서 러빙이 시작되는 방향(R,↘)과 러빙이 종결되는 방향에 형성하는 것이 바람직하며, 러빙이 시작되는 부분에 박막 트랜지스터(TFT)와 같은 스위칭 소자를 형성하는 것이 바람직하다.Here, the completely overlapping portions B1 and B2 are formed in the direction in which the rubbing starts in the pixel region P and the direction in which the rubbing ends, and the thin film transistor ( It is preferable to form a switching element such as a TFT).
왜냐하면, 통상적으로 러빙이 시작되는 방향에서 디스클리네이션 영역이 발생하여 빛샘 현상이 발생하는데, 이를 최소화하기 위해서는 화소 전극(70)을 화소 영역(P)의 최외각 부분까지 형성하는 것이 유리하기 때문이다.This is because, in general, the disclination region is generated in the direction in which rubbing starts, and light leakage occurs because it is advantageous to form the pixel electrode 70 up to the outermost portion of the pixel region P in order to minimize this. .
이러한 본 발명에 따른 액정 표시 장치의 화소 구조에서는 러빙이 시작 또는 종결되는 부분에만 완전 중첩 방식을 적용하고, 나머지 부분을 부분 중첩 방식을 적용하고 있으므로 화소 전극(70)과 데이터선 사이의 커플링에 의한 기생 용량을 최소화할 수 있다.In the pixel structure of the liquid crystal display according to the present invention, a full overlap method is applied only to a portion where rubbing starts or ends, and a partial overlap method is applied to the remaining part, so that the coupling between the pixel electrode 70 and the data line is applied. Parasitic dose can be minimized.
본 발명에 따른 액정 표시 장치의 화소 구조는 제품 사양의 변경으로 액정 표시 장치의 패널을 180°회전시킬 경우에도 대각선에 대하여 대칭적인 구조를 가지므로 러빙 방향만 변경하면 된다.The pixel structure of the liquid crystal display according to the present invention has a symmetrical structure with respect to the diagonal even when the panel of the liquid crystal display is rotated by 180 ° due to a change in the product specification, and thus only the rubbing direction needs to be changed.
다음의 본 발명의 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판에 대하여 상세하게 살펴보면 다음과 같다.Hereinafter, a thin film transistor substrate of a liquid crystal display according to an exemplary embodiment of the present invention will be described in detail.
도 5 및 도 6은 본 발명의 실시예에 따른 액정 표시 장치에서 박막 트랜지스터 기판의 구조를 도시한 평면도이다.5 and 6 are plan views illustrating a structure of a thin film transistor substrate in a liquid crystal display according to an exemplary embodiment of the present invention.
도 5 및 도 6에서 보는 바와 같이, 본 발명에 따른 액정 표시 장치의 박막 트랜지스터 기판은 투명한 절연 기판(10) 위에 다수의 게이트선(20)이 가로 방향으로 형성되어 있고, 게이트선(20)과 교차하여 화소 영역(P)을 정의하는 다수의 데이터선(40)이 세로 방향으로 형성되어 있다. 게이트선(20)과 데이터선(40)이 교차하는 부분에는 게이트선(20)과 연결되어 있는 게이트 전극(21), 데이터선(40)과 연결되어 있는 소스 전극(41) 및 이웃하는 화소 영역(P)에서 돌출되어 형성된 화소 전극(70)의 분지(71)와 접촉 구멍(80)을 통하여 연결되어 있는 드레인 전극(42)으로 이루어진 박막 트랜지스터(TFT)가 형성되어 있다. 또한 각각의 화소 영역(P)에는 게이트선(20)의 일부를 한 변으로 하고, 화소 영역(P)의 둘레에 화소 전극(70)의 가장자리 부분과 중첩되어 있는 유지 전극(30)이 형성되어 있다. 여기서, 화소 전극(70)과 유지 전극(30)은 절연되어 있으며, 이로 인하여 두 전극(30, 70) 사이에서는 유지 용량이 형성된다.5 and 6, in the thin film transistor substrate of the liquid crystal display according to the present invention, a plurality of gate lines 20 are formed in a horizontal direction on the transparent insulating substrate 10, and the gate lines 20 A plurality of data lines 40 that cross each other and define the pixel region P are formed in the vertical direction. The gate electrode 21 connected to the gate line 20, the source electrode 41 connected to the data line 40, and the neighboring pixel region are formed at the intersection of the gate line 20 and the data line 40. A thin film transistor TFT including a branch 71 of the pixel electrode 70 protruding from P and a drain electrode 42 connected through the contact hole 80 is formed. In each pixel region P, a portion of the gate line 20 is formed on one side, and a sustain electrode 30 is formed around the pixel region P and overlaps an edge portion of the pixel electrode 70. have. Here, the pixel electrode 70 and the storage electrode 30 are insulated from each other, and thus a storage capacitor is formed between the two electrodes 30 and 70.
각각의 화소 구조를 보면, 도 5 및 도 6은 도 3 및 도 4와 각각 유사하다. 화소 영역(P)의 대각선 방향으로 서로 마주하는 두 부분(A1, A2)은 유지 전극(30)과 화소 전극(70)과 부분적으로 중첩되어 있으며, 다른 두 부분(B1, B2)은 유지 전극(30)은 화소 전극(70)과 완전히 중첩되어 있으나, 박막 트랜지스터(TFT)가 형성되어 있는 부분에는 화소 전극(70)이 형성되어 있지 않으며, 화소 전극(70)의 분지(71)의 일부도 유지 전극(30)과 중첩되어 있다.5 and 6 are similar to FIGS. 3 and 4, respectively. Two portions A1 and A2 facing each other in the diagonal direction of the pixel region P partially overlap with the storage electrode 30 and the pixel electrode 70, and the other two portions B1 and B2 are formed with the storage electrode ( 30 is completely overlapped with the pixel electrode 70, but the pixel electrode 70 is not formed at the portion where the thin film transistor TFT is formed, and a part of the branch 71 of the pixel electrode 70 is also maintained. It overlaps with the electrode 30.
이러한 본 발명에 따른 박막 트랜지스터 기판의 구조에서는 유지 전극(30)과 화소 전극(70)이 완전히 중첩된 두 부분(B1, B2)과 부분적으로 중첩된 부분(B1, B2)은 대칭이 아니다. 그렇다하더라도 오정렬로 인하여 유지 전극(30)과 화소 전극(70)의 완전히 중첩되는 부분(B1, B2)과 부분적으로 중첩되는 부분(A1, A2)이 서로 전환될 때, 중첩되는 면적(A1, A2, B1, B2)의 합이 일정하도록 설계하는 것은 어렵지 않다.In the structure of the thin film transistor substrate according to the present invention, two portions B1 and B2 in which the sustain electrode 30 and the pixel electrode 70 completely overlap, and portions B1 and B2 partially overlapped are not symmetrical. Even so, when the completely overlapped portions B1 and B2 of the sustain electrode 30 and the pixel electrode 70 and the partially overlapped portions A1 and A2 are switched to each other due to misalignment, the overlapping areas A1 and A2. , It is not difficult to design so that the sum of B1, B2) is constant.
단, 이러한 본 발명에 따른 액정 표시 장치의 화소 구조에서, 오정렬이 가능한 범위는 화소 전극(70)의 경계선(C1)과 유지 전극(30)의 바깥쪽 경계선(C2)이 만나지 않는 범위 안에서 설계해야 한다.However, in the pixel structure of the liquid crystal display according to the present invention, the misalignable range should be designed within a range where the boundary line C1 of the pixel electrode 70 does not meet the outer boundary line C2 of the storage electrode 30. do.
따라서 본 발명에 따른 액정 표시 장치의 화소 구조는 완전 중첩 방식과 부분 중첩 방식을 보상적으로 형성함으로써, 최적의 유지 용량을 균일하게 형성할 수 있으며, 화소 전극과 유지 전극의 오정렬에 의한 불량을 제거할 수 있다. 또한 디스클리네이션이 발생하는 부분은 완전 중첩 방식이며 나머지 부분은 부분 중첩 방식을 채택하여 빛샘 현상을 최소화하고, 화소 전극과 데이터선의 커플링에 의한 기생 용량을 최소화할 수 있다.Therefore, the pixel structure of the liquid crystal display according to the present invention compensatively forms a perfect overlapping method and a partial overlapping method, thereby making it possible to uniformly form an optimal storage capacitor and to eliminate defects caused by misalignment of the pixel electrode and the storage electrode. can do. In addition, the part where the disclination occurs is completely overlapped and the remaining part is partially overlapped to minimize light leakage and minimize parasitic capacitance due to coupling of the pixel electrode and the data line.
Claims (41)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970065573A KR100476620B1 (en) | 1997-12-03 | 1997-12-03 | Pixel Structure of Liquid Crystal Display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970065573A KR100476620B1 (en) | 1997-12-03 | 1997-12-03 | Pixel Structure of Liquid Crystal Display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990047242A true KR19990047242A (en) | 1999-07-05 |
| KR100476620B1 KR100476620B1 (en) | 2005-08-29 |
Family
ID=37304259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970065573A KR100476620B1 (en) | 1997-12-03 | 1997-12-03 | Pixel Structure of Liquid Crystal Display |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100476620B1 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030093519A (en) * | 2002-06-03 | 2003-12-11 | 삼성전자주식회사 | a thin film transistor substrate for a liquid crystal display |
| US6831295B2 (en) | 2000-11-10 | 2004-12-14 | Nec Lcd Technologies, Ltd. | TFT-LCD device having a reduced feed-through voltage |
| KR100675934B1 (en) * | 2001-12-04 | 2007-02-01 | 비오이 하이디스 테크놀로지 주식회사 | Liquid crystal display |
| KR100685911B1 (en) * | 2000-07-04 | 2007-02-23 | 엘지.필립스 엘시디 주식회사 | Liquid Crystal Display |
| KR100929684B1 (en) * | 2008-12-19 | 2009-12-03 | 삼성전자주식회사 | a thin film transistor substrate for a liquid crystal display |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180088550A (en) | 2017-01-26 | 2018-08-06 | 삼성디스플레이 주식회사 | Display device |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100249736B1 (en) * | 1993-07-29 | 2000-03-15 | 베르톨라 로베르토 | Atomized resin binding method and system for making wood-shaving panels |
| JPH08129180A (en) * | 1994-11-01 | 1996-05-21 | Fujitsu Ltd | Liquid crystal display panel |
| JP3093938B2 (en) * | 1994-11-01 | 2000-10-03 | ワイケイケイ株式会社 | Hook piece structure of integrally molded surface fastener |
| JPH0915629A (en) * | 1995-07-03 | 1997-01-17 | Fujitsu Ltd | Liquid crystal display panel |
| JP3592419B2 (en) * | 1995-12-21 | 2004-11-24 | 富士通ディスプレイテクノロジーズ株式会社 | LCD panel |
| JP2656017B2 (en) * | 1996-05-20 | 1997-09-24 | 株式会社日立製作所 | Liquid crystal display |
-
1997
- 1997-12-03 KR KR1019970065573A patent/KR100476620B1/en active IP Right Grant
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100685911B1 (en) * | 2000-07-04 | 2007-02-23 | 엘지.필립스 엘시디 주식회사 | Liquid Crystal Display |
| US6831295B2 (en) | 2000-11-10 | 2004-12-14 | Nec Lcd Technologies, Ltd. | TFT-LCD device having a reduced feed-through voltage |
| KR100535531B1 (en) * | 2000-11-10 | 2005-12-08 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | Tft-lcd device |
| KR100675934B1 (en) * | 2001-12-04 | 2007-02-01 | 비오이 하이디스 테크놀로지 주식회사 | Liquid crystal display |
| KR20030093519A (en) * | 2002-06-03 | 2003-12-11 | 삼성전자주식회사 | a thin film transistor substrate for a liquid crystal display |
| KR100929684B1 (en) * | 2008-12-19 | 2009-12-03 | 삼성전자주식회사 | a thin film transistor substrate for a liquid crystal display |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100476620B1 (en) | 2005-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100211008B1 (en) | Lcd panel | |
| US8044438B2 (en) | Liquid crystal display and substrate thereof | |
| US8767147B2 (en) | Liquid crystal display wherein a first light blocking portion and a first colored portion extends generally along a gate line and generally covers the gate line and a thin film transistor | |
| US7880833B2 (en) | Thin film transistor array panel for a display | |
| KR100603835B1 (en) | An array substrate for In-Plane switching mode LCD | |
| KR0182014B1 (en) | Thin film substrate for liquid crystal display device | |
| KR20020078148A (en) | a liquid crystal display | |
| JP4354895B2 (en) | Horizontal electric field type liquid crystal display device | |
| KR100336900B1 (en) | High Opening and High Transmittance Liquid Crystal Display | |
| KR100476620B1 (en) | Pixel Structure of Liquid Crystal Display | |
| US5652633A (en) | Liquid crystal display device with improved crossover portion and method of forming the same | |
| KR20060092712A (en) | Liquid crystal display and method for the same | |
| KR100247272B1 (en) | Thin film transistor for liquid crystal display | |
| KR100592005B1 (en) | Electrode substrate for display device | |
| KR100218508B1 (en) | Thin film transistor of lcd | |
| KR19990003282A (en) | Planar drive type substrate for liquid crystal display | |
| KR100250972B1 (en) | Liquid crystal display device | |
| KR100686235B1 (en) | A panel for liquid crystal display | |
| KR100315924B1 (en) | Thin film transistor substrate for liquid crystal display | |
| KR100336888B1 (en) | LCD | |
| KR20080032904A (en) | Display panel | |
| KR100375737B1 (en) | Active matrix -LCD device | |
| KR100488925B1 (en) | Liquid crystal display | |
| KR100697364B1 (en) | Tft-lcd | |
| KR100816328B1 (en) | an liquid crystal display and a thin film transistor panel thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130228 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140303 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20150227 Year of fee payment: 11 |