KR19990043141A - Structure of through-gate mold for manufacturing semiconductor package and manufacturing method of semiconductor package using same - Google Patents
Structure of through-gate mold for manufacturing semiconductor package and manufacturing method of semiconductor package using same Download PDFInfo
- Publication number
- KR19990043141A KR19990043141A KR1019970064128A KR19970064128A KR19990043141A KR 19990043141 A KR19990043141 A KR 19990043141A KR 1019970064128 A KR1019970064128 A KR 1019970064128A KR 19970064128 A KR19970064128 A KR 19970064128A KR 19990043141 A KR19990043141 A KR 19990043141A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor package
- manufacturing
- mold
- die
- cavities
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
본 발명은 반도체패키지 제조용 쓰루게이트금형의 구조 및 이를 이용한 반도체패키지의 제조 방법에 관한 것으로, 몰딩시에 봉지수단의 유동성을 향상시키고 보이드 및 와이어의 쏠림 현상 등을 제거하기 위해 봉지수단이 안착되는 컬과, 상기 컬에 연결되어 형성됨으로써 상기 봉지수단이 흘러갈 수 있도록 하는 런너와, 상기 런너에 일렬로 연결되어 반도체패키지자재를 몰딩하는 다수의 캐비티로 이루어진 바텀다이와, 상기 바텀다이와 대칭된 형태를 하는 탑다이로 이루어진 반도체패키지 제조용 쓰루게이트금형의 구조에 있어서, 상기 탑다이 및 바텀다이의 런너에 연결된 캐비티는 다수개가 직접 일렬로 연통되어 길게 형성되어 있고, 상기 각각의 캐비티 경계 부분에는 돌기가 형성되어 있는 반도체패키지 제조용 쓰루게이트금형의 구조 및 이를 이용한 반도체패키지의 제조 방법.The present invention relates to a structure of a through-gate mold for manufacturing a semiconductor package, and a method for manufacturing a semiconductor package using the same. The present invention relates to a method of manufacturing a semiconductor package using the same. And a runner which is connected to the curl to allow the encapsulation means to flow, a bottom die formed of a plurality of cavities connected in series with the runner to mold a semiconductor package material, and a symmetrical form with the bottom die. In the structure of the through-gate mold for manufacturing a semiconductor package including a top die, a plurality of cavities connected to the runners of the top die and the bottom die are formed in direct communication with a plurality of cavities, and protrusions are formed at each of the cavity boundary portions. Structure of through-gate mold for semiconductor package The method of using the semiconductor package.
Description
본 발명은 반도체패키지 제조용 쓰루게이트금형의 구조 및 이를 이용한 반도체패키지의 제조 방법에 관한 것으로, 보다 상세하게 설명하면 몰딩시에 봉지수단의 유동성을 향상시키고 보이드 및 와이어의 쏠림 현상 등을 제거할 수 있는 반도체패키지제조용 쓰루게이트금형의 구조 및 이를 이용한 반도체패키지의 제조 방법에 관한 것이다.The present invention relates to a structure of a through-gate mold for manufacturing a semiconductor package, and a method for manufacturing a semiconductor package using the same. More specifically, the present invention can improve the fluidity of the sealing means during molding and eliminate voiding and wire pulling. The present invention relates to a structure of a through-gate mold for manufacturing a semiconductor package, and a method for manufacturing a semiconductor package using the same.
일반적으로 반도체패키지의 제조 공정은 웨이퍼에서 다수의 반도체칩을 각각 잘라 내는 절단공정, 상기 반도체칩을 미리 준비된 리드프레임 등에 접착시키는 다이본딩공정, 상기 반도체칩과 리드프레임의 소정 부분을 전도성와이어로 본딩하는 와이어본딩공정, 상기 반도체칩, 전도성와이어, 리드프레임 등을 외부의 전기적, 기계적, 화학적 환경으로부터 보호하기 위해 봉지수단으로 몰딩하는 몰딩공정, 상기 몰딩된 반도체패키지에서 리드프레임을 소정의 원하는 형상으로 자르고 성형하는 트림(Trim) 및 포밍(Forming)공정, 상기 반도체패키지의 일면에 제조회사나 로고(Logo) 등을 프린팅(Printing)하는 마킹(Marking)공정 등으로 이루어져 있다.In general, a semiconductor package manufacturing process includes a cutting process of cutting a plurality of semiconductor chips from a wafer, a die bonding process of adhering the semiconductor chips to a lead frame prepared in advance, and bonding a predetermined portion of the semiconductor chip and the lead frame to conductive wires. A wire bonding process, a molding process of molding the semiconductor chip, the conductive wire, the lead frame, etc. with an encapsulation means to protect the external electrical, mechanical, and chemical environment, and the lead frame in the molded semiconductor package to a predetermined desired shape. Trim and Forming process for cutting and molding, Marking process for printing a manufacturer or a logo (Logo) on one side of the semiconductor package.
이러한 많은 공정중에서 봉지수단을 이용하여 몰딩하는 몰딩공정은 소정의 금형을 이용하여 실시하며 상기 금형중에서도 종래의 쓰루게이트(Through Gate)금형 구조를 첨부된 도1a를 참조하여 설명하면 다음과 같다.In many of these processes, a molding process of molding using a sealing means is performed using a predetermined mold, and a conventional through gate mold structure among the molds will be described with reference to FIG. 1A as follows.
일반적인 쓰루게이트금형(10')은 다른 여러 금형과 마찬가지로 크게 탑다이(Top Die)와 바텀다이(Bottom Die)로 이루어져 있으며 상기 탑다이와 바텀다이는 서로 대칭된 형태를 하고 있다. 이중에서 도1a는 쓰루게이트금형(10')에서 바텀다이(10a')를 도시한 평면도로서 측면에 다수의 컬(12')이 형성되어 봉지수단(22'), 예를 들면 에폭시몰드컴파운드(Epoxy Mold Compound) 등을 고압으로 흘려 보낼 수 있도록 되어 있고, 상기 컬(12')에는 역시 다수의 런너(14')가 연결 형성되어 봉지수단(22')이 흘러가는 길 역할을 할 수 있도록 되어 있으며, 상기 런너(14')에는 실제 반도체패키지자재(24')가 안착되어 몰딩되는 캐비티(16')가 다수 형성되어 있다. 상기 캐비티(16')는 일렬로 다수개가 연결되어 있는데 각 캐비티(16') 사이에는 그 캐비티(16')보다 폭 및 높이가 작은 게이트(18')가 형성되어 서로 연통됨으로써 각 캐비티(16')로 봉지수단(22')이 신속히 흘러갈 수 있도록 되어 있다.The general through-gate mold 10 'is composed of a top die and a bottom die like many other molds, and the top die and the bottom die are symmetrical with each other. 1A is a plan view of the bottom die 10a 'in the through-gate mold 10', and a plurality of curls 12 'are formed on the side thereof, so that the sealing means 22', for example, an epoxy mold compound ( Epoxy Mold Compound) and the like can be flowed at a high pressure, and a plurality of runners 14 'are also formed in the curl 12' so that the sealing means 22 'can play a role of flowing. The runner 14 'is provided with a plurality of cavities 16' on which the actual semiconductor package material 24 'is seated and molded. A plurality of cavities 16 'are connected in a line. Between the cavities 16', a gate 18 'having a width and a height smaller than that of the cavities 16' is formed to communicate with each other. The sealing means 22 'can flow quickly.
도면중 미설명부호 20'는 몰딩 공정중에 캐비티(16')내에서 공기를 빼어주기 위한 에어벤트이다.Reference numeral 20 'in the drawing denotes an air vent for bleeding air out of the cavity 16' during the molding process.
이러한 쓰루게이트금형(10')을 이용하여 반도체패키지를 제조하는 방법은 도1a의 A-A'선 단면을 도시한 도1b에서 볼수 있는 바와 같이 바텀다이(10a')와 탑다이(10b') 사이에 각 반도체패키지자재(24')를 안착시켜 놓고, 상기 바텀다이(10a')와 탑다이(10b')를 밀착시킨 후에 컬(12')에 고체상의 봉지수단(22', 펠렛)을 넣고 고열 및 고압으로 램을 이용하여 밀어주게 된다. 그러면 상기 고체상의 봉지수단(22')은 액체상태로 변화하면서 각 런너(14') 및 게이트(18')를 통해 각각의 캐비티(16')에 모두 충진된다. 한편, 이와 같이 봉지수단(22')이 충진될 때 캐비티(16')내의 공기는 에어벤트(20')를 통해 모두 빠져나감으로써 보이드(Void)를 감소시키고 또한 그 봉지수단(22')이 부드럽게 흘러 들어감으로써 반도체패키지자재(24')의 한 구성 요소인 와이어의 쏠림 현상을 방지할 수 있도록 도모하고 있다. 이와 같이 모든 캐비티(16')에 봉지수단(22')이 채워지고 소정의 시간이 지난 후에는 상기 탑다이(10a')를 들어내고 바텀다이(10b')상의 게이트(18') 및 런너(14')에 남아 있는 봉지수단(22')의 찌꺼기를 분리 및 제거시킴으로서 낱개의 반도체패키지를 제조하게 된다.The method for manufacturing a semiconductor package using the through-gate mold 10 'is a bottom die 10a' and a top die 10b ', as shown in FIG. Each semiconductor package material 24 'is seated in between, and the bottom die 10a' and the top die 10b 'are brought into close contact with each other, and then the solid sealing means 22' and pellets are placed on the curl 12 '. It is pushed by ram using high temperature and high pressure. The solid sealing means 22 'is then filled into each cavity 16' via each runner 14 'and gate 18' while changing to a liquid state. On the other hand, when the sealing means 22 'is filled in this way, the air in the cavity 16' escapes through the air vent 20 ', thereby reducing the voids and the sealing means 22'. By smoothly flowing in, it is possible to prevent the wire from pulling out, which is one component of the semiconductor package material 24 '. In this manner, after the sealing means 22 'is filled in all the cavities 16' and the predetermined time has elapsed, the top die 10a 'is lifted out, and the gate 18' and the runner (on the bottom die 10b 'are removed). The individual semiconductor packages are manufactured by separating and removing the residues of the sealing means 22 'remaining in the 14').
그러나 이러한 종래의 쓰루게이트금형(10') 구조 및 이를 이용한 반도체패키지의 제조 방법은 각 캐비티(16') 사이에 통로로써 형성된 게이트(18')의 폭 및 넓이가 작기 때문에 상기 봉지수단(22')의 유동성이 매우 저하되어 컬(12')에서 멀리 떨어진 캐비티(16')일수록 불완전하게 몰딩될 확률이 높다. 또한 상기 게이트의 폭 및 넓이가 작음으로써 그것을 통과한 봉지수단(22')에는 심한 와류현상이 발생하여 보이드가 심하게 발생하고 그 압력이 주변보다 높음으로써 반도체패키지자재의 와이어가 쏠리는 문제점을 야기한다. 더불어서 랜덤억세스메모리(RAM)와 같이 동일한 형태의 반도체패키지를 다수개 필요로 하는 분야에서는 일련의 분리되지 않은 반도체패키지를 구비함으로써 메인보드에의 실장이나 패킹(Packing) 작업이 유리하지만 종래의 쓰루게이트금형의 구조하에서는 이러한 것이 실현 불가능한 문제점이 있다.However, such a conventional through-gate mold 10 'structure and a method for manufacturing a semiconductor package using the same have a small width and width of the gate 18' formed as a passage between the cavities 16 ', so that the sealing means 22' ), The fluidity of the cavities deteriorates so much that the cavity 16 ′ farther away from the curl 12 ′ is more likely to be incompletely molded. In addition, since the width and width of the gate is small, the enveloping means 22 'passing through it generates a severe vortex, which causes severe voids and a higher pressure than the surroundings, thereby causing a problem that the wire of the semiconductor package material is concentrated. In addition, in fields requiring multiple semiconductor packages of the same type, such as random access memory (RAM), a series of un-separated semiconductor packages is advantageous for mounting and packing on the main board, but conventional through gates are advantageous. There is a problem that this is not feasible under the mold structure.
따라서 본 발명은 이러한 종래의 문제점을 해결하기 위해 안출한 것으로, 몰딩시에 봉지수단의 유동성을 향상시킴과 더불어 보이드 및 와이어의 쏠림 현상 등을 제거할 수 있으며, 일련의 연속된 반도체패키지를 제조할 수 있는 반도체패키지제조용 쓰루게이트금형의 구조 및 이를 이용한 반도체패키지의 제조 방법을 제공하는데 있다.Accordingly, the present invention has been made to solve the above-mentioned problems. The present invention can improve the fluidity of the sealing means during molding, and can eliminate voiding and wire pulling, and can produce a series of continuous semiconductor packages. The present invention provides a structure of a through-gate mold for manufacturing a semiconductor package, and a method of manufacturing a semiconductor package using the same.
도1a는 종래의 쓰루게이트금형의 구조를 도시한 평면도이고 도1b는 사용상태를 도시한 단면도이다.1A is a plan view showing the structure of a conventional through-gate mold, and FIG. 1B is a cross-sectional view showing a state of use.
도2a는 본 발명에 의한 반도체패키지 제조용 쓰루게이트금형의 구조를 도시한 평면도이고 도2b는 사용 상태를 도시한 단면도이다.FIG. 2A is a plan view showing the structure of a through-gate mold for manufacturing a semiconductor package according to the present invention, and FIG. 2B is a sectional view showing a state of use.
도3은 본 발명에 의한 반도체패키지 제조용 쓰루게이트금형으로 제조된 반도체패키지를 도시한 상태도이다.3 is a state diagram showing a semiconductor package manufactured by a through-gate mold for manufacturing a semiconductor package according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 ; 쓰루게이트금형(Through Gate Mold) 10a ; 바텀다이10; Through Gate Mold 10a; Bottom die
10b ;탑다이 12 ; 컬(Cull)10b; top die 12; Cull
14 ; 런너(Runner) 16 ; 캐비티(Cavity)14; Runner 16; Cavity
18 ; 돌기 20 ; 에어벤트(Air Bent)18; Protrusion 20; Air Bent
22 ; 봉지수단 24 ; 반도체패키지자재22; Sealing means 24; Semiconductor Package Materials
30 ; 반도체패키지 32 ; 덴트(Dent)30; Semiconductor package 32; Dent
34 ; 리드(Lead) 36 ; 몸체34; Lead 36; Body
상기한 목적을 달성하기 위해 본 발명에 의한 쓰루게이트금형의 구조는 봉지수단이 안착되는 컬과, 상기 컬에 연결되어 형성됨으로써 상기 봉지수단이 흘러갈 수 있도록 하는 런너와, 상기 런너에 일렬로 연결되어 반도체패키지자재를 몰딩하는 다수의 캐비티로 이루어진 바텀다이와, 상기 바텀다이와 대칭된 형태를 하는 탑다이로 이루어진 반도체패키지 제조용 쓰루게이트금형의 구조에 있어서, 상기 탑다이 및 바텀다이의 런너에 연결된 캐비티는 다수개가 직접 일렬로 연통되어 길게 형성되어 있고, 상기 각각의 캐비티 경계부분에는 돌기가 형성되어 있는 것을 특징으로 한다.In order to achieve the above object, the through-gate mold structure according to the present invention includes a curler on which the sealing means is seated, a runner which is formed by being connected to the curl so that the sealing means can flow, and is connected in line with the runner. In the structure of the through-die mold for semiconductor package manufacturing consisting of a bottom die consisting of a plurality of cavities for molding the semiconductor package material, and a top die symmetrical with the bottom die, the cavity connected to the runner of the top die and the bottom die A plurality of them are in direct communication with each other in a long line, and each of the cavity boundary portions is provided with a protrusion.
또한 상기한 목적을 달성하기 위해 본 발명에 의한 쓰루게이트금형을 이용한 반도체패키지의 제조 방법은 탑다이 및 바텀다이의 런너에 다수개의 캐비티가 일렬로 직접 연통되어 형성되어 있으며, 각각의 캐비티 경계부분에는 돌기가 형성되어 있는 쓰루게이트금형을 구비하는 단계와, 상기 각각의 캐비티에 반도체패키지자재를 안착시켜놓고 상기 런너 및 이에 일렬로 연결된 다수의 캐비티 내측으로 봉지수단을 고압으로 흘려보내 몰딩하는 단계와, 상기 몰딩이 완료된 일련의 연속된 반도체패키지에서 리드를 트림 및 포밍하여 스트립 형태로 반도체패키지를 제조하는 단계를 포함하여 이루어진 것을 특징으로 한다.In addition, the method for manufacturing a semiconductor package using the through-gate mold according to the present invention in order to achieve the above object is formed by directly communicating a plurality of cavities in a line in the runner of the top die and the bottom die, each of the cavity boundary portion Providing a through-gate mold having protrusions formed thereon, and placing a semiconductor package material in each of the cavities and flowing the sealing means at a high pressure into the runner and a plurality of cavities connected to the line to mold the mold; And forming a semiconductor package in a strip form by trimming and forming a lead from a series of continuous semiconductor packages in which the molding is completed.
이하 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention.
먼저 첨부된 도2a는 본 발명에 의한 반도체패키지 제조용 쓰루게이트금형(10)중 바텀다이(10a)를 도시한 평면도이고, 도2b는 도2a의 B-B'선 단면으로 본 발명에 의한 반도체패키지 제조용 쓰루게이트금형(10)에 반도체패키지자재(24)가 몰딩되는 상태를 도시한 것이다.2A is a plan view showing a bottom die 10a of the through-gate mold 10 for manufacturing a semiconductor package according to the present invention, and FIG. 2B is a cross-sectional view taken along line B-B 'of FIG. The semiconductor package material 24 is molded in the through-gate mold 10 for manufacturing.
도시된 바와 같이 본 발명에 의한 쓰루게이트금형(10)의 구조는 고체상의 봉지수단(22)이 안착되는 컬(12)과, 상기 컬(12)에 연결되어 형성됨으로써 액체로 변화된 봉지수단(22)이 고압으로 흘러갈 수 있도록 하는 런너(14)와, 상기 런너(14)에 일렬로 연결되어 반도체패키지자재(24)를 몰딩하는 다수의 캐비티(16)가 바텀다이(10a)를 이루고 있다. 여기서 상기 바텀다이(10a)의 상부에 위치되는 탑다이(10b)는 상기 바텀다이(10a)와 같이 컬(12), 런너(14) 및 캐비티(16)가 각각 대칭되어 형성되어 있다.As shown, the structure of the through-gate mold 10 according to the present invention includes a curl 12 in which a solid sealing means 22 is seated, and a sealing means 22 changed into a liquid by being connected to the curl 12. Runner 14 to allow the high pressure to flow at a high pressure, and a plurality of cavities 16 for forming the semiconductor package material 24 in series with the runner 14 form a bottom die 10a. Here, the top die 10b positioned above the bottom die 10a is formed such that the curl 12, the runner 14, and the cavity 16 are symmetrically formed like the bottom die 10a.
한편, 상기 바텀다이(10a)의 런너(14)에 일렬로 연결된 캐비티(16)는 다수개가 직접 연통되어 길게 형성됨으로서 봉지수단(22)이 유동성의 저하 현상 없이 마지막 캐비티(16)까지 용이하게 흘러들어 갈 수 있도록 되어 있다. 또한 상기 캐비티(16)의 경계부분에는 소정의 돌기(18)가 형성되어 있음으로써 반도체패키지가 몰딩되었을 때 각 반도체패키지(30)의 경계 부분에 덴트(32)가 형성될 수 있도록 하였다. 여기서 상기 돌기(18)의 크기는 봉지수단(22)의 유동성을 저하시키지 않는 범위내에서 그 크기에 제한이 있는 것은 아니다.On the other hand, the plurality of cavities 16 connected in line with the runner 14 of the bottom die 10a are formed in direct communication with each other so that the sealing means 22 easily flows to the last cavity 16 without any deterioration in fluidity. You can enter. In addition, a predetermined protrusion 18 is formed at the boundary of the cavity 16 so that the dent 32 may be formed at the boundary of each semiconductor package 30 when the semiconductor package is molded. The size of the protrusion 18 is not limited to the size within the range that does not reduce the fluidity of the sealing means 22.
그리고 상기 각각의 돌기(18)에는 에어벤트(20)를 형성함으로써 몰딩중에 상기 캐비티(16) 내의 공기가 빠져나갈 수 있도록 하여 보이드 문제를 해결할 수 있도록 하였다.In addition, the air vent 20 is formed in each of the protrusions 18 so that the air in the cavity 16 escapes during molding, thereby solving the void problem.
이러한 에어벤트(20)는 바텀다이(10a)의 돌기(18)에 형성하거나 또는 탑다이(10b)의 돌기(18)에 형성할 수 있으며 일정한 제한이 있는 것은 아니다.The air vent 20 may be formed in the protrusion 18 of the bottom die 10a or may be formed in the protrusion 18 of the top die 10b.
상기와 같은 반도체패키지 제조용 쓰루게이트금형(10)을 이용하여 반도체패키지를 제조하는 방법은 다음과 같다.A method of manufacturing a semiconductor package using the through-gate mold 10 for manufacturing a semiconductor package as described above is as follows.
먼저 각각의 캐비티(16)에 와이어본딩이 완료된 반도체패키지자재(24)를 안착시킨다. 이어서 컬(12)에 고체상태의 봉지수단(22)을 안착하여 도시되지 않은 소정의 램을 하강시킴으로서 상기 컬(12)에 고압 및 고온이 제공되도록 하여 그 봉지수단을 액체화시킨다. 이렇게 액체화된 봉지수단(22)은 상기 램의 연속적인 하강에 의해 컬(12)에 이어진 런너(14)를 따라서 각 캐비티(16)로 신속하게 이동하게 되며 이때 상기 각각의 캐비티(16)에는 종래와 같은 게이트가 형성되어 있지 않고 단지 일정 크기의 돌기(18)만이 형성되어 있음으로써 아무런 저항없이 마지막 캐비티(16)까지 흘러들어 가게 된다. 여기서 상기 돌기(18)에는 에어벤트(20)가 형성되어 있음으로써 몰딩중에 캐비티(16)내의 모든 공기를 바깥으로 빼내게 된다.First, the semiconductor package material 24 having wire bonding completed on each cavity 16 is seated. Subsequently, a solid sealing device 22 is placed on the curl 12 to lower a predetermined ram (not shown) to provide high pressure and high temperature to the curl 12 so that the sealing means is liquefied. The liquid sealing means 22 is moved rapidly to each cavity 16 along the runner 14 connected to the curl 12 by the continuous lowering of the ram, wherein each of the cavity 16 is conventionally As the gate is not formed and only the protrusions 18 having a predetermined size are formed, they flow into the last cavity 16 without any resistance. Here, the air vent 20 is formed in the protrusion 18 to draw out all the air in the cavity 16 during molding.
상기와 같이 몰딩이 완료된후에는 탑다이 및 바텀다이를 해제하고 런너(14)에 형성된 봉지수단의 찌꺼기를 제거하여, 일련의 연속된 스트립 형태의 반도체패키지를 형성한다. 이와 같은 스트립 형태의 반도체패키지는 곧 다음 공정으로 이송하여 리드(34)부분을 트림 및 포밍함으로써 도2c에 도시된 바와 같은 스트립 형태의 반도체패키지가 완성된다. 참고로 본 발명의 반도체패키지 제조 공정 중에는 종래와 같이 금형에 게이트가 형성되어 있지 않음으로써 게이트상의 봉지수단 찌꺼기를 제거하지 않아도 되는 장점이 있다.After the molding is completed as described above, the top die and the bottom die are released and the residue of the sealing means formed in the runner 14 is removed to form a series of continuous strip-shaped semiconductor packages. The strip-shaped semiconductor package is transferred to the next process to trim and form the lead 34 to complete the strip-shaped semiconductor package as shown in FIG. 2C. For reference, in the semiconductor package manufacturing process of the present invention, since the gate is not formed in the mold as in the prior art, there is an advantage of not having to remove the sealing means residue on the gate.
한편, 상기와 같은 방법으로 제조된 반도체패키지(30)는 도2c에 도시된 바와 같이 캐비티(16)에 형성된 돌기(18)로 인해 소정의 덴트(32)가 형성되어 있음으로써 각 유닛을 구분지을 수 있도록 되어 있다. 이러한 스트립 형태의 반도체패키지(30)는 스트립 형태 그대로 팩킹하거나 인쇄회로기판에 실장할수 있으며, 또한 소정의 절단수단을 이용함으로써 각 유닛으로 분리하여 사용하는 것도 가능하다.Meanwhile, in the semiconductor package 30 manufactured as described above, a predetermined dent 32 is formed by the protrusion 18 formed in the cavity 16 as shown in FIG. It is supposed to be. The strip-shaped semiconductor package 30 may be packed in a strip form or mounted on a printed circuit board, or may be separately used in each unit by using a predetermined cutting means.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며 본 발명의 범주와 사상을 벗어나지 않는 범위내에서 당업자에 의해 여러가지로 변형된 실시예도 가능할 것이다.As described above, although the present invention has been described with reference to the above embodiments, various modifications may be made by those skilled in the art without departing from the scope and spirit of the present invention.
따라서 본 발명에 의한 반도체패키지 제조용 쓰루게이트금형 구조 및 이를 이용한 반도체패키지의 제조 방법에 의하면, 쓰루게이트 금형을 형성함에 있어서 각 캐비티 사이에 게이트를 형성하지 않고 직접 연통되도록 형성하되 그 경계부분에는 일정크기의 돌기를 형성하고 또한 그 돌기에 에어벤트를 형성함으로써 액체상의 봉지수단이 용이하게 동일한 압력으로 마지막 캐비티까지 흘러들어 갈 수 있도록 하여 봉지수단의 유동성을 향상시키고 또한 그로 인한 반도체패키지의 보이드 및 와이어의 쏠림 현상도 방지하는 효과가 있다. 또한 일련의 연속된 스트립 형태의 반도체패키지를 제조하게 됨으로써 각각의 유닛으로 절단할 필요없이 직접 메인보드등에 실장 가능하고 팩킹도 용이하게 실시할 수 있는 효과가 있다.Therefore, according to the through-gate mold structure for manufacturing a semiconductor package according to the present invention and a method for manufacturing a semiconductor package using the same, the through-gate mold is formed so as to be in direct communication without forming a gate between the cavities, but at a predetermined size at the boundary portion. By forming a projection of air and forming an air vent in the projection, the liquid sealing means can easily flow into the last cavity at the same pressure, thereby improving the fluidity of the sealing means, and thus the voids and wires of the semiconductor package. It is also effective in preventing tipping. In addition, by manufacturing a series of continuous strip-shaped semiconductor package, there is an effect that can be directly mounted on the main board, etc., without the need to cut into each unit and can be easily packed.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970064128A KR100251863B1 (en) | 1997-11-28 | 1997-11-28 | Mold structure of through gate type for manufacturing semiconductor package and semiconductor package manufacturing method using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970064128A KR100251863B1 (en) | 1997-11-28 | 1997-11-28 | Mold structure of through gate type for manufacturing semiconductor package and semiconductor package manufacturing method using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990043141A true KR19990043141A (en) | 1999-06-15 |
| KR100251863B1 KR100251863B1 (en) | 2000-04-15 |
Family
ID=19525958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970064128A KR100251863B1 (en) | 1997-11-28 | 1997-11-28 | Mold structure of through gate type for manufacturing semiconductor package and semiconductor package manufacturing method using the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100251863B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100398523B1 (en) * | 2000-12-04 | 2003-09-19 | 현대자동차주식회사 | Elenent of thermostat |
| KR100899151B1 (en) * | 2001-03-27 | 2009-05-27 | 오끼 덴끼 고오교 가부시끼가이샤 | Method for manufacturing semiconductor device and gate of device for resin-sealing surface of semiconductor wafer |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10068817B2 (en) | 2016-03-18 | 2018-09-04 | Macom Technology Solutions Holdings, Inc. | Semiconductor package |
-
1997
- 1997-11-28 KR KR1019970064128A patent/KR100251863B1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100398523B1 (en) * | 2000-12-04 | 2003-09-19 | 현대자동차주식회사 | Elenent of thermostat |
| KR100899151B1 (en) * | 2001-03-27 | 2009-05-27 | 오끼 덴끼 고오교 가부시끼가이샤 | Method for manufacturing semiconductor device and gate of device for resin-sealing surface of semiconductor wafer |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100251863B1 (en) | 2000-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3606673A (en) | Plastic encapsulated semiconductor devices | |
| US7271036B2 (en) | Leadframe alteration to direct compound flow into package | |
| US5052907A (en) | Resin sealing apparatus for use in manufacturing a resin-sealed semiconductor device | |
| US7604469B2 (en) | Degating device | |
| JPH10284525A (en) | Method for producing semiconductor device | |
| KR19980054919A (en) | Printed circuit board for ball grid array (BGA) semiconductor package with through hole for degating and molding method of ball grid array semiconductor package using same | |
| US8928157B2 (en) | Encapsulation techniques for leadless semiconductor packages | |
| KR100251863B1 (en) | Mold structure of through gate type for manufacturing semiconductor package and semiconductor package manufacturing method using the same | |
| US5036381A (en) | Multiple electronic devices within a single carrier structure | |
| KR102407742B1 (en) | Manufacturing Method of Resin-Molded Lead Frame, Manufacturing Method of Resin-Molded Product and Lead Frame | |
| US7084003B2 (en) | Method for manufacturing semiconductor device packages | |
| EP0130552B1 (en) | Electronic device method using a leadframe with an integral mold vent means | |
| US7504715B2 (en) | Packaging of a microchip device | |
| US6803089B2 (en) | Cleaning substrate for cleaning and regenerating a mold | |
| JPH065645A (en) | Resin molding of semiconductor element | |
| JP3621203B2 (en) | Transfer resin sealing method and resin sealing mold apparatus used therefor | |
| KR100646495B1 (en) | Lead frame and mold for molding the same | |
| JP2000158488A (en) | Dummy lead frame for mold cleaning | |
| KR100531423B1 (en) | lead frame for fabrication semiconductor and mold die therefor, and device for fabricating semiconductor using the same | |
| KR100273698B1 (en) | Lead frame of semiconductor package | |
| KR900001988B1 (en) | Leadframe for semiconductor device | |
| KR100533757B1 (en) | Mold for manufacturing a semiconductor package | |
| JPH039538A (en) | Resin seal metal mold for semiconductor device | |
| KR20000040670A (en) | Heat sink strip for transfer molding and manufacturing method of bga package using the same | |
| JPH0964079A (en) | Method of molding resin product and lead frame used for it |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130108 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20140109 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |