KR19990040140U - Bank I / O Device - Google Patents
Bank I / O Device Download PDFInfo
- Publication number
- KR19990040140U KR19990040140U KR2019980006694U KR19980006694U KR19990040140U KR 19990040140 U KR19990040140 U KR 19990040140U KR 2019980006694 U KR2019980006694 U KR 2019980006694U KR 19980006694 U KR19980006694 U KR 19980006694U KR 19990040140 U KR19990040140 U KR 19990040140U
- Authority
- KR
- South Korea
- Prior art keywords
- input
- output
- banks
- bank
- data
- Prior art date
Links
Abstract
본 고안은 뱅크 입출력 장치에 관한 것으로, 종래의 기술에 있어서 뱅크별로 각기 복수의 입출력포트가 할당되어 입출력버퍼와 상기 다수의 뱅크내의 해당된 복수의 입출력포트를 각기 입출력라인을 통해 연결함으로써, 상기 뱅크와 입출력포트의 숫자에 비례하여 상기 입출력라인의 부하가 커져 효율이 떨어지고, 레이아웃면적이 증가하는 문제점이 있었다. 따라서, 본 고안은 상기와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로, 분산배치되어 각기 데이터를 리드 또는 라이트하는 다수의 뱅크로 이루어진 복수개의 입출력포트와; 상기 복수개의 입출력포트내의 다수의 뱅크에서 나오는 입출력라인을 모아 각기 해당 입출력단으로 데이터를 입출력하는 복수의 입출력버퍼로 구성한 장치를 제공하여 상기 입출력라인의 구성을 간략화함으로써, 상기 입출력라인의 부하를 줄여 효율을 향상시키고, 레이아웃면적을 최소화하는 효과가 있다.The present invention relates to a bank input and output device, and in the prior art, a plurality of input / output ports are allocated to each bank, and the input / output buffer and the corresponding plurality of input / output ports in the plurality of banks are connected through input / output lines, respectively. In proportion to the number of input and output ports, the load of the input / output line increases, resulting in a decrease in efficiency and an increase in layout area. Accordingly, the present invention has been made to solve the above-mentioned conventional problems, and a plurality of input and output ports consisting of a plurality of banks distributed and read or write data, respectively; Provides a device composed of a plurality of input and output buffers for collecting input and output lines from the plurality of banks in the plurality of input and output ports and input and output data to the corresponding input and output terminals, thereby simplifying the configuration of the input and output lines, thereby reducing the load on the input and output lines It has the effect of improving efficiency and minimizing the layout area.
Description
본 고안은 뱅크 입출력 장치에 관한 것으로, 특히 동기화 디램(Synchronous DRAM)에 있어서 입출력포트내에 다수의 뱅크를 분산배치하여 입출력라인의 설계면적 및 부하를 최소화한 뱅크 입출력 장치에 관한 것이다.The present invention relates to a bank input / output device, and more particularly, to a bank input / output device in which a plurality of banks are distributed in an input / output port in a synchronous DRAM to minimize the design area and load of an input / output line.
도 1은 종래의 뱅크 입출력장치의 구성을 보인 개략도로서, 이에 도시한 바와 같이 복수의 입출력포트(I/O0∼I/On)를 가진 다수의 뱅크(BANK0∼BANKK)와; 상기 다수의 뱅크(BANK0∼BANKK)내의 해당 입출력포트(I/O0∼I/On)에 각기 연결된 복수의 입출력라인을 모아 각기 해당 입출력단(DQ0∼DQn)으로 출력하는 복수의 입출력 버퍼(BUF0∼BUFn)로 구성되며, 이와 같이 구성된 종래의 일실시예에 따른 동작을 상세히 설명하면 다음과 같다.1 is a schematic diagram showing a configuration of a conventional bank input / output device, as shown in FIG. 1, with a plurality of banks BANK0 to BANKK having a plurality of input / output ports I / O0 to I / On; A plurality of I / O buffers BUF0 to B that collect a plurality of I / O lines connected to the corresponding I / O ports I / O0 to I / On in the banks BANK0 to BANKK and output them to the corresponding I / O terminals DQ0 to DQn, respectively. BUFn), and the operation according to the conventional embodiment configured as described above will be described in detail as follows.
우선, 제1 입출력버퍼(BUF0)를 통해 소정 뱅크의 제1 입출력포트에 할당된 데이터를 출력하는 경우, 상기 제1 입출력버퍼(BUF0)는 다수의 뱅크(BANK0∼BANKK)중 선택된 소정 뱅크내의 제1 입출력포트(I/O0)에 할당된 데이터를 상기 제1 입출력포트(I/O0)에 연결된 입출력라인을 통해 입력받아 이를 버퍼링하여 그에 따른 데이터를 제1 입출력단(DQ0)을 통해 외부로 출력시킨다.First, when outputting data allocated to a first input / output port of a predetermined bank through the first input / output buffer BUF0, the first input / output buffer BUF0 is selected from a plurality of banks BANK0 to BANKK. 1 Receives data allocated to the input / output port I / O0 through an input / output line connected to the first input / output port I / O0, buffers it, and outputs the corresponding data to the outside through the first input / output terminal DQ0. Let's do it.
반대로, 제1 입출력버퍼(BUF0)를 통해 선택된 소정뱅크의 제1 입출력포트(I/O0)에 데이터를 할당하는 경우, 상기 제1 입출력버퍼(BUF0)는 제1 입출력단(DQ0)을 통해 데이터를 입력받아 이를 버퍼링하여 그에 따른 데이터를 모든 뱅크(BANK0∼BANKK)의 제1 입출력포트(I/O0)와 각기 연결된 입출력라인을 통해 다수의 뱅크(BANK0∼BANKK)중 선택된 뱅크의 제1 입출력포트(I/O0)에 데이터를 할당한다.On the contrary, when data is allocated to the first input / output port I / O0 of the predetermined bank selected through the first input / output buffer BUF0, the first input / output buffer BUF0 receives data through the first input / output terminal DQ0. First input / output port of the selected bank among the banks BANK0 to BANKK through the input / output line connected to the first input / output port I / O0 of all banks BANK0 to BANKK. Allocate data to (I / O0).
그리고, 나머지 복수의 입출력버퍼(BUF1∼BUFn)를 통해 소정 뱅크에 데이터를 입출력하는 경우도 상기와 동일한 동작을 수행한다.The same operation as described above is performed when data is input / output into a predetermined bank through the remaining input / output buffers BUF1 to BUFn.
상기와 같이 종래의 기술에 있어서 뱅크별로 각기 복수의 입출력포트가 할당되어 입출력버퍼와 상기 다수의 뱅크내의 해당된 복수의 입출력포트를 각기 입출력라인을 통해 연결함으로써, 상기 뱅크와 입출력포트의 숫자에 비례하여 상기 입출력라인의 부하가 커져 효율이 떨어지고, 레이아웃면적이 증가하는 문제점이 있었다.As described above, in the prior art, a plurality of input / output ports are allocated to each bank, and the input / output buffer and the corresponding plurality of input / output ports in the plurality of banks are connected through the input / output lines, thereby proportional to the number of the banks and the input / output ports. As a result, the load on the input / output line increases, resulting in a decrease in efficiency and an increase in layout area.
따라서, 본 고안은 상기와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로, 입출력포트별로 다수의 뱅크를 분산배치하여 입출력라인의 레이아웃면적 및 부하를 줄인 뱅크 입출력 장치를 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide a bank input / output device which reduces the layout area and load of an input / output line by distributing a plurality of banks for each input / output port.
도 1은 종래의 뱅크 입출력 장치의 구성을 보인 개략도.1 is a schematic diagram showing the configuration of a conventional bank input / output device.
도 2는 본 고안 뱅크 입출력 장치의 구성을 보인 개략도.Figure 2 is a schematic diagram showing the configuration of the subject innovation bank input and output device.
***도면의 주요 부분에 대한 부호의 설명****** Description of the symbols for the main parts of the drawings ***
I/O0∼I/On : 입출력포트 BANK0∼BANKK : 뱅크I / O0 to I / On: I / O ports BANK0 to BANKK: Bank
BUF0∼BUFn : 버퍼BUF0 to BUFn: Buffer
상기와 같은 목적을 달성하기 위한 본 고안은 분산배치되어 각기 데이터를 리드 또는 라이트하는 다수의 뱅크로 이루어진 복수개의 입출력포트와; 상기 복수개의 입출력포트내의 다수의 뱅크에서 나오는 입출력라인을 모아 각기 해당 입출력단으로 데이터를 입출력하는 복수의 입출력버퍼로 구성하여 된 것을 특징으로 한다.The present invention for achieving the above object is distributed and arranged a plurality of input and output ports each consisting of a plurality of banks to read or write data; And a plurality of input / output buffers that collect input / output lines from the plurality of banks in the plurality of input / output ports and input / output data to the corresponding input / output terminals, respectively.
이하, 본 고안에 따른 일실시예에 대한 동작과 작용효과를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, with reference to the accompanying drawings, the operation and effect of an embodiment of the present invention will be described in detail.
도 2는 본 고안 뱅크 입출력장치의 구성을 보인 개략도로서, 이에 도시한 바와 같이 분산배치되어 각기 데이터를 리드 또는 라이트하는 다수의 뱅크(BANK0∼BANK)를 갖는 복수개의 입출력포트(I/O0∼I/On)와; 상기 복수개의 입출력포트(I/O0∼I/On)내의 다수의 뱅크(BANK0∼BANKK)에서 나오는 입출력라인을 모아 각기 해당되는 입출력단(DQ0∼DQn)으로 데이터를 입출력하는 복수의 입출력버퍼(BUF0∼BUFn)로 구성하며, 이와 같이 구성된 본 고안에 의한 일실시예의 동작을 상세히 설명하면 다음과 같다.Fig. 2 is a schematic view showing the configuration of a bank input / output device of the present invention, and a plurality of input / output ports (I / O0 to I) having a plurality of banks BANK0 to BANK which are distributedly arranged to read or write data, respectively, as shown in FIG. / On); A plurality of input / output buffers BUF0 for collecting input / output lines from the plurality of banks BANK0 to BANKK in the plurality of input / output ports I / O0 to I / On and inputting and outputting data to respective input / output terminals DQ0 to DQn. To BUFn), the operation of one embodiment according to the present invention configured as described above will be described in detail.
만약, 제1 입출력버퍼(BUF0)를 통해 제1 뱅크(BANK0)에 데이터를 입출력하는 경우, 상기 제1 입출력버퍼(BUF0)는 제1 입출력포트(I/O0)내에 분산배치된 다수의 뱅크(BANK0∼BANKK)에 각기 연결된 입출력라인을 통해 다수의 뱅크(BANK0∼BANKK)중 제1 뱅크(BANK0)의 데이터를 입력받아 이를 버퍼링하여 그에 따른 데이터를 제1 입출력단(DQ0)을 통해 외부로 출력시킨다.When inputting / outputting data into the first bank BANK0 through the first input / output buffer BUF0, the first input / output buffer BUF0 is divided into a plurality of banks distributed in the first input / output port I / O0. Receives the data of the first bank BANK0 among the banks BANK0 to BANKK through the input / output lines connected to BANK0 to BANKK, buffers the data, and outputs the corresponding data to the outside through the first input / output terminal DQ0. Let's do it.
반대로, 상기 제1 입출력버퍼(BUF0)를 통해 제1 뱅크(BANK0)에 데이터를 입력하는 경우, 상기 제 1 입출력버퍼(BUF0)는 상기 제1 입출력단(DQ0)을 통해 외부에서 입력받은 데이터를 버퍼링하여 제1 입출력버퍼(I/O0)내의 분산배치된 다수의 뱅크(BANK0∼BANKK)에 각기 연결된 입출력라인을 통해 제1 뱅크(BANK0)에 상기 데이터를 입력시킨다.On the contrary, when data is input to the first bank BANK0 through the first input / output buffer BUF0, the first input / output buffer BUF0 receives the data input from the outside through the first input / output terminal DQ0. The data is buffered and input to the first bank BANK0 through input / output lines connected to the plurality of banks BANK0 to BANKK distributed in the first input / output buffer I / O0.
그리고, 나머지 복수의 입출력버퍼(BUF1∼BUFn)를 통해 소정 뱅크에 데이터를 입출력하는 경우도 상기와 동일한 동작을 수행한다.The same operation as described above is performed when data is input / output into a predetermined bank through the remaining input / output buffers BUF1 to BUFn.
상기에서 상세히 설명한 바와 같이, 본 고안은 입출력포트내에 다수의 뱅크를 분산배치하여 입출력라인의 구성이 간략화됨으로써, 상기 입출력라인의 부하를 줄여 효율을 향상시키고, 레이아웃면적을 최소화하는 효과가 있다.As described in detail above, the present invention has the effect of simplifying the configuration of the input / output line by distributing a plurality of banks in the input / output port, thereby reducing the load of the input / output line, improving efficiency, and minimizing the layout area.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019980006694U KR19990040140U (en) | 1998-04-27 | 1998-04-27 | Bank I / O Device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019980006694U KR19990040140U (en) | 1998-04-27 | 1998-04-27 | Bank I / O Device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19990040140U true KR19990040140U (en) | 1999-11-25 |
Family
ID=69513380
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019980006694U KR19990040140U (en) | 1998-04-27 | 1998-04-27 | Bank I / O Device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19990040140U (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100316183B1 (en) * | 1999-12-28 | 2001-12-12 | 박종섭 | Semiconductor memory device having IO structure shared the loading of IO line |
WO2015084062A1 (en) * | 2013-12-04 | 2015-06-11 | 크루셜텍 주식회사 | Fingerprint detection device and driving method therefor |
US10083337B2 (en) | 2013-12-04 | 2018-09-25 | Crucialtec Co., Ltd. | Fingerprint detection device and driving method thereof |
-
1998
- 1998-04-27 KR KR2019980006694U patent/KR19990040140U/en not_active Application Discontinuation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100316183B1 (en) * | 1999-12-28 | 2001-12-12 | 박종섭 | Semiconductor memory device having IO structure shared the loading of IO line |
WO2015084062A1 (en) * | 2013-12-04 | 2015-06-11 | 크루셜텍 주식회사 | Fingerprint detection device and driving method therefor |
US10083337B2 (en) | 2013-12-04 | 2018-09-25 | Crucialtec Co., Ltd. | Fingerprint detection device and driving method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960001330B1 (en) | Semiconductor integrated circuit device | |
KR100426747B1 (en) | Semiconductor device | |
KR930017189A (en) | Semiconductor ROM | |
CN1118068C (en) | Register file read/write cell | |
KR920020515A (en) | Semiconductor read only memory | |
EP0115128A2 (en) | Block-divided semiconductor memory device | |
KR100463202B1 (en) | Pad and peripheral circuit layout in semiconductor device | |
KR880000968A (en) | Semiconductor memory | |
KR840005593A (en) | Monolithic Semiconductor Memory | |
KR910020724A (en) | Semiconductor memory | |
KR19990040140U (en) | Bank I / O Device | |
JP3781819B2 (en) | Semiconductor memory device having triple port | |
KR100380409B1 (en) | Pad Arrangement in Semiconductor Memory Device AND Method for driving the Semiconductor Device | |
KR970003337B1 (en) | A semiconductor memory device including an apparatus for reducing load of data bus line | |
JPH0775118B2 (en) | Semiconductor memory device | |
US6259649B1 (en) | Semiconductor memory circuit layout capable of reducing the number of wires | |
US6486519B2 (en) | Semiconductor memory device with reduce coupling capacitance | |
KR100314129B1 (en) | Semiconductor implementing bank and data input/output line architecture to reduce data input/output line loading | |
US6396763B1 (en) | DRAM having a reduced chip size | |
KR100455158B1 (en) | Memory interface apparatus | |
KR970060228A (en) | Semiconductor memory device capable of reducing chip size in the short side direction | |
KR100418577B1 (en) | Semiconductor memory device | |
KR970063268A (en) | Semiconductor memory device | |
KR100489355B1 (en) | Memory element for noise reduction | |
KR970012690A (en) | Semiconductor memory device with higher integration |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |