KR19990040008A - 반도체 칩 테스트 회로 - Google Patents

반도체 칩 테스트 회로 Download PDF

Info

Publication number
KR19990040008A
KR19990040008A KR1019970060284A KR19970060284A KR19990040008A KR 19990040008 A KR19990040008 A KR 19990040008A KR 1019970060284 A KR1019970060284 A KR 1019970060284A KR 19970060284 A KR19970060284 A KR 19970060284A KR 19990040008 A KR19990040008 A KR 19990040008A
Authority
KR
South Korea
Prior art keywords
output
semiconductor chip
signal
circuit
test
Prior art date
Application number
KR1019970060284A
Other languages
English (en)
Other versions
KR100504688B1 (ko
Inventor
정현승
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970060284A priority Critical patent/KR100504688B1/ko
Publication of KR19990040008A publication Critical patent/KR19990040008A/ko
Application granted granted Critical
Publication of KR100504688B1 publication Critical patent/KR100504688B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2815—Functional tests, e.g. boundary scans, using the normal I/O contacts
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31705—Debugging aspects, e.g. using test circuits for debugging, using dedicated debugging test circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C2029/3202—Scan chain

Abstract

본 발명은 반도체 칩의 테스트 회로에 관한 것으로, 구체적으로는 바운더리 스캔 체인 회로에 관한 것으로, 우 쉬프트 스캔 데이터(RSD)와, 좌 쉬프트 스캔 데이터(LSD)를 각각 입력받아 선택적으로 하나의 신호를 출력하는 제 1 선택 수단(230)과; 상기 제 1 선택 수단(240)의 출력과, 상기 반도체 칩의 내부 회로로부터 출력되는 신호(DI)를 입력받아 선택적으로 하나의 신호를 출력하는 제 2 선택 수단(240)과; 상기 제 2 선택 수단(240)의 출력을 입력하여 래치하는 래치 수단(250)과; 상기 래치 수단(250)의 출력과, 상기 반도체 칩의 내부 회로로부터 출력되는 신호(DI)를 입력받아 선택적으로 하나의 신호를 출력하는 제 3 선택 수단(240)을 포함하여, 상기 반도체 칩의 테스트 시에 출력되는 데이터를 상기 래치 수단(250)이 래치하고 이를 좌/우로 쉬프트하여 직렬로 출력할 수 있다. 그러므로 반도체 칩의 테스트 시에 필요한 방향으로 쉬프트 동작을 수행할 수 있어 빠른 시간 내에 테스트 결과에 대한 데이터를 출력 받을 수 있게 되므로, 반도체 칩의 테스트 시간을 절약 할 수 있다. 그리고 반도체 칩의 디버깅 시에도 데단히 유용하다.

Description

반도체 칩 테스트 회로(TEST CIRCUIT FOR SEMICONDUCTOR CHIP)
본 발명은 반도체 칩의 테스트 및 디버깅 회로(Test and Debugging Circuit)에 관한 것으로, 구체적으로는 바운더리 스캔(Boundary Scan)을 통한 칩의 테스트 및 디버깅이 용이한 바운더리 스켄 체인 회로(Boundary Scan Chain Circuit)에 관한 것이다.
반도체 칩의 집적도가 증가되고, 복잡화되면서 이에 대한 테스트 문제가 극히 중요한 문제로 대두되고 있다. 종래의 반도체 칩의 테스트 회로의 하나로서 바운더리 스캔 체인 회로가 있다.
도 1은 종래의 바운더리 스캔 체인의 회로 구성을 개략적으로 보여주는 블록도이고, 도 2는 도 1에 도시된 바운더리 스캔 셀의 내부 회로 구성을 보여주는 상세 회로도이다.
도 1을 참조하여, 바운더리 스캔 체인 회로는 다수개의 바운더리 스캔 셀(boundary scan cell)(이하 '스캔 셀'이라 약칭함)들을 포함하고 있다. 그 중에 일부인 2개의 스캔 셀(110, 120)이 도시되어 있다. 상기 제 1 및 제 2 스캔 셀(110, 120)은 반도체 칩상에 구성되며, 이들은 각기 대응된 패드(pad)(미도시됨)에 연결되어 있다.
도 2에는 하나의 스캔 셀에 대한 상세 회로가 도시되어 있다. 도 2에 도시된 바와 같이, 스캔 셀은 제 1 및 제 2 멀티플렉서(MUX; multiplexer)(130, 150)와, 데이터 래치를 위한 D 플립플롭(140)을 포함하여 구성된다. 상기 제 1 멀티플렉서(130)는 내부 회로(미도시됨)로부터 출력되는 신호 DI와 옆단에 구성된 스캔 셀로부터 쉬프트되오는 스캔 데이터 SI를 입력받아 선택적으로 상기 D 플립플롭(140)으로 제공한다. 상기 제 2 멀티플렉서(150)는 상기 DI 신호와 상기 D 플립플롭(140)의 출력을 입력받아 선택적으로 출력한다. 상기 D 플립플롭(140)의 출력은 다음 단의 스캔 셀로 쉬프트 되게 된다. 상기 제 1 멀티플렉서(130)로는 shift_DR신호('1'이면 쉬프트 동작, '0'이면 캡춰 동작)가 선택 신호로 제공되며, 상기 제 2 멀티플렉서(150)로는 mode 신호가 선택 신호로 제공된다. 이상과 같은 종래의 바운더리 스캔 체인 회로의 동작은 다음과 같다.
먼저, 각 패드에 소정의 신호들을 입력하고, 해당 칩을 동작시킨다. 그러면 해당 칩 내의 회로들이 동작하게 되어 상기 패드들(미도시됨)로 이에 응답된 신호들이 출력된다. 이때 각각의 스캔 셀들은 해당 신호를 래치(또는 캡처(capture))한다. 그리고 각각의 스캔 셀들은 쉬트트 동작에 따라 래치된 데이터를 쉬프트하여 해당되는 출력 단자(미도시됨)로 직렬의 스캔 데이터가 출력된다.
이상과 같은 바운더리 스캔 체인 회로는 일반적인 반도체 칩의 테스트 뿐만이 아니라, 칩의 동작시에 디버깅(debugging) 환경을 제공하도록 그 기능이 점차적으로 확대되고 있다. 이와 같이 그 기능이 확대되면서 다음과 같은 문제점이 발생되었다.
종래의 바운더리 스캔 체인 회로는 단 방향으로만 데이터 쉬프트 동작이 가능하기 때문에 스캔 체인이 길어지는 경우에 특정 바운더리 스캔 셀의 데이터를 억세스 해야 하는 경우에는 많은 쉬프트 동작을 수행해야 하므로 많은 시간이 소요되는 문제점이 발생하게 된다.
따라서, 본 발명의 목적은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서 반도체 칩의 테스트 및 디버깅 시간을 감축 할 수 있도록 양방향의 쉬프트 동작이 가능한 바운더리 스캔 체인 회로를 제공하는데 있다.
도 1은 종래의 바운더리 스캔 체인의 회로 구성을 개략적으로 보여주는 블록도;
도 2는 도 1에 도시된 바운더리 스캔 셀의 내부 회로 구성을 보여주는 상세 회로도;
도 3은 본 발명의 바운더리 스캔 체인의 회로 구성을 개략적으로 보여주는 블록도; 그리고
도 4는 도 3에 도시된 바운더리 스캔 셀의 회로 구성을 보여주는 상세 회로도이다.
상술한 바와 같은 본 발명의 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 복수개의 바운더리 스캔 셀들을 구비하는 반도체 칩 테스트 회로는: 우 쉬프트 스캔 데이터와, 좌 쉬프트 스캔 데이터를 각각 입력받아 선택적으로 하나의 신호를 출력하는 제 1 선택 수단과; 상기 제 1 선택 수단의 출력과, 상기 반도체 칩의 내부 회로로부터 출력되는 신호를 입력받아 선택적으로 하나의 신호를 출력하는 제 2 선택 수단과; 상기 제 2 선택 수단의 출력을 입력하여 래치하는 래치 수단과; 상기 래치 수단의 출력과, 상기 반도체 칩의 내부 회로로부터 출력되는 신호를 입력받아 선택적으로 하나의 신호를 출력하는 제 3 선택 수단을 포함하여, 상기 반도체 칩의 테스트 시에 출력되는 데이터를 상기 래치 수단이 래치하고 이를 좌/우로 쉬프트하여 직렬로 출력할 수 있다.
이 실시예에 있어서, 상기 제 1 내지 제 3 선택 수단은 멀티플렉서로 구성된다.
이 실시예에 있어서, 상기 래치 수단은 D 플립플롭으로 구성된다.
이 실시예에 있어서, 상기 반도체 칩 테스트 회로는 반도체 칩에 내장되어 동일한 하나의 칩으로 구성된다.
(실시예)
이하 본 발명에 따른 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
도 3은 본 발명의 바운더리 스캔 체인의 회로 구성을 개략적으로 보여주는 블록도이고, 도 4는 도 3에 도시된 바운더리 스캔 셀의 회로 구성을 보여주는 상세 회로도이다.
본 발명의 신규한 바운더리 스캔 체인 회로는 양방향 쉬프트 동작이 가능하다. 도 3에 본 발명에 따른 바운더리 스캔 체인 회로의 복수개의 바운더리 스캔 셀들 중 일부 구성을 도시하였다. 도 3에 도시된바와 같이, 제 1 및 제 2 바운더리 스캔 셀(210, 220)은 좌우 쉬프트 동작을 선택하기 위한 선택신호(select)에 따라 좌 또는 우로 쉬프트 동작을 수행한다.
구체적으로 도 4에 상기 바운더리 스캔 셀의 상세 회로가 도시되어 있다.
도 4를 참조하여, 본 발명의 실시예에 따른 바운더리 스캔 셀(이하 '스캔 셀'이라 약칭함)은 제 1 내지 제 3 멀티플렉서(230, 240, 250)와, 데이터 래치를 위한 D 플립플롭(250)으로 구성된다.
상기 제 1 멀티플렉서(230)는 좌 스캔 데이터(LSD)와 우 스캔 데이터(RSD)를 입력하여 선택신호 select의 입력에 응답하여 하나의 신호를 선택적으로 출력한다. 즉, 좌로 쉬프트 동작 시에는 상기 좌 스캔 데이터(LSD)를 출력하고, 우로 쉬프트 동작 시에는 상기 우 스캔 데이터(RSD)를 출력한다. 상기 제 2 멀티플렉서(240)는 상기 제 1 멀티플렉서(230)의 출력과 내부 회로의 출력 신호(DI)를 입력하고 선택신호 shift_DR('0'이면 내부 출력 신호(DI)를 입력하여 캡춰를 수행하고 , '1'이면 쉬프트를 수행함)의 입력에 응답하여 하나의 신호를 선택적으로 출력한다. 상기 D 플립플롭(250)은 동기신호 clock_DR(test clock)의 입력에 동기하여 상기 제 2 플립플롭(240)의 출력을 입력받아 래치 한다. 상기 제 3 멀티플렉서(260)는 상기 내부 회로의 출력 신호(DI)와 상기 D 플립플롭(250)의 출력을 입력하고 선택신호 mode의 입력에 응답하여 하나의 신호를 선택적으로 출력한다.
이상과 같은 구성을 갖는 스캔 셀을 복수개 구비하는 바운더리 스캔 체인 회로는 상호 인접한 스캔 셀과 더불어 좌·우 쉬프트 동작을 수행할 수 있다. 본 발명의 바운더리 스캔 체인 회로의 동작은 다음과 같다.
먼저, 각 패드(미도시됨)에 소정의 신호들을 입력하고, 해당 칩을 동작시킨다. 그러면 해당 칩 내의 회로들이 동작하게 되어 상기 패드들(미도시됨)로 이에 응답된 신호들이 출력된다. 이때 각각의 스캔 셀들은 해당 신호를 래치(또는 캡처(capture))한다. 그리고 각각의 스캔 셀들은 쉬프트 동작에 따라 래치된 데이터를 쉬프트하여 해당되는 출력 단자(미도시됨)로 직렬의 스캔 데이터가 출력된다. 여기서, 상기 제 1 멀티플렉서(230)에 입력되는 선택신호 select의 입력에 따라 좌로 또는 우로 쉬프트 동작이 이루어진다. 그러므로 필요한 방향에 대하여 쉬프트 동작을 수행 할 수 있게 된다.
이상과 같은 본 발명에 의하면, 반도체 칩의 테스트 시에 필요한 방향으로 쉬프트 동작을 수행하게 되므로 빠른 시간 내에 테스트 결과에 대한 데이터를 출력 받을 수 있게 되므로, 반도체 칩의 테스트 시간을 절약 할 수 있다. 그리고 반도체 칩의 디버깅 시에도 그 시간을 절약할 수 있다.

Claims (4)

  1. 복수개의 바운더리 스캔 셀들을 구비하는 반도체 칩 테스트 회로에 있어서:
    우 쉬프트 스캔 데이터(RSD)와, 좌 쉬프트 스캔 데이터(LSD)를 각각 입력받아 선택적으로 하나의 신호를 출력하는 제 1 선택 수단(230)과;
    상기 제 1 선택 수단(240)의 출력과, 상기 반도체 칩의 내부 회로로부터 출력되는 신호(DI)를 입력받아 선택적으로 하나의 신호를 출력하는 제 2 선택 수단(240)과;
    상기 제 2 선택 수단(240)의 출력을 입력하여 래치하는 래치 수단(250)과;
    상기 래치 수단(250)의 출력과, 상기 반도체 칩의 내부 회로로부터 출력되는 신호(DI)를 입력받아 선택적으로 하나의 신호를 출력하는 제 3 선택 수단(240)을 포함하여,
    상기 반도체 칩의 테스트 시에 출력되는 데이터를 상기 래치 수단(250)이 래치하고 이를 좌/우로 쉬프트하여 직렬로 출력할 수 있는 것을 특징으로 하는 반도체 칩 테스트 회로.
  2. 제 1 항에 있어서,
    상기 제 1 내지 제 3 선택 수단은 멀티플렉서로 구성되는 것을 특징으로 하는 반도체 칩 테스트 회로.
  3. 제 1 항에 있어서,
    상기 래치 수단은 D 플립플롭으로 구성되는 것을 특징으로 하는 반도체 칩 테스트 회로.
  4. 제 1 항에 있어서,
    상기 반도체 칩 테스트 회로는 반도체 칩에 내장되어 동일한 하나의 칩으로 구성되는 것을 특징으로 하는 반도체 칩 테스트 회로.
KR1019970060284A 1997-11-15 1997-11-15 반도체칩테스트회로 KR100504688B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970060284A KR100504688B1 (ko) 1997-11-15 1997-11-15 반도체칩테스트회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970060284A KR100504688B1 (ko) 1997-11-15 1997-11-15 반도체칩테스트회로

Publications (2)

Publication Number Publication Date
KR19990040008A true KR19990040008A (ko) 1999-06-05
KR100504688B1 KR100504688B1 (ko) 2005-10-12

Family

ID=37305240

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970060284A KR100504688B1 (ko) 1997-11-15 1997-11-15 반도체칩테스트회로

Country Status (1)

Country Link
KR (1) KR100504688B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100915822B1 (ko) * 2007-12-11 2009-09-07 주식회사 하이닉스반도체 바운더리 스캔 테스트 회로 및 바운더리 스캔 테스트 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0358376B1 (en) * 1988-09-07 1995-02-22 Texas Instruments Incorporated Integrated test circuit
JPH04250369A (ja) * 1991-01-28 1992-09-07 Nec Corp バウンダリ・スキャン・テスト回路
JP2869314B2 (ja) * 1992-11-25 1999-03-10 松下電器産業株式会社 バウンダリースキャンセル回路，バウンダリースキャンテスト回路及びその使用方法
JP3457720B2 (ja) * 1993-11-29 2003-10-20 川崎マイクロエレクトロニクス株式会社 テスト容易化回路
JP2768910B2 (ja) * 1995-02-27 1998-06-25 日本モトローラ株式会社 半導体集積装置におけるスキャンテスト回路
JPH0915300A (ja) * 1995-06-28 1997-01-17 Nec Eng Ltd バウンダリスキャン回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100915822B1 (ko) * 2007-12-11 2009-09-07 주식회사 하이닉스반도체 바운더리 스캔 테스트 회로 및 바운더리 스캔 테스트 방법
US7913134B2 (en) 2007-12-11 2011-03-22 Hynix Semiconductor Inc. Test circuit capable of sequentially performing boundary scan test and test method thereof

Also Published As

Publication number Publication date
KR100504688B1 (ko) 2005-10-12

Similar Documents

Publication Publication Date Title
US5463338A (en) Dual latch clocked LSSD and method
US7694199B2 (en) Three boundary scan cell switches controlling input to output buffer
US7124340B2 (en) Low pin count, high-speed boundary scan testing
US5701307A (en) Low overhead input and output boundary scan cells
US20030056183A1 (en) Scan test circuit, and semiconductor integrated circuit including the circuit
US5574731A (en) Set/reset scan flip-flops
EP0530835B1 (en) Testing circuit provided in digital logic circuits
KR20000020103A (ko) 코어 셀 기반의 집적 회로의 테스트 용이도를 증가시키기 위한바운더리 스캔회로
US11307251B1 (en) Circuit and testing circuit thereof
JPH0627776B2 (ja) 半導体集積回路装置
KR0181546B1 (ko) 테스트 가능한 블록을 갖는 반도체 집적회로
US5894548A (en) Semiconductor device having test circuit
KR100393472B1 (ko) 스캔테스트용자동리세트바이패스제어
JP4478533B2 (ja) 半導体集積回路
KR100504688B1 (ko) 반도체칩테스트회로
EP1061375B1 (en) Semiconductor device including macros and its testing method
US6381720B1 (en) Test circuit and method for system logic
KR20030030850A (ko) 논리 회로 테스트용 스캔 패스 회로 및 이것을 구비한집적 회로 장치
US6118296A (en) Semiconductor integrated logic circuit
JP2005505781A (ja) 複雑な集積回路の自動的なスキャン・ベースのテスト
US6321355B1 (en) Semiconductor integrated circuit and method of testing the same
KR100532747B1 (ko) 반도체 집적회로 및 그 설계방법과 반도체 집적회로의 설계프로그램을 기록한 기록매체
KR100214070B1 (ko) 양방향성 바운더리 스캔 장치
JPH0389178A (ja) 半導体集積回路
JPH11281710A (ja) バウンダリスキャンレジスタ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee