KR19990032402A - Etching method of liquid crystal display metal film - Google Patents
Etching method of liquid crystal display metal film Download PDFInfo
- Publication number
- KR19990032402A KR19990032402A KR1019970053439A KR19970053439A KR19990032402A KR 19990032402 A KR19990032402 A KR 19990032402A KR 1019970053439 A KR1019970053439 A KR 1019970053439A KR 19970053439 A KR19970053439 A KR 19970053439A KR 19990032402 A KR19990032402 A KR 19990032402A
- Authority
- KR
- South Korea
- Prior art keywords
- metal film
- liquid crystal
- hydrogen peroxide
- crystal display
- molybdenum
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Abstract
본 발명은 과산화수소수와 암모니아수 희석액을 이용한 액정표시장치 기판의 에칭 방법을 제공한다.The present invention provides a method of etching a liquid crystal display substrate using dilute solution of hydrogen peroxide solution and ammonia solution.
그 과산화수소수와 암모니아수를 이용한 에칭 방법은, 유리로 형성된 투명기판에 몰리브데늄(Mo) 금속을 도포하는 금속막 형성단계; 상기 금속막을 과산화수소수(H2O2)와 암모니아수(NH4OH) 그리고, 증류수를 혼합한 에천트를 이용하여 식각하는 단계를 포함하는 것을 특징으로 한다. 이때 상기 에천트는 상기 몰리브데늄(Mo) 금속의 식각율을 조절하고, 잔막이나 금속막 가장자리의 패턴 불량을 방지하기 위해, 과산화수소수(H2O2)와 암모니아수(NH4OH) 그리고, 증류수를 적정비율로 혼합하는 것을 특징으로 한다.The etching method using the hydrogen peroxide water and ammonia water, the metal film forming step of applying a molybdenum (Mo) metal to a transparent substrate formed of glass; And etching the metal film using an etchant mixed with hydrogen peroxide water (H 2 O 2 ), ammonia water (NH 4 OH) and distilled water. At this time, the etchant the molybdenum (Mo) to adjust the etch rate of the metal and to prevent a pattern defect of janmak or metal film edge, hydrogen peroxide (H 2 O 2) and ammonia water (NH 4 OH) and, distilled water It is characterized by mixing in the proper ratio.
이에 따라, 몰리브데늄(Mo) 금속막의 숄더부가 발생하지 않는다. 따라서 TFT 스위칭소자의 반도체층과 게이트전극 사이에 단락되는 현상을 방지하는 효과가 있다. 또한 상기 에천트에 의한 식각과정을 필요로 하는 각 버스라인(200, 300)과 전극(210, 310, 410)의 형성에 있어서, 양호한 에치패턴 구현이 가능하게 되는 등의 효과가 있다.As a result, the shoulder portion of the molybdenum (Mo) metal film does not occur. Therefore, there is an effect of preventing a short circuit between the semiconductor layer and the gate electrode of the TFT switching element. In addition, in the formation of the bus lines 200 and 300 and the electrodes 210, 310, and 410 which require the etching process by the etchant, a good etch pattern may be realized.
Description
본 발명은 과산화수소수와 암모니아수 희석액을 이용한 액정표시장치 금속막의 에칭방법에 관한 것으로, 특히 몰리브데늄(Molybdenum : Mo)을 금속막층으로 증착하고 에칭하는 박막형 액정표시장치 하판의 제조공정에서, 상기 몰리브덴 금속막층을 에칭하기 위한 에천트 제공에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of etching a liquid crystal display metal film using dilute solution of hydrogen peroxide and ammonia solution. The present invention relates to providing an etchant for etching a metal film layer.
일반적으로, 박막형 액정표시장치는 하판(bottom plate)과 상판 그리고, 상기 두 기판 사이에 채워지는 액정 등으로 구성된다. 상기 두 기판의 양쪽 면에는 가시광선(자연광)을 선편광 시켜주는 편광판이 각각 부착되어 있다. 즉, 상기 상판의 한쪽면에 편광판이 부착되어 있고, 편광판이 부착되지 않은 반대면에는 칼라 필터와 공통 전극이 형성되는 구조를 지닌다. 그리고 하판의 한쪽면에는 편광판이 부착되어 있고, 편광판이 부착되지 않은 반대면에는 도 1에 도시한 바와 같이 다수의 게이트버스라인(30)과 데이터버스라인(20)이 서로 직교하는 매트리스 구조를 지니며, 그 다수의 게이트버스라인(30)과 데이터버스라인(20)이 교차하여 이루는 소정의 공간에는 화소전극(50)이 위치한다. 즉, 다수의 게이트버스라인(30)이 액정표시장치 하판에 수평으로 형성되고, 게이트전극(31)은 상기 게이트버스라인(30)에서 분기되어 형성된다. 또한, 다수의 데이터버스라인(20)은 상기 각 게이트버스라인(30)에 수직하게 형성되고, 그 데이터버스라인(20)에서 분기되어 소스 전극(21)이 형성된다. 상기 데이터버스라인과 게이트버스라인 교차부에는 상기 두 버스라인 사이를 절연시키기 위한 절연막층이 형성된다. 그리고 상기 소스 전극(21)과 대향하는 위치에 드레인 전극(41)을 형성함으로써 게이트전극(31), 소스 전극(21), 드레인 전극(41) 등으로 구성된 TFT구조의 스위칭 소자가 형성된다.In general, the thin film type liquid crystal display includes a bottom plate and a top plate, and a liquid crystal filled between the two substrates. Polarizing plates for linearly polarizing visible light (natural light) are attached to both surfaces of the two substrates. That is, the polarizing plate is attached to one side of the upper plate, and the color filter and the common electrode are formed on the opposite side to which the polarizing plate is not attached. One side of the lower plate has a polarizing plate attached thereto, and on the opposite side to which the polarizing plate is not attached, a plurality of gate bus lines 30 and data bus lines 20 are orthogonal to each other, as shown in FIG. 1. The pixel electrode 50 is positioned in a predetermined space formed by the plurality of gate bus lines 30 and the data bus lines 20 intersecting each other. That is, a plurality of gate bus lines 30 are horizontally formed on the lower plate of the liquid crystal display, and the gate electrodes 31 are formed to branch off the gate bus lines 30. In addition, the plurality of data bus lines 20 are formed perpendicular to the gate bus lines 30, and branched from the data bus lines 20 to form the source electrodes 21. An insulating layer is formed at the intersection of the data bus line and the gate bus line to insulate the two bus lines. By forming the drain electrode 41 at the position opposite to the source electrode 21, a switching element having a TFT structure composed of the gate electrode 31, the source electrode 21, the drain electrode 41, and the like is formed.
상술한 액정표시장치 하판의 제조 공정을 도 2에 도시된 단면도를 참조하여 설명하면 다음과 같다.Referring to the cross-sectional view shown in Figure 2 the manufacturing process of the lower panel of the liquid crystal display device as follows.
유리기판으로 액정표시장치 하판의 투명기판을 형성한다. 상기 투명기판 위에 몰리브데늄(Mo)을 스퍼터링법으로 증착하여 몰리브데늄(Mo) 금속막층을 형성한다. 상기 몰리브데늄(Mo) 금속막층 위에 포토레지스터 패턴막(10)을 형성한다(도 2a).The glass substrate forms a transparent substrate under the liquid crystal display. Molybdenum (Mo) is deposited on the transparent substrate by sputtering to form a molybdenum (Mo) metal film layer. A photoresist pattern film 10 is formed on the molybdenum (Mo) metal film layer (FIG. 2A).
상기 패턴막(10)이 표면에 형성된 기판을 인산(H3PO4)계 혼산용액(HNO3+H3PO4+CH3COOH) 또는 요오드산(HI) 등의 에천트를 이용하여 식각한다.The substrate on which the pattern layer 10 is formed is etched using an etchant such as phosphoric acid (H 3 PO 4 ) -based mixed acid solution (HNO 3 + H 3 PO 4 + CH 3 COOH) or iodic acid (HI). .
일례로 인산계 혼산용액을 패턴막이 형성된 상기 몰리브덴 금속막에 가하게 되면, 혼산용액중 질산(HNO3)에 의해 몰리브덴 금속이 산화된다. 이때 인산(H3PO4)은 산화된 몰리브덴 금속을 물(H2O)에 녹아 날수 있는 수용성 성질을 가지도록 해주며, 아세트산(CH3COOH)은 질산(HNO3)의 산화 반응의 촉진제 역할을 담당한다. 즉, 상기 패턴막(10)의 패턴 형성 모양에 따라 몰리브데늄(Mo) 금속막이 식각되며, 그로 인해 액정표시장치 기판에 다수의 게이트버스라인(30)이 수평방향으로 형성되고, 상기 게이트버스라인(30)에서 분기되는 다수의 게이트전극(31)이 형성된다(도 2c).For example, when a phosphoric acid mixed acid solution is added to the molybdenum metal film having a patterned film, the molybdenum metal is oxidized by nitric acid (HNO 3 ) in the mixed acid solution. At this time, phosphoric acid (H 3 PO 4 ) has a water-soluble property to dissolve the oxidized molybdenum metal in water (H 2 O), acetic acid (CH 3 COOH) serves as an accelerator of the oxidation reaction of nitric acid (HNO 3 ) In charge of. That is, the molybdenum (Mo) metal film is etched according to the pattern formation shape of the pattern film 10, whereby a plurality of gate bus lines 30 are formed in a horizontal direction on the liquid crystal display substrate, and the gate bus A plurality of gate electrodes 31 branching off the line 30 are formed (FIG. 2C).
상기 다수의 게이트버스라인(30)과 게이트전극(31)을 포함하는 액정표시장치 기판에 다결정 실리콘(a-Si)과 계면특성이 좋고, 상기 기판 및 게이트전극(31)과 밀착성이 좋으며 절연 내압이 높은 SiNx, SiOx 등을 이용하여 게이트절연막(32)을 형성한다(도 2d).It has a good interfacial property with polycrystalline silicon (a-Si) on a liquid crystal display substrate including the plurality of gate bus lines 30 and the gate electrodes 31, and has good adhesion with the substrate and the gate electrodes 31 and has an insulation breakdown voltage. The gate insulating film 32 is formed using this high SiNx, SiOx, or the like (FIG. 2D).
상기 게이트전극(31) 상단의 게이트절연막(32) 위에 다결정 실리콘(a-Si) 등을 이용하여 반도체층(23)을 형성한다. 상기 반도체층(23) 위에 반도체층과 소스전극/드레인전극 사이에서의 양호한 오믹접촉을 위한 오믹 접촉층(22)을 형성한다.The semiconductor layer 23 is formed on the gate insulating layer 32 on the gate electrode 31 by using polycrystalline silicon (a-Si) or the like. An ohmic contact layer 22 is formed on the semiconductor layer 23 for good ohmic contact between the semiconductor layer and the source electrode / drain electrode.
상술한 기판의 전면에 몰리브데늄(Mo)을 스퍼터링법으로 도포하여 몰리브데늄 금속층을 형성한다.Molybdenum (Mo) is applied to the entire surface of the substrate by a sputtering method to form a molybdenum metal layer.
상기 몰리브데늄(Mo) 금속막을 인산(H3PO4)계 혼산용액 또는 요오드산(HI) 등의 에천트를 이용하여 식각한다. 상기 에천트의 습식각 작용에 의해, 액정표시장치 하판에는 상술한 게이트버스라인의 형성방향과 수직한 방향을 지닌 다수의 데이터버스라인이 형성된다. 이때, 상기 데이터버스라인의 패턴 형성과 동시에 그 데이터버스라인에서 분기되는 소스전극(21)이 형성되고, 상기 소스전극(21)과 대향하는 위치에 출력단자로써 기능을 수행하는 드레인전극(41)이 형성된다.The molybdenum (Mo) metal film is etched using an etchant such as a phosphoric acid (H 3 PO 4 ) -based mixed acid solution or iodic acid (HI). By the wet etching action of the etchant, a plurality of data bus lines having a direction perpendicular to the formation direction of the gate bus lines described above are formed on the lower plate of the liquid crystal display. At this time, at the same time as the pattern formation of the data bus line, a source electrode 21 branching from the data bus line is formed, and the drain electrode 41 serving as an output terminal at a position opposite to the source electrode 21. Is formed.
상기 상술한 각 일련의 과정에 의해 게이트버스라인, 데이터버스라인 그리고, 게이트전극(31), 반도체층(23), 소스전극(21), 드레인전극(41) 등으로 구성된 TFT구조의 스위칭 소자를 포함하는 액정표시장치 기판이 형성된다(도 2e).By the above-described series of processes, a TFT-structured switching element composed of a gate bus line, a data bus line, and a gate electrode 31, a semiconductor layer 23, a source electrode 21, a drain electrode 41, and the like is used. A liquid crystal display device substrate is formed (FIG. 2E).
상기 게이트버스라인, 데이터버스라인 그리고, 스위칭 소자를 포함하는 액정표시장치 기판에 SiNx, SiOx, BCB(Benzocyclobutene) 등의 절연막을 도포하여 보호막(60)을 형성한다.A protective film 60 is formed by coating an insulating film of SiNx, SiOx, BCB (Benzocyclobutene) on the liquid crystal display substrate including the gate bus line, the data bus line, and the switching element.
상기 보호막(60)의 하단에 존재하는 스위칭 소자의 출력단자인 드레인전극(41)의 일부가 노출되도록 그 보호막(60)의 일부를 제거하여 콘택홀(65)을 형성한다(도 2f).A portion of the protective layer 60 is removed to form a contact hole 65 so that a portion of the drain electrode 41, which is an output terminal of the switching element existing at the lower end of the protective layer 60, is exposed (FIG. 2F).
상기 콘택홀(65)이 형성된 보호막(60)의 전면에 스퍼터링법 등을 이용하여 ITO(Indium Tin Oxide)막을 증착한다. 상기 ITO막을 소정의 패턴으로 에칭함으로써 화소전극(50)을 형성한다. 이때 상기 화소전극(50)은 상술한 콘택홀(65)을 통해 스위칭 소자의 출력단자인 드레인전극(41)과 접촉된다. 상술한 각 일련의 과정에 의해 액정표시장치 하판의 제조 공정이 이루어진다(도 2g).An indium tin oxide (ITO) film is deposited on the entire surface of the passivation layer 60 on which the contact hole 65 is formed by using a sputtering method or the like. The pixel electrode 50 is formed by etching the ITO film in a predetermined pattern. In this case, the pixel electrode 50 is in contact with the drain electrode 41, which is an output terminal of the switching element, through the above-described contact hole 65. By the above-described series of processes, the manufacturing process of the lower plate of the liquid crystal display device is performed (FIG. 2G).
그러한 종래의 액정표시장치의 제조방법에 의하면, 게이트버스라인, 데이터버스라인 그리고, 각 버스라인으로부터 분기하는 게이트 전극(31), 소스전극(21) 등을 형성하는 과정에 있어서, 유리기판에 몰리브데늄(Mo) 금속층을 형성한 다음, 포토레지스터 등의 패턴막을 상기 몰리브데늄(Mo) 금속막층 위에 형성한다. 그리고, 상기 패턴막이 형성된 몰리브데늄(Mo) 금속층을 인산(H3PO4)계 혼산용액 또는 요오드산(HI) 등의 에천트를 이용하여 습식각 함으로써, 상기 게이트버스라인, 데이터버스라인 및 그로부터 분기하는 게이트 전극(31), 소스전극(21) 그리고 상기 소스전극(21)에 대향하는 위치에 드레인전극(41)을 형성한다.According to the conventional manufacturing method of the liquid crystal display device, in the process of forming the gate bus line, the data bus line, and the gate electrode 31, the source electrode 21, etc. branching from each bus line, After forming a metal layer of molybdenum (Mo), a pattern film such as a photoresist is formed on the molybdenum (Mo) metal film layer. The gate bus line, the data bus line, and the molybdenum (Mo) metal layer on which the pattern layer is formed are wet-etched using an etchant such as a phosphoric acid (H 3 PO 4 ) mixed acid solution or iodine acid (HI). A drain electrode 41 is formed at a position opposite to the gate electrode 31, the source electrode 21, and the source electrode 21 branching therefrom.
그러나, 상기 몰리브데늄(Mo) 금속의 식각을 위해 상술한 바와 같이 인산(H3PO4)계 혼산용액 또는 요오드산(HI) 등의 식각 용액을 사용하게 되면, 상기 패턴막 하단의 몰리브데늄(Mo) 금속 가장자리에 숄더(shoulder)(A)가 생기게 된다. 그로 인해 도 3에 도시된 바와 같이, 상술한 식각과정을 필요로 하는 게이트버스라인(30)과 게이트전극(31) 그리고, 데이터버스라인(20)과 데이터전극(21) 및 드레인전극(41)의 가장자리부가 균일하지 못하게 형성된다. 즉, 액정표시장치의 각 버스라인(20, 30)과 전극(21, 31, 41) 형성에 있어서, 양호한 에치 패턴 구현이 어렵다.However, when an etching solution such as phosphoric acid (H 3 PO 4 ) -based mixed acid solution or iodine acid (HI) is used as described above for etching the molybdenum (Mo) metal, molybdenum at the bottom of the pattern layer A shoulder (A) is created on the edge of the metal of Mo. Therefore, as shown in FIG. 3, the gate bus line 30 and the gate electrode 31 requiring the above-described etching process, the data bus line 20, the data electrode 21, and the drain electrode 41 are formed. The edges of are formed unevenly. That is, in forming the bus lines 20 and 30 and the electrodes 21, 31, and 41 of the liquid crystal display, it is difficult to implement a good etch pattern.
또한 도 2d에 도시된 바와 같이, 몰리브데늄(Mo) 금속막 가장자리에서 발생하는 숄더부(A)에 의해 게이트 전극(31)이 게이트 절연막(32)에 의해 완전히 도포되지 않는다. 그로 인해 도 2e에 도시된 바와 같이 상기 게이트 절연막(32)의 상단에 위치하게 되는 반도체층(23)과 게이트전극(31)사이가 단락되는 현상이 발생한다.In addition, as shown in FIG. 2D, the gate electrode 31 is not completely applied by the gate insulating layer 32 by the shoulder portion A generated at the edge of the molybdenum (Mo) metal film. As a result, as shown in FIG. 2E, a short circuit occurs between the semiconductor layer 23 and the gate electrode 31 positioned on the top of the gate insulating layer 32.
따라서, 본 발명은 상기와 같은 문제점을 해소하기 위하여 발명된 것으로, 몰리브데늄(Mo) 금속막층의 식각과정에서 사용되는 인산(H3PO4)계 혼산용액 또는 요오드산(HI) 등의 에천트 대신에, 과산화수소수(H2O2)와 암모니아수(NH4OH) 용액을 증류수와 적정비율로 희석한 에천트를 사용한다. 그로 인해 식각된 몰리브데늄(Mo) 가장자리의 숄더(shoulder) 발생현상을 방지하고, 더불어 양호한 금속막 패턴을 구현하기 위한 몰리브데늄(Mo) 금속의 에천트를 제공하는데 본 발명의 목적이 있다.Therefore, the present invention was invented to solve the above problems, and the like, such as phosphoric acid (H 3 PO 4 ) -based mixed acid solution or iodine acid (HI) used in the etching process of molybdenum (Mo) metal film layer Instead of the cheat, an etchant obtained by diluting a solution of hydrogen peroxide (H 2 O 2 ) and aqueous ammonia (NH 4 OH) in distilled water and a proper ratio is used. Accordingly, an object of the present invention is to provide an etchant of molybdenum (Mo) metal to prevent shoulder occurrence of etched molybdenum (Mo) edge and to realize a good metal film pattern. .
제1도는 일반적인 액정표시장치 하판의 구조를 나타내는 개략도.1 is a schematic view showing the structure of a lower plate of a general liquid crystal display.
제2도a∼제2도g는 종래의 액정표시장치 하판의 제조공정을 나타내기 위한 단면도2A to 2G are cross-sectional views for illustrating a manufacturing process of a lower plate of a conventional liquid crystal display device.
제3도는 종래의 액정표시장치 하판의 구조를 나타내는 확대도.3 is an enlarged view showing the structure of a lower plate of a conventional liquid crystal display device.
제4도a∼도4e는 본 발명의 일 실시예에 따른 액정표시장치 하판의 제조공정을 나타내기 위한 단면도.4A to 4E are cross-sectional views illustrating a manufacturing process of a lower panel of a liquid crystal display device according to an exemplary embodiment of the present invention.
제5도는 본 발명의 일 실시예에 따른 액정표시장치 하판의 구조를 나타내는 확대도.5 is an enlarged view illustrating a structure of a lower plate of a liquid crystal display according to an exemplary embodiment of the present invention.
* 도면의 주요부분에 대한 부호 설명* Explanation of symbols on the main parts of the drawings
20, 200 : 데이터버스라인 21, 210 : 소스전극20, 200: data bus lines 21, 210: source electrode
22, 220 : 오믹접촉층 23, 230 : 반도체층22, 220: ohmic contact layer 23, 230: semiconductor layer
30, 300 : 게이트버스라인 31, 310 : 게이트전극30, 300: gate bus line 31, 310: gate electrode
32, 320 : 게이트 절연막 41, 410 : 드레인전극32, 320: gate insulating film 41, 410: drain electrode
50, 500 : 화소전극 60, 600 : 보호막50, 500: pixel electrode 60, 600: protective film
65 : 콘택홀65: contact hole
이러한 목적을 달성하기 위해 본 발명에 따른 과산화수소수와 암모니아수 희석액을 이용한 액정표시장치 금속막의 에칭방법은, 유리로 형성되는 액정표시장치 투명기판에 있어서 : 상기 투명기판에 금속을 도포하는 금속막 형성단계; 상기 투명기판 위에 형성되는 금속막을 과산화수소수(H2O2)와 암모니아수(NH4OH) 그리고, 증류수를 혼합한 에천트를 이용하여 소정의 패턴으로 식각하는 것을 특징으로 한다. 상기 에천트는 몰리브데늄(Mo) 금속 잔막제거 및, 금속막 가장자리의 패턴 불량 방지 그리고 금속막의 식각률 조절을 위하여, 과산화수소수(H2O2)와 암모니아수(NH4OH) 그리고, 증류수를 적정비율로 혼합하는 것을 특징으로 한다.In order to achieve the above object, the etching method of a liquid crystal display device metal film using dilute solution of hydrogen peroxide and ammonia solution according to the present invention includes: a liquid crystal display device transparent substrate formed of glass: a metal film forming step of applying a metal to the transparent substrate ; The metal film formed on the transparent substrate may be etched in a predetermined pattern using an etchant mixed with hydrogen peroxide (H 2 O 2 ), ammonia (NH 4 OH), and distilled water. To the etchant molybdenum (Mo) metal janmak removing and preventing pattern defects in the metal film edge, and the metal film etching rate adjustment, hydrogen peroxide (H 2 O 2) and ammonia water (NH 4 OH), and with a fair rate of distilled water It is characterized by mixing as.
또한 상기 금속막은, Mo 또는 MoSi 금속막인 것을 특징으로 한다. 그리고, 상기 금속막 식각은 상술한 과산화수소수(H2O2)와 암모니아수(NH4OH) 그리고, 증류수를 혼합한 에천트를 이용하여 다수의 액정표시장치 금속막 식각이 가능한 것을 특징으로 한다.The metal film may be a Mo or MoSi metal film. The metal film etching may be performed by etching a plurality of liquid crystal display metal films using an etchant mixed with hydrogen peroxide (H 2 O 2 ), ammonia (NH 4 OH), and distilled water.
그리고, 상기 금속막은, Mo 금속막 외에 MoSi 금속막을 포함하는 것을 특징으로 한다.The metal film may include a MoSi metal film in addition to the Mo metal film.
(실시예 1)(Example 1)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 4a∼도 4e에 본 발명의 일실시예에 따른 과산화수소수와 암모니아수 희석액을 이용한 금속막 식각과정을 필요로 하는 액정표시장치 하판의 제조과정을 나타내는 개략적인 단면도가 도시된다.4A through 4E are schematic cross-sectional views illustrating a manufacturing process of a lower panel of a liquid crystal display device requiring a metal film etching process using a dilute solution of hydrogen peroxide and ammonia solution according to an embodiment of the present invention.
유리기판으로 액정표시장치 투명기판을 형성하고, 상기 투명기판 위에 몰리브데늄(Mo)을 스퍼터링법으로 증착하여 몰리브데늄(Mo) 금속막층을 형성한다. 상기 몰리브데늄(Mo) 금속막층 위에 포토레지스터 패턴막(100)을 형성한다(도 4a).A transparent substrate is formed of a glass substrate, and molybdenum (Mo) is deposited on the transparent substrate by sputtering to form a molybdenum (Mo) metal film layer. A photoresist pattern film 100 is formed on the molybdenum (Mo) metal film layer (FIG. 4A).
이어서 상기 패턴막(100)이 표면에 형성된 몰리브데늄(Mo) 금속막층을 과산화수소수(H2O2)와 암모니아수(NH4OH) 그리고, 증류수(H2O)를 1 : 0.1 : 100의 혼합 비율로 혼합한 에천트로 식각한다. 상기 몰리브데늄(Mo) 금속의 식각에 의해, 액정표시장치 기판에 다수의 게이트버스라인(300)이 수평방향으로 형성되고, 상기 게이트버스라인(300)에서 분기하는 다수의 게이트전극(310)이 형성된다(도 4b).Subsequently, the molybdenum (Mo) metal film layer having the pattern film 100 formed on the surface thereof may include hydrogen peroxide (H 2 O 2 ), ammonia water (NH 4 OH), and distilled water (H 2 O) in a ratio of 1: 0.1: 100. Etch with an etchant mixed at the mixing ratio. By etching the molybdenum (Mo) metal, a plurality of gate bus lines 300 are formed in a horizontal direction on a liquid crystal display substrate, and a plurality of gate electrodes 310 branching from the gate bus lines 300 are formed. Is formed (FIG. 4B).
상기 다수의 게이트버스라인(300)과 게이트전극(310)을 포함하는 액정표시장치 기판에 다결정 실리콘(a-Si)과 계면특성이 좋고, 상기 기판 및 게이트전극(310)과 밀착성이 좋으며 절연 내압이 높은 SiNx, SiOx 등으로 게이트절연막(320)을 형성한다(도 4c).It has a good interfacial property with polycrystalline silicon (a-Si) on a liquid crystal display substrate including the plurality of gate bus lines 300 and the gate electrode 310, has good adhesion with the substrate and the gate electrode 310, and has an insulation breakdown voltage. The gate insulating film 320 is formed of high SiNx, SiOx, or the like (Fig. 4C).
상기 게이트전극(310) 상단의 게이트절연막(320) 위에 다결정 실리콘(a-Si)등을 증착하여 반도체층(230)을 형성한다. 상기 반도체층(230) 위에 반도체층과 소스전극/드레인전극 사이에서의 양호한 오믹접촉을 위한 오믹 접촉층(220)을 형성한다.The semiconductor layer 230 is formed by depositing polycrystalline silicon (a-Si) on the gate insulating layer 320 on the gate electrode 310. An ohmic contact layer 220 is formed on the semiconductor layer 230 for good ohmic contact between the semiconductor layer and the source electrode / drain electrode.
상술한 기판의 전면에 몰리브데늄(Mo)을 스퍼터링법으로 도포하어 몰리브데늄금속층을 형성한다.Molybdenum (Mo) is applied to the entire surface of the substrate by a sputtering method to form a molybdenum metal layer.
상기 몰리브데늄(Mo) 금속막을 과산화수소수(H2O2)와 암모니아수(NH4OH) 그리고, 증류수를 1 : 0.1 : 100의 비율로 혼합한 에천트를 이용하여 식각한다. 상기 에천트의 습식각 작용에 의해 상술한 게이트버스라인의 형성방향과 수직한 방향을 지닌 다수의 데이터버스라인이 형성된다. 이때, 상기 데이터버스라인의 형성과 동시에 그 데이터버스라인에서 분기되는 소스전극(210)이 형성되고, 상기 소스전극(210)과 대향하는 위치에 출력단자로써 기능을 수행하는 드레인전극(410)이 형성된다.The molybdenum (Mo) metal film is etched using an etchant mixed with hydrogen peroxide (H 2 O 2 ), ammonia (NH 4 OH) and distilled water in a ratio of 1: 0.1: 100. By the wet etching action of the etchant, a plurality of data bus lines having a direction perpendicular to the aforementioned forming direction of the gate bus lines are formed. At this time, a source electrode 210 branching from the data bus line is formed at the same time as the data bus line is formed, and a drain electrode 410 which functions as an output terminal at a position opposite to the source electrode 210 is formed. Is formed.
상술한 각 일련의 과정에 의해 액정표시장치 기판에는 게이트버스라인과 데이터버스라인이 형성되며, 게이트전극(310), 반도체층(230), 소스전극(210), 드레인전극(410) 등으로 구성된 TFT구조의 스위칭 소자가 형성된다(도 4d).A gate bus line and a data bus line are formed on the liquid crystal display substrate by the series of processes described above, and include a gate electrode 310, a semiconductor layer 230, a source electrode 210, a drain electrode 410, and the like. A switching element having a TFT structure is formed (Fig. 4D).
상기 게이트버스라인, 데이터버스라인 그리고, 스위칭 소자를 포함하는 액정표시장치 기판에 SiNx, SiOx, BCB(Benzocyclobutene) 등의 절연막을 도포하여 보호막(600)을 형성한다. 상기 보호막(600)의 일부를 제거하여, 그 보호막(600)의 하단에 존재하는 스위칭 소자의 출력단자인 드레인전극(410)의 일부가 노출되도록 콘택홀(650)을 형성한다.A protective film 600 is formed by coating an insulating film such as SiNx, SiOx, Benzocyclobutene (BCB) on the liquid crystal display substrate including the gate bus line, the data bus line, and the switching element. A portion of the passivation layer 600 is removed to form a contact hole 650 to expose a portion of the drain electrode 410 that is an output terminal of the switching element existing at the bottom of the passivation layer 600.
상기 콘택홀(650)이 형성된 보호막(600)의 전면에 스퍼터링법 등을 이용하여 ITO(Indium Tin Oxide)막을 증착한다. 상기 IT0막을 에칭하여 화소전극(500)을 형성한다(도 4e).An indium tin oxide (ITO) film is deposited on the entire surface of the passivation layer 600 on which the contact hole 650 is formed by using a sputtering method. The IT0 film is etched to form a pixel electrode 500 (FIG. 4E).
상술한 각 일련의 과정에 의해 액정표시장치 하판의 제조 공정이 이루어진다(도 5).By the above-described series of processes, the manufacturing process of the lower panel of the liquid crystal display device is performed (FIG. 5).
(실시예 2)(Example 2)
본 발명에 따른 실시예 2는 실시예 1과 거의 동일한 과정을 거친다. 단지 몰리브덴 금속막의 식각과정에서 사용되는 에천트(H2O2+NNH4OH+H2O)의 비율을 15 : 1 : 30의 비율로 혼합한 혼합에천트를 사용하는 것을 특징으로 한다.Example 2 according to the present invention goes through almost the same process as Example 1. It is characterized by using a mixed etchant in which the ratio of etchant (H 2 O 2 + NNH 4 OH + H 2 O) used in the etching process of the molybdenum metal film is mixed at a ratio of 15: 1: 30.
이상에서 설명한 본 발명의 실시예에 따른 과산화수소수와 암모니아수 희석액을 이용한 액정표시장치 금속막의 에칭방법에 의하면, 상기 몰리브데늄(Mo) 금속막의 식각과정에 있어서, 인산(H3PO4)계 혼산용액 또는 요오드산(HI) 등의 에천트를 이용하는 대신에 증류수에 과산화수소수(H2O2)와 암모니아수(NH4OH)를 적정비율로 희석한 에천트를 사용한다.According to the etching method of the liquid crystal display device metal film using a hydrogen peroxide solution and ammonia water diluent according to the embodiment of the present invention described above, in the etching process of the molybdenum (Mo) metal film, phosphoric acid (H 3 PO 4 ) -based mixed acid Instead of using an etchant such as a solution or iodic acid (HI), an etchant obtained by diluting hydrogen peroxide (H 2 O 2 ) and ammonia water (NH 4 OH) in an appropriate ratio in distilled water is used.
그로 인해 도 4a∼도 4e에 도시한 바와 같이 몰리브데늄(Mo) 금속막의 가장자리부에 숄더가 발생되지 않는다. 따라서 도 4c에 도시된 바와 같이 게이트 절연막(320)이 상기 게이트 전극(310)을 완전히 도포하게 된다. 그럼으로 반도체층(230)과 게이트전극(310)이 단락되는 현상을 방지하는 효과가 있다.Therefore, as shown in Figs. 4A to 4E, no shoulder is generated at the edge portion of the molybdenum (Mo) metal film. Therefore, as illustrated in FIG. 4C, the gate insulating layer 320 completely applies the gate electrode 310. As a result, the semiconductor layer 230 and the gate electrode 310 may be prevented from being shorted.
또한 도 5에 도시한 바와 같이 상술한 에천트(증류수에 과산화수소수(H2O2)와 암모니아수(NH4OH)를 적정비율(1 : 0.1 : 100 또는, 15 : 1 : 300)로 희석한 에천트)에 의 한 식각과정을 필요로 하는 게이트버스라인(300)과 게이트전극(310) 그리고, 데이터버스라인(200)과 데이터전극(210) 및 드레인전극(410)의 형성에 있어서, 양호한 에치 패턴의 구현이 가능하게 되는 등의 효과가 있다.In addition, as shown in FIG. 5, the above-described etchant (distilled water, hydrogen peroxide water (H 2 O 2 ) and ammonia water (NH 4 OH) are diluted in an appropriate ratio (1: 0.1: 100 or 15: 1: 300). In the formation of the gate bus line 300 and the gate electrode 310 and the data bus line 200 and the data electrode 210 and the drain electrode 410 which require an etching process by an etchant, The effect is that the implementation of the etch pattern is possible.
이상에서 첨부된 도면을 참조하여 본 발명을 일 실시예에 의해 구체적으로 설명하였지만, 본 발명은 이에 의해 제한된 것은 아니고, 당업자의 통상적인 지식의 범위내에서 그 변형이나 개량이 가능하다.Although the present invention has been described in detail with reference to the accompanying drawings, the present invention is not limited thereto, and modifications and improvements are possible within the scope of ordinary knowledge of those skilled in the art.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970053439A KR100257812B1 (en) | 1997-10-17 | 1997-10-17 | The metal etching method for lcd |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970053439A KR100257812B1 (en) | 1997-10-17 | 1997-10-17 | The metal etching method for lcd |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990032402A true KR19990032402A (en) | 1999-05-15 |
| KR100257812B1 KR100257812B1 (en) | 2000-06-01 |
Family
ID=19522977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970053439A KR100257812B1 (en) | 1997-10-17 | 1997-10-17 | The metal etching method for lcd |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100257812B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010064043A (en) * | 1999-12-24 | 2001-07-09 | 구본준, 론 위라하디락사 | method for fabricating thin film transistor and array substrate for liquid crystal display device |
| KR100364831B1 (en) * | 2000-03-20 | 2002-12-16 | 엘지.필립스 엘시디 주식회사 | Etching solution for Molybdenum metal layer |
| KR100379824B1 (en) * | 2000-12-20 | 2003-04-11 | 엘지.필립스 엘시디 주식회사 | Etchant and array substrate for electric device with Cu lines patterend on the array substrate using the etchant |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100459271B1 (en) * | 2002-04-26 | 2004-12-03 | 엘지.필립스 엘시디 주식회사 | Etching Solutions for Cu Monolayer or Cu Molybdenum Multilayers and Method of Preparing the Same |
-
1997
- 1997-10-17 KR KR1019970053439A patent/KR100257812B1/en not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010064043A (en) * | 1999-12-24 | 2001-07-09 | 구본준, 론 위라하디락사 | method for fabricating thin film transistor and array substrate for liquid crystal display device |
| KR100364831B1 (en) * | 2000-03-20 | 2002-12-16 | 엘지.필립스 엘시디 주식회사 | Etching solution for Molybdenum metal layer |
| KR100379824B1 (en) * | 2000-12-20 | 2003-04-11 | 엘지.필립스 엘시디 주식회사 | Etchant and array substrate for electric device with Cu lines patterend on the array substrate using the etchant |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100257812B1 (en) | 2000-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20020002052A (en) | Method for manufacturing fringe field switching mode lcd | |
| KR20080059889A (en) | An array substrate of thin film transistor liquid crystal display device and the method for fabricating thereof | |
| KR101002338B1 (en) | method for forming metal line and method for manufacturing liquid crystal display device using the same | |
| US20060160260A1 (en) | Thin film transistor array panel and method of manufacturing the same | |
| CN105514173A (en) | Thin film transistor and preparation method, array substrate and preparation method, and display device | |
| US20070002222A1 (en) | Method for manufacturing transflective liquid crystal display | |
| KR100288150B1 (en) | Method of Fabricating Liquid Crystal Display | |
| KR100257812B1 (en) | The metal etching method for lcd | |
| KR100271041B1 (en) | Substrate of lcd and its fabrication method | |
| US6653159B2 (en) | Method of fabricating a thin film transistor liquid crystal display | |
| JP3234168B2 (en) | Method for manufacturing TFT array substrate | |
| KR100313242B1 (en) | Liquid Crystal Display Device | |
| KR100271040B1 (en) | The line structure of the lcd and the fabrication method | |
| KR100277024B1 (en) | Manufacturing Method of Liquid Crystal Display Using Selective Etching Technology | |
| KR20030048606A (en) | 1-step Etching Method for Cu/Mo line having inner Mo barrier layer by Mo | |
| KR100615437B1 (en) | Etching Method for Cu line having inner barrier layer | |
| KR100325073B1 (en) | Method for forming gate of tft-lcd | |
| KR100577782B1 (en) | Thin film transistor-liquid crystal display device | |
| KR100318369B1 (en) | Electrode Formation Method | |
| KR20010083687A (en) | method for fabricating the array substrate for liquid crystal display device | |
| US7079217B2 (en) | Method of fabricating a liquid crystal display panel | |
| KR20060021531A (en) | Method for fabricating array substrate of tft-lcd | |
| KR100613767B1 (en) | method of manufacturing thin film transistor liquid crystal display device | |
| KR100599958B1 (en) | Method of manufacturing lcd having high aperture ratio and high transmittance | |
| KR100769173B1 (en) | Method For Forming Metal Line Layer And Method For Fabricating Liquid Crystal Display Device By Said Method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061229 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |