KR100313242B1 - Liquid Crystal Display Device - Google Patents

Liquid Crystal Display Device Download PDF

Info

Publication number
KR100313242B1
KR100313242B1 KR1019970060638A KR19970060638A KR100313242B1 KR 100313242 B1 KR100313242 B1 KR 100313242B1 KR 1019970060638 A KR1019970060638 A KR 1019970060638A KR 19970060638 A KR19970060638 A KR 19970060638A KR 100313242 B1 KR100313242 B1 KR 100313242B1
Authority
KR
South Korea
Prior art keywords
bus line
gate
electrode
data bus
liquid crystal
Prior art date
Application number
KR1019970060638A
Other languages
Korean (ko)
Other versions
KR19990040307A (en
Inventor
서현식
Original Assignee
구본준, 론 위라하디락사
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 론 위라하디락사, 엘지.필립스 엘시디 주식회사 filed Critical 구본준, 론 위라하디락사
Priority to KR1019970060638A priority Critical patent/KR100313242B1/en
Publication of KR19990040307A publication Critical patent/KR19990040307A/en
Application granted granted Critical
Publication of KR100313242B1 publication Critical patent/KR100313242B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

PURPOSE: A liquid crystal display using Mo-W alloy and a method for fabricating the liquid crystal display are provided to prevent the surface of a data bus line pad, a data bus line and source and drain electrodes from being etched through a crack or pin hole of a passivation layer. CONSTITUTION: A liquid crystal display includes a switching element composed of a gate electrode(120a), source and drain electrodes(170a,170c), a gate bus line connected to the gate electrode, a data bus line connected to the source electrode, and a pixel electrode(190) connected to the drain electrode. The gate bus line, data bus line, source and drain electrodes are formed of Mo-W alloy having the content of W of 11-17%.

Description

Mo-W 합금을 이용한 액정표시장치와 그 제조방법{Liquid Crystal Display Device}Liquid crystal display using Mo-W alloy and manufacturing method thereof {Liquid Crystal Display Device}

본 발명은 Mo-W 합금으로 된 배선재료를 이용한 액정표시장치 구현에 관한 것으로, 특히 액정표시장치의 데이터버스라인, 데이터버스라인 패드부, 게이트버스라인, 게이트버스라인 패드부 그리고, 상기 각 게이트버스라인과 데이터버스라인으로부터 분기되는 각 게이트전극, 소스전극, 드레인 전극의 형성에 있어서, 상기 각 버스라인과 패드부 그리고 전극들을 Mo-W 합금으로 이루어진 금속 배선재료를 사용하여 형성하는 것에 관한 것이다.The present invention relates to a liquid crystal display device using a wiring material made of Mo-W alloy, and more particularly, to a data bus line, a data bus line pad part, a gate bus line, a gate bus line pad part, and each of the gates of the liquid crystal display device. In the formation of each gate electrode, source electrode, and drain electrode branched from a bus line and a data bus line, the method relates to forming the bus line, the pad portion, and the electrodes using a metal wiring material made of a Mo-W alloy. .

일반적으로, 액정표시장치(LCD)는 도 1에 도시된 바와 같이 상판(30)과 하판 (10) 그리고, 상기 두 기판 사이에 채워져 있는 액정(20) 등으로 구성되어 있다. 상기 두 기판(10, 30)의 각 외면에는 가시광선을 선편광 시켜주는 편광판(11, 31)이 각각 부착되어 있다.In general, a liquid crystal display (LCD) includes an upper plate 30, a lower plate 10, and a liquid crystal 20 filled between the two substrates as shown in FIG. 1. On each of the outer surfaces of the two substrates 10 and 30, polarizing plates 11 and 31 for linearly polarizing visible light are attached.

즉, 상기 상판(30)의 한쪽 면에 편광판(31)이 부착되어 있고, 편광판(31)이 부착되지 않은 반대 면은 칼라필터(32)와 공통전극(33)을 포함하여 구성된다. 또한 상기 하판(10)의 한쪽 면에 편광판(11)이 부착되어 있고. 편광판(11)이 부착되지 않은 반대 면은 몰리브데늄(Mo) 금속으로 형성된 다수의 게이트버스라인(12)과 게이트버스라인 패드부, 다수의 데이터버스라인(17)과 데이터버스라인 패드부 그리고, 상기 게이트버스라인(12)으로부터 분기된 게이트 전극과 데이터버스라인(17)으로부터 분기된 소스전극, 드레인 전극(17c) 등을 포함하여 구성되는 스위칭소자(A)와 화소전극(19) 등을 포함하여 구성된다.That is, the polarizing plate 31 is attached to one surface of the upper plate 30, and the opposite surface on which the polarizing plate 31 is not attached includes the color filter 32 and the common electrode 33. In addition, a polarizing plate 11 is attached to one side of the lower plate 10. On the opposite side to which the polarizer 11 is not attached, a plurality of gate bus lines 12 and gate bus line pad portions formed of molybdenum (Mo) metal, a plurality of data bus lines 17 and data bus line pad portions, And a switching element A, a pixel electrode 19, etc., including a gate electrode branched from the gate bus line 12, a source electrode branched from the data bus line 17, a drain electrode 17c, and the like. It is configured to include.

상기 액정표시장치 하판(10)의 구조를 도 2에 도시된 개략도를 참조하여 설명하면 다음과 같다.The structure of the lower panel 10 of the liquid crystal display will be described with reference to the schematic diagram shown in FIG. 2.

상기 다수의 게이트버스라인(12)은 서로 평행한 구조를 이루며, 상기 다수의 데이터버스라인(17)은 상기 다수의 게이트버스라인(12)과 서로 직교하는 매트리스 구조를 이룬다. 그리고 상기 게이트버스라인(12)과 데이터버스라인(17)이 서로 직교하며 이루는 소정의 공간에는, 게이트버스라인(12)에서 분기되는 게이트전극 (12a)과 상기 데이터버스라인(17)에서 분기되는 소스전극(17a)과 드레인전극(17c)으로 이루어지는 TFT 스위칭소자(A)가 위치하며, 상기 화소전극(19)은 스위칭소자(A)의 출력단자인 드레인전극(l7c)과 접속된다.The plurality of gate bus lines 12 form a parallel structure with each other, and the plurality of data bus lines 17 form a mattress structure that is perpendicular to each other with the plurality of gate bus lines 12. In a predetermined space formed by the gate bus line 12 and the data bus line 17 orthogonal to each other, the gate bus line 12a branched from the gate bus line 12 and the data bus line 17 branch from the gate bus line 12. The TFT switching element A, which consists of the source electrode 17a and the drain electrode 17c, is located, and the pixel electrode 19 is connected to the drain electrode 17c, which is an output terminal of the switching element A.

상술한 액정표시장치 하판의 제조 공정을 도 3a 내지 도 5d에 도시된 단면도를 참조하여 설명하면 다음과 같다.The manufacturing process of the lower plate of the liquid crystal display device described above will be described with reference to the cross-sectional views shown in FIGS. 3A to 5D.

유리기판 등을 이용하여 액정표시장치 하판의 투명기판(1)을 형성한다. 상기 투명기판 위에 몰리브데늄(Mo)을 스퍼터링법으로 증착하여 몰리브데늄(Mo) 금속막을 형성한다(도 3a).The transparent substrate 1 of the lower plate of the liquid crystal display device is formed by using a glass substrate or the like. Molybdenum (Mo) is deposited on the transparent substrate by sputtering to form a molybdenum (Mo) metal film (FIG. 3A).

상기 몰리브데늄(Mo) 금속막을 드라이 에칭(dry etching)이나

Figure pat00032
에칭(wet etching) 등의 방법을 이용하여 소정의 패턴으로 에칭한다. 일예로 인산계 혼산용액을 에천트로 사용한
Figure pat00040
에칭(wet etching)인 경우에는 혼산용액중 질산(HNO3)에 의해 몰리브데늄 금속이 산화된다. 이때 인산(H3PO4)은 산화된 몰리브데늄 금속을 물 (H2O)에 녹아날 수 있는 수용성 성질을 가지도록 해주며, 아세트산(CH3COOH)은 질산(HNO3)의 산화 반응에 촉진제 역할을 담당한다. 그로인해 상기 몰리브덴(Mo) 금속이 에칭되어 다수의 게이트버스라인(12)과 게이트버스라인 패드부(12b) 그리고 게이트 전극(12a)이 형성 된다(도3b).Dry etching of the molybdenum (Mo) metal film
Figure pat00032
Etching is performed in a predetermined pattern using a method such as wet etching. For example, using a phosphate mixed acid solution as an etchant
Figure pat00040
In the case of wet etching, the molybdenum metal is oxidized by nitric acid (HNO 3 ) in the mixed acid solution. In this case, phosphoric acid (H 3 PO 4 ) has a water-soluble property to dissolve the oxidized molybdenum metal in water (H 2 O), acetic acid (CH 3 COOH) is the oxidation reaction of nitric acid (HNO 3 ) To act as an accelerator. As a result, the molybdenum (Mo) metal is etched to form a plurality of gate bus lines 12, gate bus line pad portions 12b, and gate electrodes 12a (FIG. 3B).

상기 다수의 게이트버스라인(12)과 게이트버스라인 패드부(12b), 게이트전극 (12a)을 포함하는 액정표시장치 기판에 계면특성이 좋고, 절연 내압이 높은 SiNx, SiOx 등을 이용하여 게이트절연막(13)을 형성한다(도 3c).The gate insulating film is formed by using SiNx, SiOx, or the like having good interfacial properties and high dielectric breakdown voltage on a liquid crystal display substrate including the plurality of gate bus lines 12, the gate bus line pad part 12b, and the gate electrode 12a. (13) is formed (FIG. 3C).

상기 게이트전극(12a) 상단의 게이트절연막(13) 위에 다결정 실리콘(a-Si)등을 이용하여 반도체층(14)을 형성한다. 상기 반도체층(14) 위에 반도체층(14)과 소스전극(17a)/드레인전극(17c) 사이에서의 양호한 오믹접촉을 위한 오믹접촉층 (15)을 형성한다(도 3d).The semiconductor layer 14 is formed on the gate insulating layer 13 on the gate electrode 12a by using polycrystalline silicon (a-Si) or the like. An ohmic contact layer 15 is formed on the semiconductor layer 14 for good ohmic contact between the semiconductor layer 14 and the source electrode 17a / drain electrode 17c (FIG. 3D).

상술한 기판의 전면에 몰리브데늄(Mo)을 스퍼터링법으로 도포하여 몰리브데늄(Mo) 금속막을 형성한다.Molybdenum (Mo) is applied to the entire surface of the substrate by sputtering to form a molybdenum (Mo) metal film.

상기 몰리브데늄(Mo) 금속막을 드라이 에칭(dry etching) 등의 방법을 이용하여 소정의 패턴으로 에칭함으로써, 상술한 게이트버스라인(12)의 형성방향과 수직한 방향을 지닌 다수의 데이터버스라인(17)과 데이터버스라인 패드부(17b)를 형성한다. 이때, 상기 데이터버스라인(17)의 패턴 형성과 동시에 그 데이터버스라인 (17)에서 분기되는 소스전극(17a)이 형성되고, 상기 소스전극(17a)과 대향하는 위치에 출력단자로써 기능을 수행하는 드레인전극(17c)이 형성된다.By etching the molybdenum (Mo) metal film in a predetermined pattern using a method such as dry etching, a plurality of data bus lines having a direction perpendicular to the forming direction of the gate bus line 12 described above. 17 and the data bus line pad portion 17b are formed. At this time, at the same time as the pattern formation of the data bus line 17, a source electrode 17a branching from the data bus line 17 is formed, and functions as an output terminal at a position opposite to the source electrode 17a. The drain electrode 17c is formed.

상기 상술한 각 일련의 과정에 의해 게이트버스라인(12), 데이터버스라인 (17) 그리고 게이트전극(12a), 게이트절연막(13), 반도체층(14), 소스전극(17a), 드레인전극(17c) 등으로 구성된 TFT구조의 스위칭소자(A)가 액정표시장치 하판(10)에 형성된다(도 3e).The gate bus line 12, the data bus line 17, the gate electrode 12a, the gate insulating film 13, the semiconductor layer 14, the source electrode 17a, and the drain electrode are formed by the above-described series of processes. A switching element A having a TFT structure composed of 17c) and the like is formed on the lower panel 10 of the liquid crystal display device (Fig. 3E).

상기 게이트버스라인(12), 데이터버스라인(17) 그리고, 스위칭소자(A)를 포함하는 액정표시장치 기판에 SiNx, SiOx, BCB(Benzocyclobutene) 등의 절연막을 도포하여 보호막(18)을 형성한다. 상기 보호막(18)의 하단에 존재하는 스위칭 소자의 출력단자인 드레인전극(17c)의 일부가 노출되도록 상기 보호막(18)의 일부를 제거하여 콘택홀을 형성한다(13f)..An insulating film, such as SiNx, SiOx, Benzocyclobutene (BCB), is coated on the liquid crystal display substrate including the gate bus line 12, the data bus line 17, and the switching element A to form a protective film 18. . A portion of the passivation layer 18 is removed to form a contact hole so that a portion of the drain electrode 17c, which is an output terminal of the switching element existing at the bottom of the passivation layer 18, is exposed (13f).

상기 콘택홀이 형성된 보호막(18)의 전면에 스퍼터링법 등을 이용하여 ITO(Indium Tin Oxide)막(B)을 증착한다(도 3g).An ITO (Indium Tin Oxide) film B is deposited on the entire surface of the protective film 18 having the contact hole by using a sputtering method (FIG. 3G).

상기 ITO막을 소정의 패턴으로 드라이 에칭(dry etching)이나

Figure pat00033
에칭(wet etching)등을 이용하여 에칭함으로써, 상기 콘택홀을 통해 스위칭소자(A)의 출력단자인 트레인전극(17c)과 접속되는 화소전극(19)을 형성한다(도 3h). 상술한 각 일련의 과정에 의해 액정표시장치 하판의 제조공정이 이루어진다.Dry etching the ITO film in a predetermined pattern;
Figure pat00033
By etching using wet etching or the like, a pixel electrode 19 connected to the train electrode 17c, which is an output terminal of the switching element A, is formed through the contact hole (FIG. 3H). By the above-described series of processes, the manufacturing process of the lower plate of the liquid crystal display device is performed.

그러한 종래의 액정표시장치 배선의 형성과정에 의하면, 몰리브데늄(Mo) 금속을 데이터버스라인(17), 데이터버스라인 패드부(17b), 게이트버스라인(12), 게이트버스라인 패드부(12b) 그리고, 상기 각 게이트버스라인(12)과 데이터버스라인 (17)으로부터 분기되는 각 게이트전극(12a), 소스전극(17a), 그레인전극(17c)을 형성하기 위한 금속배선재료로 사용한다.According to the conventional process of forming the liquid crystal display wiring, the molybdenum (Mo) metal is formed into the data bus line 17, the data bus line pad part 17b, the gate bus line 12, and the gate bus line pad part ( 12b) and used as a metal wiring material for forming the gate electrodes 12a, the source electrodes 17a, and the grain electrodes 17c branched from the gate bus lines 12 and the data bus lines 17, respectively. .

그러나, 도 3b에 도시된 바와 같이 상기 몰리브데늄(Mo) 금속을 투명기판(1) 위에 증착하고 에칭하여 게이트버스라인(12)과 게이트전극(12a) 그리고 게이트버스라인 패드부(12b)를 형성하는 과정에 있어서, 상기 몰리브데늄(Mo) 금속을 에칭하기 위한 에천트에 의해 상기 게이트버스라인(12)과 게이트전극(12a) 그리고 게이트버스라인 패드부(12b)의 가장자리부가 오버 에칭(over etching)되는 문제가 있다.However, as shown in FIG. 3B, the molybdenum (Mo) metal is deposited on the transparent substrate 1 and etched to form the gate bus line 12, the gate electrode 12 a, and the gate bus line pad part 12 b. In the forming process, edges of the gate bus line 12, the gate electrode 12 a, and the gate bus line pad part 12 b are overetched by an etchant for etching the molybdenum (Mo) metal. over etching).

또한, 도 3g에 도시된 바와 같이 스위칭소자(A)와 보호막(18) 등을 포함하는 액정표시장치 하판의 전면에 ITO막(B)을 증착하고 소정의 패턴으로 에칭하며 보호막(18)의 출력단자인 드레인전극(17c)과 접속되는 화소전극(19)을 형성하는 과정에있어서, 상기 ITO막(B)을 에칭하기 위한 에천트가 상기 보호막(18)의 크랙(crack) 발생부나 핀홀(pinhole) 발생부를 통해 상기 보호막(18) 하단으로 스며들게 된다. 따라서 상기 보호막(18) 하단에 위치하는 스위칭소자(A)의 소스전극(17a)과 드레인전극(17c)의 표면이 오버 에칭(over etching)되는 문제가 발생한다.In addition, as shown in FIG. 3G, an ITO film B is deposited on the entire surface of the lower plate of the liquid crystal display device including the switching element A, the protective film 18, and the like, and is etched in a predetermined pattern to output the protective film 18. In the process of forming the pixel electrode 19 connected to the drain electrode 17c serving as a terminal, an etchant for etching the ITO film B may be a crack generating part or a pinhole of the protective film 18. ) Penetrates into the lower portion of the passivation layer 18. Therefore, a problem arises in that the surfaces of the source electrode 17a and the drain electrode 17c of the switching element A positioned under the passivation layer 18 are over etched.

그리고, 상기 ITO막(B)을 액정표시장치의 하판에 증착하는 과정에 있어서, 상기 ITO막(B)은 보호막(18)으로 도포된 데이터버스라인(17)과 데이터버스라인 패드부(17b) 상단부에도 증착되게 된다(도 4a, 도 5a). 그러므로 도 4b와 도 5b에 도시된 바와 같이 상기 증착된 ITO막(B)을 제거하는 과정에서 상기 ITO막(B) 제거를 위한 에천트가 상기 보호막(18)의 크랙 발생부나 핀홀 발생부를 통해 상기 데이터버스라인(17)의 표면과 데이터버스라인 패드부(17b)의 표면을 오버 에칭시키게 되는 문제가 발생한다. 또한 상기 데이터버스라인 패드부(17b)를 노출시키기 위하여 그 데이터버스라인 패드부(17b) 상단의 보호막(18)을 제거하는 과정에 있어서도, 도 5d에 도시된 바와 같이 상기 보호막(18)을 제거하기 위한 에천트에 의하여 상기 데이터버스라인 패드부(17b)의 표면이 오버 에칭(over etching)되는 문제가 발생한다.In the process of depositing the ITO film B on the lower plate of the liquid crystal display device, the ITO film B is the data bus line 17 and the data bus line pad portion 17b coated with the protective film 18. It is also deposited on the upper end (Figs. 4a, 5a). Therefore, as illustrated in FIGS. 4B and 5B, an etchant for removing the ITO film B may be formed through the crack generator or the pinhole generator of the passivation layer 18 in the process of removing the deposited ITO film B. FIG. There arises a problem that the surface of the data bus line 17 and the surface of the data bus line pad portion 17b are overetched. Also, in the process of removing the protective film 18 on the upper end of the data bus line pad part 17b in order to expose the data bus line pad part 17b, the protective film 18 is removed as shown in FIG. 5D. A problem arises in that the surface of the data bus line pad portion 17b is over etched by the etchant.

따라서 본 발명은 상기와 같은 문제점을 해소하기 위하여 발명된 것으로, Mo-W 합금을 이용하여 액정표시장치 하판의 배선 재료의 제공을 목적으로 한다. 즉, 드라이 에칭(dry etching)이나

Figure pat00034
에칭(wet etching) 등을 이용하여 ITO막(B)이나 보호막(18)의 일부를 제거하여 화소전극(19)이나 접촉홀을 형성하는 과정에 있어서, 상기 보호막(18)의 크랙(crack)이나 핀 홀(pin hole)을 통해 데이터버스라인 패드부(17b), 데이터버스라인(17), 소스전극(17a) 그리고 드레인전극(17c) 등의 표면이 에칭되는 현상을 방지하기 위한 Mo-W 합금 배선을 제공하는데 본 발명과 목적이 있다.Accordingly, the present invention has been invented to solve the above problems, and an object of the present invention is to provide a wiring material for the lower panel of the liquid crystal display device using a Mo-W alloy. That is, dry etching
Figure pat00034
In the process of forming a pixel electrode 19 or a contact hole by removing a part of the ITO film B or the protective film 18 using wet etching or the like, a crack of the protective film 18 Mo-W alloy for preventing the surface of the data bus line pad portion 17b, the data bus line 17, the source electrode 17a and the drain electrode 17c from being etched through a pin hole. It is an object and the present invention to provide wiring.

도 1은 일반전인 액정표시장치의 구조를 개략적으로 나타내는 사시도.1 is a perspective view schematically showing the structure of a conventional liquid crystal display device.

도 2는 일반적인 액정표시장치 하판의 구조를 나타내는 개략도.2 is a schematic view showing the structure of a lower plate of a general liquid crystal display device;

도 3a 내지 도 3h는 종래의 액정표시장치 하판의 스위칭소자 제조공정을 나타내는 단면도.3A to 3H are cross-sectional views illustrating a process of manufacturing a switching element of a lower plate of a conventional liquid crystal display device.

도 4a 내지 4b는 종래의 액정표시장치 하판의 데이터버스라인 상단의 ITO막 제거공정을 나타내는 단면도.4A to 4B are cross-sectional views illustrating an ITO film removing process on an upper end of a data bus line of a lower panel of a conventional liquid crystal display.

도 5a 내지 도 5c는 종래의 액정표시장치 하판의 패드부 제조공정을 나타내는 단면도.5A to 5C are cross-sectional views illustrating a pad manufacturing process of a lower plate of a conventional liquid crystal display device.

도 6a 내지 도 6h는 본 발명에 따른 액정표시장치 하판의 스위칭소자 제출공정을 나타내는 단면도.6A to 6H are cross-sectional views showing a switching element submitting process of a lower panel of a liquid crystal display according to the present invention.

도 7a 내지 도 7b는 본 발명에 따른 액정표시장치 하판의 데이터버스라인 상단의 ITO막 제거공정을 나타내는 단면도.7A to 7B are cross-sectional views illustrating a process of removing an ITO film on an upper end of a data bus line of a lower panel of a liquid crystal display according to the present invention.

도 8a 내지 도 8c는 본 발명에 따른 액정표시장치 하판의 패드부 제조공정을 나타내는 단면도.8A to 8C are cross-sectional views illustrating a pad unit manufacturing process of a lower panel of a liquid crystal display according to the present invention.

<도면의 주요부분에 대한 부호 설명><Description of Signs of Major Parts of Drawings>

1 : 투명기판 10 : 하판1: transparent substrate 10: bottom plate

11, 31 : 편광판 12, 120 : 게이트버스라인11, 31: polarizer 12, 120: gate bus line

12a, 120a : 게이트전극 12b, 120b : 게이트버스라인 패드부12a, 120a: gate electrode 12b, 120b: gate bus line pad portion

13, 130 : 게이트절연막 14, 140 : 반도체층13, 130: gate insulating film 14, 140: semiconductor layer

15, 150 : 오믹접촉층 17, 170 : 데이터버스라인 패드부15, 150: ohmic contact layer 17, 170: data bus line pad portion

17a, 170a : 드레인전극 17b, 170b : 데이터버스라인 패드부17a, 170a: drain electrode 17b, 170b: data bus line pad portion

17c, 170c : 드레인전극 18, 180 : 보호막17c, 170c: drain electrode 18, 180: protective film

19, 190 : 화소전극 20 : 액정19, 190: pixel electrode 20: liquid crystal

30 : 상판 32 : 칼라필터30: top 32: color filter

33 : 공통전극33: common electrode

A : 스위칭소자 B, B' : ITO막A: switching element B, B ': ITO film

이러한 목적을 달성하기 위해 본 발명에 따른 Mo-W 합금을 이용한 액정표시장치의 배선 형성은, 게씨트전극, 소스전극, 드체인전극을 포함하는 스위칭소자, 상기 게이트전극과 연결되는 게이트버스라인, 상기 소스전극과 연결되는 데이터버스라인 그리고, 상기 드레인전극과 연결되는 화소전극을 포함하는 액정표시장치 하판에 있어서, 상기 게이트버스라인, 게이트전극, 데이터버스라인, 소스전극, 드레인전극은 약 11∼17%의 텅스텐(W) 함유량을 지니는 Mo-W 합금으로 형성되는 것을 특징으로 한다. (실시예)In order to achieve the above object, the wiring of the liquid crystal display device using the Mo-W alloy according to the present invention includes: a switching element including a gate electrode, a source electrode, a drain electrode, a gate bus line connected to the gate electrode, In a lower panel of a liquid crystal display including a data bus line connected to the source electrode and a pixel electrode connected to the drain electrode, the gate bus line, the gate electrode, the data bus line, the source electrode, and the drain electrode are about 11 to about. Characterized in that the Mo-W alloy having a tungsten (W) content of 17%. (Example)

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

액정표시장치 하판은 다수의 게이트버스라인과 상기 게이트버스라인과 게이트절연막을 통하여 서로 교차되어 형성하는 다수의 데이터버스라인, 그리고 상기 게이트버스라인과 데이터버스라인이 서로 이웃하여 이루는 소정의 공간에 위치하는 스위칭소자 그리고, 그 스위칭소자의 출력단자인 드레인전극과 접속되는 화소전극으로 구성된다.The lower panel of the liquid crystal display device is located in a plurality of gate bus lines, a plurality of data bus lines formed to cross each other through the gate bus lines and the gate insulating film, and a predetermined space formed by the gate bus lines and the data bus lines adjacent to each other. And a pixel electrode connected to the drain electrode which is an output terminal of the switching element.

이와 같이 구성된 본 발명의 일 실시예에 따른 Mo-W 합금을 이용한 액정표시장치 하판의 상세한 제조 과정을 도 6a 내지 도 8d를 참조하여 상세히 설명하면 다음과 같다.A detailed manufacturing process of the lower panel of the liquid crystal display using the Mo-W alloy according to the embodiment of the present invention configured as described above will be described in detail with reference to FIGS. 6A to 8D.

유리기판 등을 이용하여 액정표시장치 하판의 투명기판(100)을 형성한다. 상기 투명기판(100) 위에 몰리브데늄(Mo)에 약 15% 정도(예를 들면, 약 7∼20% 정도, 바람직하게는 약 11∼17%정도)의 텅스텐(W)을 합금한 Mo-W 금속을 이용하여 금속막을 형성한다(도 6a).The transparent substrate 100 of the lower plate of the liquid crystal display device is formed using a glass substrate or the like. Mo- alloy alloying molybdenum (Mo) on the transparent substrate 100 with tungsten (W) of about 15% (for example, about 7 to 20%, preferably about 11 to 17%). A metal film is formed using W metal (FIG. 6A).

상기 Mo-W 금속막을 드라이 에칭(dry etching)이나

Figure pat00035
에칭(wet etching)등의 방법을 이용하여 소정의 패턴으로 에칭하여 다수의 게이트버스라인(120)과 게이트버스라인 패드부(120b) 그리고 게이트 전극(120a)을 형성한다(도 6b).Dry etching of the Mo-W metal film
Figure pat00035
A plurality of gate bus lines 120, gate bus line pad portions 120b, and gate electrodes 120a are formed by etching in a predetermined pattern using a method such as wet etching (FIG. 6B).

상기 다수의 게이트버스라인(120)과 게이트버스라인 패드부(120b), 게이트전극(120a)을 포함하는 액정표시장치 기판에 계면특성이 좋고, 절연 내압이 높은 SiNx, SiOx 등을 이용하여 게이트절연막(130)을 형성한다(도 6c).A gate insulating film is formed using SiNx, SiOx, or the like having good interfacial properties and high dielectric breakdown voltage on a liquid crystal display substrate including the plurality of gate bus lines 120, the gate bus line pad part 120b, and the gate electrode 120a. 130 is formed (FIG. 6C).

상기 게이트전극(120a) 상단의 게이트절연막(130) 위에 다결정 실리콘(a-Si)등을 이용하여 반도체층(140)을 형성한다. 상기 반도체층(140) 위에 반도체층(140)과 소스전극(170a)/드레인전극(l7Oc) 사이에서의 양호한 오믹접촉을 위한 오믹접촉층(150)을 형성한다(도 6d).The semiconductor layer 140 is formed on the gate insulating layer 130 on the gate electrode 120a by using polycrystalline silicon (a-Si) or the like. An ohmic contact layer 150 is formed on the semiconductor layer 140 for good ohmic contact between the semiconductor layer 140 and the source electrode 170a / drain electrode 70c (FIG. 6D).

상술한 기판의 전면에 Mo-W 합금을 스퍼터링법으로 도포하여 Mo-W 금속막을 형성한다.The Mo-W alloy is applied to the entire surface of the substrate by sputtering to form a Mo-W metal film.

상기 Mo-W 금속막을 드라이 에칭(dry etching)이나

Figure pat00036
에칭(wet etching) 등 의 방법을 이용하여 소정의 패턴으로 애칭함으로써, 상술한게이트버스라인(120)의 형성방향과 수직한 방향을 지닌 다수의 데이터버스라인(170)과 데이터버스라인 패드부(170b)를 형성한다. 이때, 상기 데이터버스라인(170)의 패턴형성과 동시에 그 데이터버스라인(170)에서 분기되는 소스전극(170a)이 형성되고, 상기 소스전극 (170a)과 대향하는 위치에 출력단자로써 기능을 수행하는 드레인전극(170c)이 형성된다.Dry etching of the Mo-W metal film
Figure pat00036
By etching in a predetermined pattern using a method such as wet etching, a plurality of data bus lines 170 and data bus line pad portions having a direction perpendicular to the formation direction of the gate bus line 120 described above ( 170b). At this time, at the same time as the pattern formation of the data bus line 170, a source electrode 170a branching from the data bus line 170 is formed, and functions as an output terminal at a position opposite to the source electrode 170a. The drain electrode 170c is formed.

상기 상술한 각 일련의 과정에 의해 게이트버스라인(120), 데이터버스라인 (170) 그리고, 게이트전극(120a), 게이트절연막(130), 반도체층(110), 소스전극 (170a), 드레인전극(170c) 등으로 구성된 TFT구조의 스위칭소자가 액정표시장치 하판에 형성된다(도 6e).The gate bus line 120, the data bus line 170, the gate electrode 120a, the gate insulating film 130, the semiconductor layer 110, the source electrode 170a, and the drain electrode are formed by the above-described series of processes. A switching element having a TFT structure composed of 170c and the like is formed on the lower plate of the liquid crystal display device (Fig. 6E).

상기 게이트버스라인(120), 데이터버스라인(170) 그리고, 스위칭소자를 포함하는 액정표시장치 기판에 SiNx, SiOx, BCB(Benzocyclobutene) 등의 절연막을 도포하여 보호막(180)을 형성한다. 상기 보호막(180)의 하단에 존재하는 스위칭 소자의 출력단자인 드레인전극(170c)의 일부가 노출되도록 상기 보호막(180)의 일부를 제거하여 콘택홀을 형성한다(도6f).An insulating film, such as SiNx, SiOx, Benzocyclobutene (BCB), is coated on the liquid crystal display substrate including the gate bus line 120, the data bus line 170, and the switching element to form a passivation layer 180. A portion of the passivation layer 180 is removed to form a contact hole so that a portion of the drain electrode 170c, which is an output terminal of the switching element existing at the bottom of the passivation layer 180, is exposed (FIG. 6F).

상기 콘택홀이 형성된 보호막(180)의 전면에 스퍼터링법 등을 이용하여 ITO(Indium Tin Oxide)막(B)을 증착한다(도6g).An indium tin oxide (ITO) film B is deposited on the entire surface of the passivation layer 180 on which the contact hole is formed by using a sputtering method (FIG. 6G).

상기 ITO막(B)을 소정의 패턴으로 드라이 에칭(dry etching)이나

Figure pat00037
에칭 (wet etching)등을 이용하여 에칭함으로써, 상기 콘택홀을 통해 스위칭소자의 출력단자인 드레인전극(170c)과 접속되는 화소전극(190)을 형성한다(도 6h). 상술한 각 일련의 과정에 의해 액정표시장치 하판의 제조공정이 이루어진다.Dry etching the ITO film B in a predetermined pattern, or
Figure pat00037
By etching using etching or the like, a pixel electrode 190 connected to the drain electrode 170c, which is an output terminal of the switching element, is formed through the contact hole (FIG. 6H). By the above-described series of processes, the manufacturing process of the lower plate of the liquid crystal display device is performed.

이상에서 설명한 본 발명의 실시예에 따른 Mo-W 합금을 이용한 액정표시장치의 제조과정에 의하면, 상기 몰리브데늄(Mo)에 약 15% 정도의 텅스텐(W)을 합금한 Mo-W 금속을 이용하여 액정표시장치 하판의 배선을 형성한다.According to the manufacturing process of the liquid crystal display device using the Mo-W alloy according to the embodiment of the present invention described above, Mo-W metal alloyed with about 15% tungsten (W) to the molybdenum (Mo) Wiring to form the lower plate of the liquid crystal display device.

상기 Mo-W 합금속을 이용하여 형성된 액정표시장치 배선은 종래의 몰리브덴 (Mo)만을 이용한 배선보다 드라이 에칭(dry etching)이나

Figure pat00038
에칭(wet etching)에 사용되는 에천트 등에 의해 표면이 식각되지 않는 내화학성을 지닌다.The liquid crystal display device wiring formed by using the Mo-W alloy bundle has a dry etching or
Figure pat00038
It has chemical resistance such that the surface is not etched by an etchant used for etching.

즉, 도 6g에 도시된 바와 같이 스위칭소자와 보호막(180) 등을 포함하는 액정표시장치 하판의 전면에 ITO막(B')을 증착하고 소정의 패턴으로 에칭하여 보호막 (180)의 출력단자인 드레인전극(170c)과 접속되는 화소전극(190)을 형성하는 과정에 있어서, 상기 ITO막(B')을 에칭하기 위한 에천트가 상기 보호막(180)의 크랙 (crack) 발생부나 핀홀(pinhole) 발생부를 통해 상기 보호막(180) 하단으로 스며들게 된다. 그러나 본 발명에 따른 Mo-W 합금속은 상기 에천트에 의해 그 표면이 식각되지 않는 내화학성을 지닌다. 따라서 상기 보호막(180) 하단에 위치하는 스위칭소자의 소스전극(170a)과 드레인전극(170c)의 표면이 오버 에칭(over etching)되는 것을 방지하는 효과가 있다.That is, as shown in FIG. 6G, an ITO film B ′ is deposited on the entire surface of the lower plate of the liquid crystal display device including the switching element and the passivation layer 180, and then etched in a predetermined pattern to be an output terminal of the passivation layer 180. In the process of forming the pixel electrode 190 connected to the drain electrode 170c, an etchant for etching the ITO film B ′ may be a crack generating part or a pinhole of the passivation layer 180. It penetrates into the lower portion of the passivation layer 180 through the generator. However, Mo-W alloy according to the present invention has a chemical resistance that the surface is not etched by the etchant. Therefore, the surface of the source electrode 170a and the drain electrode 170c of the switching element positioned below the passivation layer 180 may be prevented from being overetched.

그리고, 데이터버스라인(170)과 데이터버스라인 패드부(170b) 상단부에 증착된 ITO막(B')을 제거하는 과정에서 있어서도, 상기 ITO막(B') 제거를 위한 에천트가 상기 보호막(180)의 크랙 발생부나 핀홀 발생부를 통해 상기 데이터버스라인 (170)의 표면과 데이터버스라인 패드부(170b)의 표면에 접촉되더라도 상기 데이터버스라인(170)과 데이터버스라인 패드부(170b)의 표면이 오버 에칭되지 않는다 (도7b). 또한 상기 데이터버스라인 패드부(170b)를 노출시키기 위하여 그 데이터버스라인 패드부(170b) 상단의 보호막(180)을 제거하는 과정에 있어서도, 도 8d에 도시된 바와 같이 상기 보호막(180)을 제거하기 위한 에천트에 의하여 상기 데이터버스라인 패드부(170b)의 표면이 오버 에칭(over etching)되지 않는 효과가 있다.In addition, in the process of removing the ITO film B 'deposited on the upper end of the data bus line 170 and the data bus line pad part 170b, an etchant for removing the ITO film B' is formed by the protective film ( Even though the surface of the data bus line 170 and the surface of the data bus line pad unit 170b are in contact with each other through a crack generating unit or a pinhole generating unit of 180, the data bus line 170 and the data bus line pad unit 170b may be formed. The surface is not over etched (FIG. 7B). In addition, in the process of removing the passivation layer 180 on the upper end of the data bus line pad unit 170b to expose the data bus line pad unit 170b, the passivation layer 180 is removed as shown in FIG. 8D. The etchant to effect the surface of the data bus line pad portion 170b is not over-etched (over etching).

이상에서 첨부된 도면을 참조하여 본 발명을 일 실시예에 의해 구체적으로 설명하였지만. 본 발명은 이에 의해 제한된 것은 아니고, 당업자의 통상적인 지식의 범위 내에서 그 변형이나 개량이 가능하다.Although the present invention has been described in detail by way of example with reference to the accompanying drawings. The present invention is not limited thereto, and modifications and improvements are possible within the ordinary knowledge of those skilled in the art.

Claims (8)

게이트전극, 소스전극, 드레인전극을 포함하는 스위칭소자, 상기 게이트전극과 연결되는 게이트버스라인, 상기 소스전극과 연결되는 데이터버스라인 그리고, 상기 드레인전극과 연결되는 화소전극을 포함하는 액정표시장치 하판에 있어서, 상기 게이트버스라인, 게이트전극, 데이터버스라인, 소스전극, 드레인전극은 약 11∼17%의 텅스텐(W) 함유량을 지니는 Mo-W 합금으로 형성되는 것을 특징으로 하는 액정표시장치.A switching device including a gate electrode, a source electrode and a drain electrode, a gate bus line connected to the gate electrode, a data bus line connected to the source electrode, and a pixel electrode connected to the drain electrode. The liquid crystal display according to claim 1, wherein the gate bus line, the gate electrode, the data bus line, the source electrode, and the drain electrode are formed of a Mo-W alloy having a content of tungsten (W) of about 11 to 17%. 제 1항에 있어서, 상기스위칭 소자는,The method of claim 1, wherein the switching device, 상기 게이트버스라인으로부터 분기되는 게이트전극;A gate electrode branched from the gate bus line; 상기 게이트전극을 포함하는 액정표시장치의 하판을 도포하기 위한 게이트절연막;A gate insulating film for applying a lower plate of the liquid crystal display device including the gate electrode; 상기 게이트절연막으로 도포된 게이트전극 상단에 형성되는 반도체층;A semiconductor layer formed on the gate electrode coated with the gate insulating film; 상기 데이터버스라인으로부터 분기되어 상기 반도체층의 상단에 형성되는 소스전극; 그리고A source electrode branched from the data bus line and formed on the semiconductor layer; And 상기 반도체층의 상단에 형성되며 상기 소스전극과 대칭된 곳에 위치하는 드레인 전극을 포함하는 것을 특징으로 하는 액정표시장치.And a drain electrode formed on the semiconductor layer and positioned symmetrically with the source electrode. 제 2항에 있어서, 상기 게이트절연막은 SiNx, SiOx등을 포함하는 것을 특징으로 하는 액정표시장치.The liquid crystal display device according to claim 2, wherein the gate insulating film comprises SiNx, SiOx, or the like. 제 2항에 있어서, 상기 반도체층과 소스전극 및 소스전극 사이에 오믹접촉층을 개재하는 것을 특징으로 하는 액정표시장치.The liquid crystal display device according to claim 2, wherein an ohmic contact layer is interposed between the semiconductor layer, the source electrode, and the source electrode. 게이트전극, 소스전극, 드레인전극을 포함하는 스위칭소자, 상기 게이트전극과 연결되는 게이트버스라인, 상기 소스전극과 연결되는 데이터버스라인 그리고, 상기 드레인전극과 연결되는 화소전극을 포함하는 액정표시장치에 있어서, 상기 게이트버스라인, 게이트전극, 데이터버스라인, 소스전극, 드레인전극은 약 11∼17%의 텅스텐(W) 함유량을 지니는 Mo-W 합금으로 형성되는 것을 특징으로 하는 액정표시장치 제조방법.And a switching device including a gate electrode, a source electrode, and a drain electrode, a gate bus line connected to the gate electrode, a data bus line connected to the source electrode, and a pixel electrode connected to the drain electrode. Wherein the gate bus line, gate electrode, data bus line, source electrode, and drain electrode are formed of a Mo-W alloy having a content of tungsten (W) of about 11 to 17%. 제 5항에 있어서, 상기 스위칭 소자의 형성은,The method of claim 5, wherein the formation of the switching element, 상기 게이트버스라인으로부터 분기되는 게이트전극 형성단계;Forming a gate electrode branched from the gate bus line; 상기 게이트전극을 포함하는 액정표시장치의 하판을 도포하기 위한 게이트절연막 형성 단계;A gate insulating film forming step of coating a lower plate of the liquid crystal display device including the gate electrode; 상기 게이트절연막으로 도포된 게이트전극 상단에 형성되는 반도체층 형성단계: 그리고Forming a semiconductor layer on the gate electrode coated with the gate insulating film: 상기 데이터버스라인으로부터 분기되어 상기 반도체층의 상단에 형성되는 소스전극 및 드레인전극 형성단계를 포함하는 것을 특징으로 하는 액정표시장치 제조방법.And forming a source electrode and a drain electrode formed on the semiconductor layer by branching from the data bus line. 제 6항에 있어서, 상기 게이트 절연막은 SiNx, SiOx등을 포함하는 것을 특징으로 하는 액정표시장치 제조방법.The method of claim 6, wherein the gate insulating layer comprises SiNx, SiOx, or the like. 제 6항에 있어서, 상기 반도체층과 소스전극 및 드레인전극 사이에 오믹접촉층을 개재하는 것을 특징으로 하는 액정표시장치 제조방법The method of claim 6, wherein an ohmic contact layer is interposed between the semiconductor layer, the source electrode, and the drain electrode.
KR1019970060638A 1997-11-17 1997-11-17 Liquid Crystal Display Device KR100313242B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970060638A KR100313242B1 (en) 1997-11-17 1997-11-17 Liquid Crystal Display Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970060638A KR100313242B1 (en) 1997-11-17 1997-11-17 Liquid Crystal Display Device

Publications (2)

Publication Number Publication Date
KR19990040307A KR19990040307A (en) 1999-06-05
KR100313242B1 true KR100313242B1 (en) 2002-04-06

Family

ID=37531296

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970060638A KR100313242B1 (en) 1997-11-17 1997-11-17 Liquid Crystal Display Device

Country Status (1)

Country Link
KR (1) KR100313242B1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000021350A (en) * 1998-09-28 2000-04-25 김영환 Method for manufacturing lcd
KR20010003051A (en) * 1999-06-21 2001-01-15 김영환 Method of manufacturing liquid crystal display device
KR100755559B1 (en) * 2000-12-30 2007-09-06 비오이 하이디스 테크놀로지 주식회사 Wet etching method of metal line of liquid crystal display
JP4244525B2 (en) * 2001-03-09 2009-03-25 株式会社日立製作所 Method for manufacturing thin film transistor substrate
KR20070092455A (en) 2006-03-10 2007-09-13 삼성전자주식회사 Display device and manufacturing method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06317814A (en) * 1993-03-12 1994-11-15 Toshiba Corp Liquid crystal display device
JPH08254680A (en) * 1995-03-17 1996-10-01 Toshiba Corp Semiconductor device and its production

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06317814A (en) * 1993-03-12 1994-11-15 Toshiba Corp Liquid crystal display device
JPH08254680A (en) * 1995-03-17 1996-10-01 Toshiba Corp Semiconductor device and its production

Also Published As

Publication number Publication date
KR19990040307A (en) 1999-06-05

Similar Documents

Publication Publication Date Title
US6462800B1 (en) Electrode contact structure for a liquid crystal display device and manufacturing method thereof
KR100883769B1 (en) Method for fabricating of an array substrate for LCD
US7248323B2 (en) Liquid crystal display of horizontal electric field applying type and fabricating method thereof
US7446337B2 (en) Thin film transistor substrate using a horizontal electric field
US6140158A (en) Method of manufacturing thin film transistor-liquid crystal display
US7576822B2 (en) Thin film transistor substrate using horizontal electric field and fabricating method thereof
US7760317B2 (en) Thin film transistor array substrate and fabricating method thereof, liquid crystal display using the same and fabricating method thereof, and method of inspecting liquid crystal display
US6791651B2 (en) Array substrate for IPS mode liquid crystal display device and fabricating method for the same
KR100313242B1 (en) Liquid Crystal Display Device
KR100288150B1 (en) Method of Fabricating Liquid Crystal Display
KR100660809B1 (en) Liquid crystal display device and method for fabricating the same
DE10220173A1 (en) Liquid crystal display device and method of manufacturing the same
KR100271040B1 (en) The line structure of the lcd and the fabrication method
US20050093029A1 (en) Liquid crystal display of horizontal electronic field applying type and fabricated method thereof
KR100257812B1 (en) The metal etching method for lcd
KR20030095216A (en) Liquid crystal display
KR101147267B1 (en) Thin Film Transistor Substrate of Horizontal Electronic Fileld and Method of Fabricating the same
KR100296554B1 (en) liquid crystal displays and manufacturing method thereof
KR100341126B1 (en) LCD having high aperture ratio and high transmittance ratio and method for manufacturing the same
KR100668136B1 (en) Method of manufacture in tft-lcd
KR100268307B1 (en) Structure of lcd active panel and its fabrication method
JP2956782B2 (en) Liquid crystal display panel and method of manufacturing the same
KR20050003515A (en) A array substrate and the fabrication method for LCD
KR20040070989A (en) Methode for fabricating of an array substrate for LCD with signal line be made from Cu
KR100251090B1 (en) Manfacturing method of liquid crystal display device withstatic electricity preventing fuction and liquid crystal display device

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140918

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee