KR19990030904A - Charge-coupled solid-state image pickup device and method of manufacturing the same - Google Patents
Charge-coupled solid-state image pickup device and method of manufacturing the same Download PDFInfo
- Publication number
- KR19990030904A KR19990030904A KR1019970051361A KR19970051361A KR19990030904A KR 19990030904 A KR19990030904 A KR 19990030904A KR 1019970051361 A KR1019970051361 A KR 1019970051361A KR 19970051361 A KR19970051361 A KR 19970051361A KR 19990030904 A KR19990030904 A KR 19990030904A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- conductivity type
- implanted
- light receiving
- type impurity
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 239000012535 impurity Substances 0.000 claims abstract description 36
- 238000003384 imaging method Methods 0.000 claims abstract description 8
- 238000009825 accumulation Methods 0.000 claims abstract description 6
- 239000004065 semiconductor Substances 0.000 claims abstract description 5
- 230000000903 blocking effect Effects 0.000 claims description 13
- 239000010410 layer Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000002265 prevention Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000010186 staining Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76833—Buried channel CCD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76825—Structures for regeneration, refreshing, leakage compensation or the like
Abstract
본 발명은 전하 결합형 고체 촬상소자의 수광 장치에 있어서, 특히 N형 반도체 기판 내의 소정 영역에 홀을 가지면서 P형 불순물이 고농도로 주입된 P형 웰과, 상기 P형 웰 상부의 기판 내에 N형 불순물이 주입된 수광 영역과, 상기 수광 영역 상부면의 기판 표면 근방에 P형 불순물이 고농도로 주입된 정공축적 영역을 구비하는 것을 특징으로 한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light receiving device of a charge-coupled solid-state imaging device, in particular, a P-type well in which P-type impurities are injected at a high concentration while having a hole in a predetermined region in an N-type semiconductor substrate, and N in a substrate above the P-type well. And a light storage region into which the impurity is implanted and a hole accumulation region into which the P-type impurity is injected at a high concentration near the substrate surface of the upper surface of the light receiving region.
Description
본 발명은 전하 결합형 고체 촬상소자에 관한 것으로서, 특히 기판 전압 조정에 의한 기판 방향으로의 공핍층 확산을 최소화하여 디바이스 특성을 개선할 수 있는 전하 결합형 고체 촬상소자 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a charge-coupled solid-state image pickup device, and more particularly, to a charge-coupled solid-state image pickup device capable of improving device characteristics by minimizing the diffusion of a depletion layer in the direction of a substrate by substrate voltage adjustment and a method of manufacturing the same.
일반적으로 CCD(Charge Couple Device)라 불리는 전하 결합형 고체 촬상소자는 과거에 사용했던 촬상관에 비하여 화소수의 증가, 감도의 개선, 저 잡음 등의 우세한 이점을 갖고 있기 때문에 가정용 비디오 카메라를 필두로 방송용, 의료용, 산업용 등에 폭넓게 사용되고 있다.Charge-coupled solid-state imaging devices, commonly called CCD (Charge Couple Device), have advantages such as higher pixel count, improved sensitivity, and lower noise than conventional imaging tubes. Widely used in medical, medical and industrial applications.
이러한 전하 결합형 고체 촬상소자는 도 1에 나타난 바와 같이 N형 실리콘 기판(2) 상부에 형성된 P형 웰(4), 상기 P형 웰(4) 상부의 소정 영역에 P형 불순물이 주입된 채널방지 영역(6)과, 상기 채널방지 영역(6) 상부에 N형 불순물이 주입된 수직전송 CCD 영역(8)과, 상기 채널방지 영역(6) 및 수직전송 CCD 영역(8) 측부에 P형 불순물이 주입된 전송게이트 영역(10)과, 상기 수직전송 CCD 영역(8) 및 전송게이트 영역(10) 상부면에 게이트 산화막(12)을 내재하여 형성된 게이트 전극(14)과, 상기 게이트 전극(14)의 에지에 셀프얼라인하도록 P형 웰(4) 상부에 N형 불순물이 주입된 수광 영역(16)과, 상기 수광 영역(16) 상부면에 P형 불순물이 고농도로 주입된 정공축적 영역(18)과, 상기 게이트 전극(14) 표면을 둘러싸면서 기판(2) 전면에 형성된 층간 절연막(20)과, 상기 게이트 전극(14)을 둘러싸면서 층간 절연막(20) 상부면에 형성된 광차단층(22)으로 구성된다.As shown in FIG. 1, the charge-coupled solid-state imaging device includes a P-type well 4 formed on an N-type silicon substrate 2 and a channel in which P-type impurities are implanted in a predetermined region on the P-type well 4. Prevention region 6, vertical transfer CCD region 8 into which N-type impurities are implanted on the channel prevention region 6, and P-type portions on the side of the channel prevention region 6 and vertical transfer CCD region 8; A transfer gate region 10 into which impurities are implanted, a gate electrode 14 formed by embedding a gate oxide film 12 on upper surfaces of the vertical transfer CCD region 8 and the transfer gate region 10, and the gate electrode ( 14, a light receiving region 16 into which N-type impurities are implanted in the upper portion of the P-type well 4, and a hole accumulation region in which a high concentration of P-type impurities is injected into the upper surface of the light receiving region 16. 18, an interlayer insulating film 20 formed on the entire surface of the substrate 2, surrounding the surface of the gate electrode 14, and the gate Surrounding the 14 consists of a light blocking layer 22 formed on the upper surface interlayer insulating film 20.
도 2는 도 1의 P형 웰과 수광 영역을 비교 도시한 평면도로서, 4는 P형 웰 을 나타내며, 16은 수광 영역을 나타낸다.FIG. 2 is a plan view comparing the P type well and the light receiving region of FIG. 1, where 4 represents a P well and 16 represents a light receiving region.
이와 같은 구조를 가지는 전하 결합형 고체 촬상소자는 감도 및 전하 수용 능력을 개선하기 위하여 상기 수광 영역(16)의 크기를 증가시키고 있으며, 이와 동시에 축적된 전하를 전송하는데 걸리는 시간 지연을 개선하기 위해서 P형 웰(4)의 문턱전압이 작도록 불순물 주입량을 조정하고 있다.The charge coupled solid-state image sensor having such a structure is increasing the size of the light receiving region 16 to improve the sensitivity and the charge acceptability, and at the same time P to improve the time delay for transferring the accumulated charges. The impurity implantation amount is adjusted so that the threshold voltage of the mold well 4 is small.
그러나, 상기 고체 촬상소자는 상기와 같은 조건을 만족하기 위해 제조 공정시 P형 웰(4)을 고에너지(MeV)와 적은 도우즈(E11)로 형성하면 균일한 이온 주입 영역을 확보하는데 어렵게 된다. 이렇게 형성된 P형 웰(4)은 상기 고체 촬상소자의 각 픽셀 수광 영역마다 출력신호 차가 크게 되는 원인으로 작용한다. 더구나 기판 전압은 가장 적은 출력신호를 가지는 수광 영역을 기준으로 하여 공급 전압의 크기를 결정하기 때문에 이로 인해 블루밍이 발생하게 된다. 또한, 상기 고체 촬상소자는 기판에 고전압을 인가하여 상기 수광 영역(16)에서 발생한 잉여 전하를 드레인시키는 OFD(over flow drain) 역할을 수행하는데 있어서 확장된 수광 영역(16)의 크기에 의해 상기 수광 영역(16)에서 기판(2) 방향으로의 전류 경로가 넓어지게 된다. 이때, 상기 P형 웰(4)은 대부분 공핍되기 때문에 기판 전압에 따라 전위가 결정되며 결국 작은 기판 전압의 변화에도 출력 신호는 크게 변화하게 된다.However, in the solid-state imaging device, if the P-type well 4 is formed with high energy (MeV) and small dose (E11) during the manufacturing process to satisfy the above conditions, it is difficult to secure a uniform ion implantation region. . The P-type well 4 thus formed acts as a cause of the difference in output signal for each pixel receiving region of the solid-state image pickup device. Furthermore, since the substrate voltage determines the magnitude of the supply voltage based on the light receiving region having the smallest output signal, this causes blooming. In addition, the solid-state imaging device receives the light by the size of the extended light-receiving region 16 in performing a role of over flow drain (OFD) in which a high voltage is applied to a substrate to drain excess charge generated in the light-receiving region 16. The current path from the region 16 toward the substrate 2 is widened. At this time, since the P-type well 4 is mostly depleted, the potential is determined according to the substrate voltage, and thus the output signal is greatly changed even with a small change in the substrate voltage.
그러므로, 상기 고체 촬상소자는 기판 전압을 가변적으로 조정하는데 있어서 민감한 출력 신호의 변화에 따라 조금만 낮게 조정하면 출력 증가에 따른 블루밍이 발생되며, 조금만 높게 조정하면 화면에 얼룩이 나타나게 되는 문제점이 있었다.Therefore, in the solid state image pickup device, when the voltage is slightly adjusted according to the change of the sensitive output signal, the blooming occurs due to the increase of the output.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 기판 전압의 변화에 각 픽셀의 출력 신호 차를 최소화할 수 있는 전하 결합형 고체 촬상소자 및 그 제조 방법을 제공하는데 있다.An object of the present invention is to provide a charge-coupled solid-state image pickup device and a method of manufacturing the same that can minimize the output signal difference of each pixel to the change in substrate voltage in order to solve the problems of the prior art as described above.
상기 목적을 달성하기 위하여 본 발명은 전하 결합형 고체 촬상소자의 수광부 구조에 있어서, 제 1 도전형 반도체 기판 내의 소정 영역에 홀을 가지면서 제 2 도전형 불순물이 고농도로 주입된 제 2 도전형 웰; 상기 제 2 도전형 웰 상부의 기판 내에 제 1 도전형 불순물이 주입된 수광 영역; 상기 수광 영역 상부면의 기판 표면 근방에 제 2 도전형 불순물이 고농도로 주입된 정공축적 영역을 구비하는 것을 특징으로 한다.In order to achieve the above object, the present invention provides a second conductive type well in which a second conductive type impurity is implanted in a light receiving portion structure of a charge coupled type solid-state image pickup device having a hole in a predetermined region of a first conductive type semiconductor substrate. ; A light receiving region in which a first conductivity type impurity is implanted into a substrate on the second conductivity type well; And a hole accumulation region in which a second conductivity type impurity is injected at a high concentration near a substrate surface of the upper surface of the light receiving region.
상기 목적을 달성하기 위하여 본 발명에 따른 전하 결합형 고체 촬상소자의 제조 방법은 제 1 도전형 반도체 기판 내에 수광 영역이 형성될 예정 영역의 중앙 부위에 소정 영역의 홀을 가지면서 제 2 도전형 불순물이 고농도로 주입된 웰을 형성하는 단계; 상기 웰 상부의 소정 영역에 제 2 도전형 불순물이 주입된 채널방지 영역을 형성하는 단계; 상기 채널방지 영역 상부에 제 1 도전형 불순물이 주입된 수직전송 CCD 영역을 형성하는 단계; 상기 채널방지 영역 및 수직전송 CCD 영역 측부에 제 2 도전형 불순물이 주입된 전송게이트 영역을 형성하는 단계; 상기 수직전송 CCD 영역 및 전송게이트 영역 상부면에 게이트 전극을 형성하는 단계; 및 상기 게이트 전극의 에지에 셀프얼라인하도록 상기 웰 상부에 제 1 도전형 불순물이 주입된 수광 영역을 형성하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above object, a method of manufacturing a charge-coupled solid-state image pickup device according to the present invention includes a second conductivity type impurity having a hole of a predetermined region in a central portion of a predetermined region in which a light receiving region is to be formed in a first conductivity type semiconductor substrate. Forming the highly injected wells; Forming a channel blocking region in which a second conductivity type impurity is implanted in a predetermined region above the well; Forming a vertical transfer CCD region implanted with a first conductivity type impurity on the channel blocking region; Forming a transfer gate region in which a second conductivity type impurity is injected into the channel blocking region and the vertical transfer CCD region; Forming a gate electrode on an upper surface of the vertical transfer CCD region and the transfer gate region; And forming a light receiving region in which a first conductivity type impurity is implanted on the well so as to self-align the edge of the gate electrode.
도 1은 종래 기술에 의한 전하 결합형 고체 촬상소자의 수직 단면도1 is a vertical cross-sectional view of a charge coupled solid-state image sensor according to the prior art
도 2는 도 1의 P웰 영역과 수광 영역을 비교 도시한 평면도.FIG. 2 is a plan view comparing the P well region and the light receiving region of FIG. 1. FIG.
도 3은 본 발명에 따른 전하 결합형 고체 촬상소자의 수직 단면도3 is a vertical sectional view of a charge coupled solid-state image pickup device according to the present invention.
도 4는 도 3의 P웰 영역과 수광 영역을 비교 도시한 평면도.4 is a plan view comparing the P well region and the light receiving region of FIG. 3.
도 5는 종래 기술과 본 발명의 기판 전압 변화에 따른 출력 신호를 비교한 도면.5 is a view comparing the output signal according to the substrate voltage change of the prior art and the present invention.
*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
100: 실리콘 기판 102: P형 웰100: silicon substrate 102: P-type well
104: 채널방지 영역 106: 수직전송 CCD 영역104: channel prevention area 106: vertical transfer CCD area
108: 전송게이트 영역 110: 게이트 산화막108: transfer gate region 110: gate oxide film
112: 게이트 전극 114: 수광 영역112: gate electrode 114: light receiving region
116: 정공축적 영역 118: 층간 절연막116: hole accumulation region 118: interlayer insulating film
이하, 첨부한 도면을 참조하여 본 발명을 상세하게 설명하고자 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.
도 3은 본 발명에 따른 전하 결합형 고체 촬상소자의 수직 단면도로서, N형 실리콘 기판(100) 상부에 형성된 P형 웰(102), 상기 P형 웰(102) 상부의 소정 영역에 P형 불순물이 주입된 채널방지 영역(104)과, 상기 채널방지 영역(104) 상부에 N형 불순물이 주입된 수직전송 CCD 영역(106)과, 상기 채널방지 영역(104) 및 수직전송CCD 영역(106) 측부에 P형 불순물이 주입된 전송게이트 영역(108)과, 상기 수직전송 CCD 영역(106) 및 전송게이트 영역(108) 상부면에 게이트 산화막(110)을 내재하여 형성된 게이트 전극(112)과, 상기 게이트 전극(112)의 에지에 셀프얼라인하도록 P형 웰(102) 상부에 N형 불순물이 주입된 수광 영역(114)과, 상기 수광 영역(114) 상부면에 P형 불순물이 고농도로 주입된 정공축적 영역(116)과, 상기 게이트 전극(112) 표면을 둘러싸면서 기판(100) 전면에 형성된 층간 절연막(118)과, 상기 게이트 전극(112)을 둘러싸면서 층간 절연막(118) 상부면에 형성된 광차단층(120)으로 구성된다.3 is a vertical cross-sectional view of a charge-coupled solid-state image pickup device according to the present invention, in which a P-type well 102 formed on an N-type silicon substrate 100 and a P-type impurity in a predetermined region above the P-type well 102 are shown. The implanted channel blocking region 104, the vertical transfer CCD region 106 into which the N-type impurity is injected, and the channel blocking region 104 and the vertical transfer CCD region 106. A transfer gate region 108 having a P-type impurity implanted into a side portion thereof, a gate electrode 112 formed by embedding a gate oxide film 110 on upper surfaces of the vertical transfer CCD region 106 and the transfer gate region 108, A light receiving region 114 in which an N-type impurity is implanted into the P-type well 102 so as to self-align the edge of the gate electrode 112, and a P-type impurity is injected into the light receiving region 114 in a high concentration. The hole accumulation region 116 and the interlayer formed on the entire surface of the substrate 100 while surrounding the surface of the gate electrode 112. The insulating layer 118 and the light blocking layer 120 formed on the upper surface of the interlayer insulating layer 118 surround the gate electrode 112.
상기와 같이 구성된 본 발명의 P형 웰(102)은 고농도의 불순물이 균일하게 주입되어 있으며, 특히 수광 영역(114)의 중앙 하부에는 도 4에 나타난 바와 같이 P형 불순물이 주입되지 않기 때문에 상기 P형 웰(102)은 OFD 수행시 전위 장벽으로서의 역할을 수행한다. 이때, 접지에 연결된 상기 P형 웰(102)은 기판(100)에 고전압이 인가되더라도 대부분 공핍되지 않기 때문에 기판(100)으로부터 상기 수광 영역(114)에 이르는 DC 바이어스가 기판 전압의 변화에 큰 영향을 받지 않게 된다. 그러므로, 본 발명은 사용자가 제품 구현시 기판 전압을 일정 범위 내에서 조정하더라도 안정된 출력 신호의 확보가 가능하다.In the P-type well 102 of the present invention configured as described above, a high concentration of impurities are uniformly injected, and in particular, since the P-type impurities are not implanted in the lower portion of the center of the light receiving region 114 as shown in FIG. The mold well 102 serves as a potential barrier when performing OFD. At this time, since the P-type well 102 connected to the ground is not depleted even when a high voltage is applied to the substrate 100, the DC bias from the substrate 100 to the light receiving region 114 has a large influence on the change of the substrate voltage. Will not receive. Therefore, the present invention can ensure a stable output signal even if the user adjusts the substrate voltage within a certain range in the product implementation.
한편, 상기 본 발명에 따른 P형 웰(102)을 가지는 고체 촬상소자의 형성 공정은 다음과 같다. 우선, N형 실리콘 기판(100) 내에 수광 영역이 형성될 예정 영역의 중앙 부위에 마스크 패턴(도시하지 않음)을 형성한 후에 종래 기술보다 붕소의 도우즈양을 크게 조정하여 고에너지로 이온 주입한다. 그리고, 1150℃정도의 고온 열처리를 실시하여 기판(100) 위에 P형 웰(102)을 형성한다. 다음 사진 공정을 실시한 후에 개방된 영역의 P형 웰(102) 상부에 P형 불순물이 주입된 채널방지 영역(104)을 형성한다. 그리고, 다음 사진 공정을 진행하여 상기 채널방지 영역(104) 상부에 N형 불순물이 주입된 수직전송 CCD 영역(106)을 형성한다. 이어서 다음 사진 공정을 실시한 후에 상기 채널방지 영역(104) 및 수직전송 CCD 영역(106) 측부에 P형 불순물이 주입된 전송게이트 영역(108)을 형성한다. 그 다음 상기 기판(100) 전면에 게이트 산화막(110)을 형성하고, 그 위에 도전층으로서 폴리실리콘을 도포한다. 사진 및 식각 공정으로 상기 폴리실리콘층을 식각해서 상기 수직전송 CCD 영역(106) 및 전송게이트 영역(108) 상부면에 게이트 전극(112)을 형성한다. 그리고, 상기 게이트 전극(112)의 에지에 셀프얼라인하도록 N형 불순물을 이온 주입해서 상기 P형 웰(102) 상부에 수광 영역(114)을 형성한다. 이후, 일련의 공정을 거쳐 도 3에 도시된 고체 촬상소자를 완성하도록 한다.On the other hand, the formation process of the solid-state image sensor having the P-type well 102 according to the present invention is as follows. First, after forming a mask pattern (not shown) in the central portion of the region where the light receiving region is to be formed in the N-type silicon substrate 100, the dosing amount of boron is adjusted to be larger than in the prior art, and ion implantation is performed at high energy. Then, a high temperature heat treatment of about 1150 ° C is performed to form the P-type well 102 on the substrate 100. After the next photolithography process, the channel blocking region 104 in which P-type impurities are implanted is formed on the P-type well 102 in the open region. In addition, the next photographing process is performed to form a vertical transfer CCD region 106 in which N-type impurities are implanted on the channel blocking region 104. Subsequently, a transfer gate region 108 in which P-type impurities are implanted is formed in the side of the channel blocking region 104 and the vertical transfer CCD region 106 after performing the next photographic process. Next, a gate oxide film 110 is formed on the entire surface of the substrate 100, and polysilicon is coated thereon as a conductive layer. The polysilicon layer is etched by a photolithography and an etching process to form a gate electrode 112 on top surfaces of the vertical transfer CCD region 106 and the transfer gate region 108. N-type impurities are ion-implanted to self-align the edges of the gate electrode 112 to form a light receiving region 114 on the P-type well 102. Thereafter, the solid-state imaging device shown in FIG. 3 is completed through a series of processes.
도 5는 종래 기술과 본 발명의 기판 전압 변화에 따른 출력 신호를 비교한 도면으로서, T는 종래 기술에 의한 기판 전압과 출력 신호에 따른 변화 그래프이며, P는 본 발명에 의한 변화 그래프이다. 여기서, T 선의 기울기는 P 선의 기울기보다 크다. 이것은 종래의 경우 기판 전압이 변화되면 출력 전압의 변화폭은 크지만 본 발명의 경우 기판 전압이 변화되더라도 출력 신호의 변화폭은 작다는 것을 나타낸다.5 is a view comparing the output signal according to the substrate voltage change of the prior art and the present invention, T is a change graph according to the substrate voltage and the output signal according to the prior art, P is a change graph according to the present invention. Here, the slope of the T line is larger than the slope of the P line. This indicates that the change in the output voltage is large when the substrate voltage is changed in the related art, but the change in the output signal is small even when the substrate voltage is changed in the present invention.
본 발명은 기판 전압을 가변적으로 조정하는데 있어서 출력 신호의 변화가 작기 때문에 블루밍 내지 화면에 얼룩이 발생시키는 기판 전압 차가 커지게 된다. 이로 인해 본 발명은 일정 범위의 기판 전압 변화에 따라 항상 안정된 출력 신호를 확보할 수 있으므로 제품의 신뢰성을 향상시킬 수 있는 효과가 있다.According to the present invention, since the change in the output signal is small in adjusting the substrate voltage variably, the substrate voltage difference resulting from blooming or staining on the screen becomes large. Therefore, the present invention can secure a stable output signal at all times according to a change in the substrate voltage of a certain range, there is an effect that can improve the reliability of the product.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970051361A KR100475733B1 (en) | 1997-10-07 | 1997-10-07 | Ccd type image sensor and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970051361A KR100475733B1 (en) | 1997-10-07 | 1997-10-07 | Ccd type image sensor and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990030904A true KR19990030904A (en) | 1999-05-06 |
| KR100475733B1 KR100475733B1 (en) | 2005-07-07 |
Family
ID=37303383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970051361A KR100475733B1 (en) | 1997-10-07 | 1997-10-07 | Ccd type image sensor and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100475733B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101274794B1 (en) * | 2008-10-24 | 2013-06-13 | 유니산티스 일렉트로닉스 싱가포르 프라이빗 리미티드 | Solid state image sensing device and method for making same |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4814848A (en) * | 1986-06-12 | 1989-03-21 | Hitachi, Ltd. | Solid-state imaging device |
| JP2853158B2 (en) * | 1989-05-17 | 1999-02-03 | ソニー株式会社 | Charge transfer device |
| KR100226797B1 (en) * | 1991-10-14 | 1999-10-15 | 김영환 | Solid-state image pickup device |
| KR970005946B1 (en) * | 1993-08-05 | 1997-04-22 | 엘지반도체 주식회사 | Charge coupled device |
-
1997
- 1997-10-07 KR KR1019970051361A patent/KR100475733B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101274794B1 (en) * | 2008-10-24 | 2013-06-13 | 유니산티스 일렉트로닉스 싱가포르 프라이빗 리미티드 | Solid state image sensing device and method for making same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100475733B1 (en) | 2005-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3177514B2 (en) | Solid-state image sensor | |
| US5880495A (en) | Active pixel with a pinned photodiode | |
| KR100259063B1 (en) | Ccd image device | |
| US6281531B1 (en) | Solid picture element | |
| JP2781425B2 (en) | Method for manufacturing solid-state imaging device | |
| US7939859B2 (en) | Solid state imaging device and method for manufacturing the same | |
| US5118631A (en) | Self-aligned antiblooming structure for charge-coupled devices and method of fabrication thereof | |
| KR100562668B1 (en) | A fabricating method of image sensor with decreased dark signal | |
| KR100910936B1 (en) | Unit pixel improving image sensitivity and dynamic range | |
| US6403994B1 (en) | Solid-state imaging device and method of fabricating the same | |
| KR100475733B1 (en) | Ccd type image sensor and manufacturing method thereof | |
| KR100748318B1 (en) | Image sensor and method for fabricating the same | |
| JPH0689998A (en) | Solid image pickup device | |
| EP0069649B1 (en) | Self-aligned antiblooming structure for charge-coupled devices and method of fabrication thereof | |
| US6774444B2 (en) | Semiconductor, solid-state imaging device, and method for making the same | |
| KR100494032B1 (en) | CMOS Imagesensor and fabrication method of the same | |
| KR100868646B1 (en) | Image sensor and method for manufacturing thereof | |
| JPH08222719A (en) | Charge-coupled solid-state image pickup element and manufacture thereof | |
| KR100813800B1 (en) | Image sensor with improved dark current and saturation characteristic and the method for fabricating the same | |
| KR100268881B1 (en) | Method of fabricating solid state image sensor | |
| KR20040058697A (en) | CMOS image sensor with curing photo diode's surface defects and method for fabricating thereof | |
| KR0140634B1 (en) | The fabrication method of solid state image sensing device | |
| KR100741881B1 (en) | Transistor of semiconductor CMOS image sensor and method of manufacturing the same | |
| KR100269636B1 (en) | Solid state image pick-up device | |
| JPH0685233A (en) | Manufacture of solid-state image sensing device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |