KR19990028055A - 전계 방출 표시기의 셀 구동회로 - Google Patents

전계 방출 표시기의 셀 구동회로 Download PDF

Info

Publication number
KR19990028055A
KR19990028055A KR1019970050602A KR19970050602A KR19990028055A KR 19990028055 A KR19990028055 A KR 19990028055A KR 1019970050602 A KR1019970050602 A KR 1019970050602A KR 19970050602 A KR19970050602 A KR 19970050602A KR 19990028055 A KR19990028055 A KR 19990028055A
Authority
KR
South Korea
Prior art keywords
switching
cathode
field emission
current
driving circuit
Prior art date
Application number
KR1019970050602A
Other languages
English (en)
Other versions
KR100250438B1 (ko
Inventor
현창호
Original Assignee
김영남
오리온전기 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영남, 오리온전기 주식회사 filed Critical 김영남
Priority to KR1019970050602A priority Critical patent/KR100250438B1/ko
Publication of KR19990028055A publication Critical patent/KR19990028055A/ko
Application granted granted Critical
Publication of KR100250438B1 publication Critical patent/KR100250438B1/ko

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0275Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 팁의 불균일성과 전류 - 전압 특성곡선의 비선형적인 변화에 대해 보완하여 전압변화에 무관하게 일정한 전자가 캐소드로부터 방출되도록 한 전계 방출 표시기의 셀 구동회로를 제공하기 위한 것이다.
이를 위해 본 발명은, 애노드와 게이트 및 캐소드를 갖춘 전계 방출 소자를 구비한 전계 방출 표시기에서, 상기 캐소드의 하단에 일정한 채널폭을 갖고 연결된 복수개의 스위칭수단과, 입력되는 비디오신호에 따라 상기 복수개의 스위칭수단의 개폐를 결정하는 복수개의 스위칭결정수단과, 상기 복수개의 스위칭수단 및 상기 복수개의 스위칭결정수단중에서 첫번째 스위칭 수단 및 첫번째 스위칭 결정수단 사이의 노드에 결선되어 상기 첫번째 스위칭결정수단의 스위칭상태에 따라 전압안정화 및 전압변화에 따른 전류비를 결정하는 복수의 전류비 결정수단과, 상기 복수의 전류비 결정수단의 출력신호에 따라 온/오프스위칭되어 상기 복수개의 스위칭결정수단을 통한 전류패스를 형성하는 복수의 전류패스 형성수단 및, 상기 캐소드의 하단 및 접지 전압단 사이에 결선되어 클리어신호의 입력에 따라 상기 캐소드의 플로팅상태를 방지하는 플로팅방지수단을 구비함으로써, 모스 트랜지스터의 채널값을 조절하여 캐소드에 흐르는 전류값의 다단계 조절이 가능하고, 캐소드의 플로팅상태를 방지할 수 있으며, 동작전압이나 저항을 이용하여 전류값의 임의적인 셋업이 가능할 뿐만 아니라 캐소드 팁의 불균일적인 기하하적 구조에 대하여 보상이 가능하게 된다.

Description

전계 방출 표시기의 셀 구동회로
본 발명은 전계 방출 표시기의 셀 구동회로에 관한 것으로, 보다 상세하게는 캐소드에 대한 전류제어가 가능한 전계 방출 표시기의 셀 구동회로에 관한 것이다.
최근에 평판 표시기로서 각광을 받고 있는 것의 하나는 액정 표시기(Liquid Crystal Display)인테, 이것은 액정을 이용하여 광원으로부터의 광빔을 단속하여 화상이 표시되도록 하는 것인데, 구동하는 방법으로는 크게 수동 매트릭스 지정방법과 능동 매트릭스 지정방법이 있다.
수동 매트릭스 지정방법은 상기 액정 표시기의 유리기판의 상판과 하판에 각각 다른 전압을 인가하여 서로 교차하는 곳의 화소에 데이터를 입력하는 방법으로서, 이 방법에 의하면 지정된 화소의 주변 화소들에도 영향을 미치기 때문에 선명한 화면을 구현하기 위한 보상회로를 필요로 하여 구동회로부가 복잡해지는 단점이 있다.
그리고, 능동 매트릭스 지정방법은 화소당 하나의 셀 트랜지스터 및 하나의 캐패시턴스를 구비하여 다음의 화소 데이터가 입력될 때가지 이전의 화소 데이터에 의하여 하나의 화소가 계속 구동되도록 하는 방법으로서, 화질 개선과 구동회로부의 간단화를 모색한 방법이라 할 수 있다.
그런데, 상기 능동 매트릭스 지정방법에 따르면 화질 개선과 구동회로부의 간단화를 꾀할 수 있으나, 액정 표시기의 유리기판 위에 많은 수의 트랜지스터와 캐패시턴스를 심어야 하기 때문에 공정상으로 매우 복잡하게 되고 수율도 떨어지는 단점이 있다.
이러한 구동방법에 의한 액정 표시기는 현재 가장 많이 평판 표시기 시장을 점유하고 있는데, 광원의 불과 수 %의 빛만이 실제로 화면에 기여하기 때문에 많은 소비 전력이 필요하고, 대면적화하는데 어려움이 있으며, 반액체 상태의 물질(액정)을 사용하기 때문에 주위의 온도 변화에 민감하다. 또한, 압력에 약하고, 화면에 밝지 못하며, 분해능에 한계가 있으므로 응용분야에 제한이 많이 따른다.
이러한 문제를 극복할 수 있는 새로운 평판 표시기로서 제안된 것이 바로 전계 방출 표시기(Field Emission Display)이다. 이 전계 방출 표시기는 방출된 전자를 이용하여 화면을 표시하는 음극선관(CRT)과 유사한 방법으로 화면을 표시하는데, 냉전자 방출(cold electron emission)을 이용한다는 면에서 열전자 방출(thermal electron emission)을 이용하는 음극선관(CRT)과는 차이가 있다.
상기 전계 방출 표시기는 전자를 방출하는 전계 방출 소자들을 화소별로 설치하고, 상기 전계 방출 소자들로부터의 전자들을 형광막이 도포된 전극에 충돌시켜 화상이 표시되도록 한다. 최근에, 상기 전계 방출 표시기는 상기 액정 표시기가 가지고 있는 소비 전력 문제, 대면적화의 문제점, 주위의 온도 변화에 대한 민감도, 압력에 약한 점, 화면이 밝지 못한 점, 분해능의 한계 등 여러 문제를 해결해 줄 수 있는 차세대 평판 표시기로서 각광을 받고 있다.
상기 전계 방출 표시기는 하나의 화소를 이루기 위해 수백 내지 수천개의 전계 방출 소자들을 공정에 따라 집적할 수 있는데, 상기 전계 방출 표시기의 화소를 구성하는 상기 전계 방출 소자는 도 1에 도시된 바와 같이 캐소드 전극(10)과 접속된 캐소드(cathod; 12)와, 이 캐소드(12)의 위쪽에 일정한 간격을 두고 설치된 게이트(14) 및, 배면에 형광막(16)이 도포된 양극판(anode;18)을 구비한다.
여기서, 상기 형광막(16)은 충돌되는 전자량에 해당하는 광을 발생하여 화상이 표시되도록 한다.
그리고, 상기 양극판(18)은 상기 캐소드(12)에서 방출된 전자들을 끌어 당기는 역할을 담당하고, 또한 상기 형광막(16)에 의한 광이 투과될 수 있도록 투명성을 갖는다.
또한, 상기 캐소드(12)는 촉부의 상부를 형성하는 뿔의 형상을 갖고 상기 캐소드 전극(10)으로부터의 구동전원에 의하여 자신의 촉부로부터 전자들이 방출되도록 한다.
또, 상기 게이트(14)는 상기 양극판(18)에 인가되는 전압보다 낮은 고전압에 의하여 상기 캐소드(12)로부터 전공으로서의 전자의 방출을 유도하게 되고, 그 방출되는 전자는 보다 높은 전압이 걸려 있는 양극판(18)쪽으로 향하게 된다.
이와 같은 전계 방출 소자를 갖춘 전계 방출 표시기는 초소형의 전계방출형팁을 이용하므로 팁에 대한 공정과정에서 디스플레이의 질이 결정이 되므로 팁의 불균일한 구조에 대해서도 보상하여 구동할 수 있는 방법과 전류 - 전압 특성곡성이 비선형적으로 변화를 하기 때문에 적합한 전압레벨을 정하여 다단계 전류레벨을 만들기는 불가능하다.
따라서 본 발명은 상술한 종래의 문제점을 해결하기 위해 이루어진 것으로, 팁의 불균일성가 전류 - 전압 특성곡선의 비선형적인 변화에 대해 보완하여 전압변화에 무관하게 일정한 전자가 캐소드로부터 방출되도록 한 전계 방출 표시기의 셀 구동회로를 제공함에 그 목적이 있다.
상기한 목적을 달성하기 위해 본 발명의 바람직한 실시예에 따르면, 애노드와 게이트 및 캐소드를 갖춘 전계 방출 소자를 구비한 전계 방출 표시기에 있어서,
상기 캐소드의 하단에 일정한 채널폭을 갖고 연결된 복수개의 스위칭수단과, 입력되는 비디오신호에 따라 상기 복수개의 스위칭수단의 개폐를 결정하는 복수개의 스위칭결정수단과, 상기 복수개의 스위칭수단 및 상기 복수개의 스위칭결정수단중에서 첫번째 스위칭수단 및 첫번째 스위칭결정수단 사이의 노드에 결선되어 상기 첫번째 스위칭결정수단의 스위칭상태에 따라 전압안정화 및 전압변화에 따른 전류비를 결정하는 복수의 전류비 결정수단과, 상기 복수의 전류비 결정수단의 출력신호에 따라 온/오프스위칭되어 상기 복수개의 스위칭결정수단을 통한 전류패스를 형성하는 복수의 전류패스 형성수단 및, 상기 캐소드의 하단 및 접지전압단 사이에 결선되어 클리어신호의 입력에 따라 상기 캐소드의 플로팅상태를 방지하는 플로팅방지 수단을 구비한 전계 방출 표시기의 셀 구동회로가 제공된다.
도 1은 일반적인 전계 방출 소자의 기본 구조를 설명하는 도면,
도 2는 본 발명의 실시예에 따른 전계 방출 표시기의 셀 구동회로도,
도 3a는 도 2에 도시된 스위칭결정수단의 온/오프상태에 따른 전류량의 변화를 나타낸 그래프,
고 3b는 도 2에 도시된 캐소드 하단의 노드에서의 전류량을 나타낸 그래프이다.
* 도면의 주요 부분에 대한 부호의 설명
10 : 캐소드 전극, 12 : 캐소드, 14 : 게이트, 16 : 형광막, 18 : 애노드, MP1, MP2, MP3 : 파워 P 모스 트랜지스터, MN1, MN2, MN3, N2, N3 : N 모스 트랜지스터, N1 : 파워 N 모스 트랜지스터
이하, 본 발명의 실시예에 대해 첨부된 도면을 참조하여 보다 상세히 설명한다.
도 2는 본 발명의 실시예에 따른 전계 방출 표시기의 셀 구동회로도로서, 참조부호 MP1, MP2, MP3는 캐소드(12)의 하단에 위치한 노드(P4)에 일정한 채널폭을 갖고 연결된 스위칭수단으로서의 파워 P 모스 트랜지스터를 나타내는데, 그 파워 P 모스 트랜지스터(MP1, MP2, MP3)는 캐소드(12)의 하단과 접지전압단 사이에서 상호 병렬접속구조를 이루며 그 각각의 소오스는 상기 노드(P4)에 접속되고 상기 파워 P 모스 트랜지스터(MP1, MP2, MP3)의 게이트는 각각의 드레인에 접속된다.
참조부호 MN1, MN2, MN3는 입력되는 비디오신호에 따라 상기 파워 P 모스 트랜지스터(MP1, MP2, MP3)의 개폐를 결정하는 스위칭결정수단으로서의 N 모스 트랜지스터를 나타내는데, 그 N 모스 트랜지스터(MN1)의 게이트에는 디지탈신호화된 비디오신호가 입력되고, 그 N 모스 트랜지스터(MN1)의 드레인은 상기 파워 P 모스 트랜지스터(MP1)의 드레인에 접속되며, 그 N 모스 트랜지스터(MN1)의 소오스는 접지전압단에 접속된다.
그리고, 상기 N 모스 트랜지스터(MN2)의 게이트에는 디지탈신호화된 비디오 신호가 입력되고, 그 N 모스 트랜지스터(MN2)의 드레인은 후술하는 N 모스 트랜지스터(N3)의 소오스에 접속되며, 그 N 모스 트랜지스터(MN3)의 소오스는 접지전압단에 접속된다.
그리고, 상기 N 모스 트랜지스터(MN3)의 게이트에는 디지탈신호화된 비디오 신호가 입력되고, 그 N 모스 트랜지스터(MN3)의 드레인은 후술하는 N 모스 트랜지스터(N2)의 소오스에 접속되며, 그 N 모스 트랜지스터(MN2)의 소오스는 접지전압단에 접속된다.
참조부호 IV1, IV2는 상기 N 모스 트랜지스터(MN1)의 스위칭상태에 따라 전압안정화 및 전압변화에 따른 전류비를 결정하는 전류비 결정수단으로서의 인버터를 나타내는 데, 그 인버터(IV1)의 입력단은 상기 파워 P 모스 트랜지스터(MP1)의 드레인과 N 모스 트랜지스터(MN1)의 드레인 사이의 노드(P1)에 접속되고, 그 인버터(IV1)의 출력단은 후술하는 N 모스 트랜지스터(N2)의 게이트에 접속된다. 또한, 그 인버터(IV1)의 소정의 입력단으로는 동작전원(VDD)이 인가되는데, 그 동작전원단 사이에는 전류제한소자로서의 저항(R1)이 접속되어 있다.
그리고, 상기 인버터(IV2)의 입력단은 상기 파워 P 모스 트랜지스터(MP1)의 드레인과 N 모스 트랜지스터(MN1)의 드레인 사이의 노드(P1)에 접속되고, 그 인버터(IV2)의 출력단은 후술하는 N 모스 트랜지스터(N3)의 게이트에 접속된다. 또한, 그 인버터(IV2)의 소정의 입력단으로는 동작전원(VDD)이 인가되는데, 그 동작전원단 사이에는 전류제한소자로서의 저항(R2)이 접속되어 있다.
참조부호 N2, N3는 상기 인버터(IV1, IV2)의 출력신호에 따라 온/오프스위칭되어 상기 N 모스 트랜지스터(MN2, MN3)를 통한 전류패스를 형성하는 전류패스 형성수단으로서의 N 모스 트랜지스터를 나타내는데, 그 N 모스 트랜지스터(N2)는 상기 파워 P 모스 트랜지스터(MP2)의 드레인과 상기 N 모스 트랜지스터(MN2)의 드레인 사이에 설치되고 그 N 모스 트랜지스터(N3)는 상기 파워 P 모스 트랜지스터(MP3)의 드레인과 상기 N 모스 트랜지스터(MN3)의 드레인 사이에 설치된다.
참조부호 N1은 상기 캐소드(12)의 하단 및 접지전압단 사이에 결선되어 클리어신호의 입력에 따라 캐소드(12)의 플로팅(floating)상태를 방지하는 플로팅방지수단으로서의 파워 N 모스 트랜지스터를 나타내는데, 그 파워 N 모스 트랜지스터(N1)의 게이트로는 클리어신호(한 프레임의 스캔동작을 종료한 후에 패널전체를 접지시킬 때 발생되는 신호임)가 입력되고 그 파워 N 모스 트랜지스터(N1)의 드레인은 상기 노드(P4)에 접속되며 그 파워 N 모스 트랜지스터(N1)의 소오스는 접지전압단에 접속된다.
여기서, 캐소드(12)로 방출되는 전자량은 상기 N 모스 트랜지스터(MN1, N2, N3)의 채널폭의 크기에 따라 조절된다.
그리고, 본 발명의 실시예에서는 상기 인버터(IV1, IV2)로 인가되는 동작전압(VDD) 및 저항(R1, R2)의 저항값 변화에 따라 출력되는 전자량을 임의적으로 조절할 수 있도록 하였다.
한편, 본 발명의 실시예에서는 파워 P 모스 트랜지스터를 3개로 하였으나, 필요에 따라서는 그 수를 가감시킬 수 있고, 그럴 경우 각 파워 P 모스 트랜지스터 하단의 트랜지스터의 수 역시 가감시켜야 된다.
이어, 상기와 같이 구성된 본 발명의 실시예에 따른 전계 방출 표시기의 셀 구동회로의 작용에 대해 설명하면 다음과 같다.
한 프레임이 끝나고 후속 프레임을 시작할 때 클리어신호(예컨대, 소정시간(ㅿt)동안만 하이레벨을 유지하는 신호)가 파워 N 모스 트랜지스터(N1)의 게이트로 인가된다. 그에 따라, 그 파워 N 모스 트랜지스터(N1)가 그 소정시간(ㅿt)동안에 턴온되어 패널전체를 접지시키게 된다.
그 클리어신호가 로우레벨로 된 후에 N 모스 트랜지스터(MN1)만을 턴온시키게 되면 노드(P1)에서 갖는 전류값(11)은 도 3a에 나타낸 바와 같이 되고, 그 전류값(11)은 접지로 바이패스된다. 그에 따라 캐소드(12)에서는 그 전류값(11)에 상응하는 전자를 방출시키게 된다.
그리고, 상기 N 모스 트랜지스터(MN1)가 턴온됨에 따라 인버터(IV1, IV2)의 출력신호는 하이레벨이 되고, 그에 따라 N 모스 트랜지스터(N2, N3)가 턴온되는데, 이때 N 모스 트랜지스터(MN2)가 턴온되었을 경우 그 트랜지스터(MN2)를 통해 접지전압단으로 바이패스는 전류값(I2)은 도 3a에 나타낸 바와 같이 되므로, 캐소드(12)에서는 그 전류값(I2)에 상응하는 전자를 방출시키게 된다.
한편, 상기 N 모스 트랜지스터(MN1)가 턴온된 후 N 모스 트랜지스터(MN3)가 턴온되었을 경우 그 트랜지스터(MN3)를 통해 접지전압단을 바이패스되는 전류값(I3)는 도 3a에 나타낸 바와 같이 되므로, 캐소드(12)에서는 그 전류값(I3)에 상응하는 전자를 방출시키게 된다.
만약, 상기 N 모스 트랜지스터(MN1, MN2, MN3)가 모두 턴온되었을 경우에는 노드(P4)에서 갖는 전류값(I4)도 3b에 나타낸 바와 같이 되므로, 캐소드(I2)에서는 그 전류값(I4)에 상응하는 전자를 방출시키게 된다.
여기서, 상기 인버터(IV1, IV2)에서는 동작전압(VDD) 및 저항(R1, R2)의 값의 변화에 따라 출력되는 신호(예컨대, 전압성분임)에 변화가 생기고, 그로 인해 N 모스 트랜지스터(N2, N3)의 게이트 입력에 전압변화가 발생하여 전류량의 변화를 일으키게 된다.
이상 설명한 바와 같은 본 발명에 의하면, 모스 트랜지스터의 채널값을 조절하여 캐소드에 흐르는 전류값의 다단계 조절이 가능하고, 캐소드의 플로팅상태를 방지할 수 있으며, 동작전압이나 저항을 이용하여 전류값의 임의적인 셋업이 가능할 뿐만 아니라 캐소드 팁의 불균일적인 기하하적 구조에 대하여 보상이 가능하게 된다.
본 발명은 상술한 실시예로만 한정되는 것이 아니라 본 발명의 요지를 벗어나지 않는 범위내에서 수정 및 변형하여 실시할 수 있다.

Claims (8)

  1. 애노드와 게이트 및 캐소드를 갖춘 전계 방출 소자를 구비한 전계 방출 표시기에 있어서,
    상기 캐소드의 하단에 일정한 채널폭을 갖고 연결된 복수개의 스위칭수단과,
    입력되는 비디오신호에 따라 상기 복수개의 스위칭수단의 개폐를 결정하는 복수개의 스위칭결정수단과,
    상기 복수개의 스위칭수단 및 상기 복수개의 스위칭결정수단중에서 첫번째 스위칭수단 및 첫번째 스위칭결정수단 사이의 노드에 결선되어 상기 첫번째 스위칭결정수단의 스위칭상태에 따라 전압안정화 및 전압변화에 따른 전류비를 결정하는 복수의 전류비 결정수단과,
    상기 복수의 전류비 결정수단의 출력신호에 따라 온/오프스위칭되어 상기 복수개의 스위칭결정수단을 통한 전류패스를 형성하는 복수의 전류패스 형성수단 및,
    상기 캐소드의 하단 및 접지전압단 사이에 결선되어 클리어신호의 입력에 따라 상기 캐소드의 플로팅상태를 방지하는 플로팅방지수단을 구비한 것을 특징으로 하는 전계 방출 표시기의 셀 구동회로.
  2. 제 1항에 있어서, 상기 복수개의 스위칭수단은 각각 파워 P 모스 트랜지스터로 이루어진 것을 특징으로 하는 전계 방출 표시기의 셀 구동회로.
  3. 제 1항에 있어서, 상기 복수개의 스위칭결정수단은 각각 N 모스 트랜지스터로 이루어진 것을 특징으로 하는 전계 방출 표시기의 셀 구동회로.
  4. 제 1항에 있어서, 상기 복수의 전류비 결정수단은 각각 인버터로 이루어진 것을 특징으로 하는 전계 방출 표시기의 셀 구동회로.
  5. 제 1항에 있어서, 상기 복수의 전류패스 형성수단은 각각 N 모스 트랜지스터로 이루어진 것을 특징으로 하는 전계 방출 표시기의 셀 구동회로.
  6. 제 1항에 있어서, 상기 플로팅방지수단은 단일의 파워 N 모스 트랜지스터로 이루어진 것을 특징으로 하는 전계 방출 표시기의 셀 구동회로.
  7. 제 1항에 있어서, 상기 복수의 전류비 결정수단은 동작전원단에는 전류 제한 소자가 구비된 것을 특징으로 하는 전계 방출 표시기의 셀 구동회로.
  8. 제 7항에 있어서, 상기 전류 제한소자는 저항으로 이루어진 것을 특징으로 하는 전계 방출 표시기의 셀 구동회로.
KR1019970050602A 1997-09-30 1997-09-30 전계 방출 표시기의 셀 구동회로 KR100250438B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970050602A KR100250438B1 (ko) 1997-09-30 1997-09-30 전계 방출 표시기의 셀 구동회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970050602A KR100250438B1 (ko) 1997-09-30 1997-09-30 전계 방출 표시기의 셀 구동회로

Publications (2)

Publication Number Publication Date
KR19990028055A true KR19990028055A (ko) 1999-04-15
KR100250438B1 KR100250438B1 (ko) 2000-04-01

Family

ID=19522106

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970050602A KR100250438B1 (ko) 1997-09-30 1997-09-30 전계 방출 표시기의 셀 구동회로

Country Status (1)

Country Link
KR (1) KR100250438B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101359890B1 (ko) * 2011-12-20 2014-02-10 주식회사 티엘아이 전압 전류 부조화를 개선하는 엘이디 조명장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101359890B1 (ko) * 2011-12-20 2014-02-10 주식회사 티엘아이 전압 전류 부조화를 개선하는 엘이디 조명장치

Also Published As

Publication number Publication date
KR100250438B1 (ko) 2000-04-01

Similar Documents

Publication Publication Date Title
US10325554B2 (en) OLED luminance degradation compensation
US8111222B2 (en) Method of improving the output uniformity of a display device
KR101391813B1 (ko) 디스플레이 디바이스와, 광 변조기를 위한 제어 회로
US6535185B2 (en) Active driving circuit for display panel
US7411571B2 (en) Organic light emitting display
US7561128B2 (en) Organic electroluminescence display device
KR100296113B1 (ko) 전기발광소자
US20060082528A1 (en) Organic light emitting diode circuit having voltage compensation function and method for compensating
US20080068306A1 (en) Display apparatus, display method and method of manufacturing a display apparatus
US7336251B2 (en) Image display device and luminance correcting method thereof
KR100717334B1 (ko) 일렉트로루미네센스 표시소자의 구동방법 및 장치
US8059072B2 (en) Pixels, display devices utilizing same, and pixel driving methods
KR100462084B1 (ko) 매트릭스디스플레이의그레이스케일변조방법및장치
KR100250422B1 (ko) 전계 방출 표시기의 셀 구동장치
KR100250438B1 (ko) 전계 방출 표시기의 셀 구동회로
US7132862B2 (en) Analog buffer and method for driving the same
JPH11119742A (ja) マトリクス表示装置
KR19990016197A (ko) 전계 방출 디스플레이
US20060132397A1 (en) Organic electroluminescence display device
KR20000001695A (ko) 전계 방출 표시기의 캐소드 구동회로
KR100250425B1 (ko) 전계 방출 표시기의 멀티 게이트 구동장치
KR100262335B1 (ko) 전계방출표시기의에미터구동회로
KR20000001694A (ko) 전계 방출 디스플레이 구동회로
KR100597312B1 (ko) 액정표시장치용 저전력 소스 드라이버
KR20000001696A (ko) 전계 방출 표시기의 캐소드 구동회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee