KR20000001696A - 전계 방출 표시기의 캐소드 구동회로 - Google Patents

Abstract

본 발명은 캐소드 구동에 있어서 정밀하면서도 안정된 전류제어를 행함과 더불어 캐소드의 플로팅을 방지하도록 한 전계 방출 표시기의 캐소드 구동회로를 제공하기 위한 것이다.

이를 위해 본 발명은, 게이트와 애노드 및 캐소드를 갖춘 전계 방출 소자를 구비한 전계 방출 표시기에서, 상기 캐소드 하단에 사슬형 전류미러형태로 설치되고, 비디오 신호 입력단으로 입력되는 비디오신호에 따라 상기 캐소드에서의 전류값을 조절하는 구동수단 및; 상기 구동수단의 출력단과 소정의 전원전압단 사이에 접속되어 상기 캐소드의 초기상태를 잡아주고 플로팅을 제어하는 플로팅 제어수단을 구비함으로써, 캐소드단에 대한 정밀한 전류제어가 가능하고 캐소드단의 초기상태를 일정하게 잡아줌으로써 플로팅을 방지하게 된다.

Description

전계 방출 표시기의 캐소드 구동회로

본 발명은 전계 방출 표시기의 캐소드 구동회로에 관한 것으로, 보다 상세하게는 사슬형 전류미러를 이용하여 캐소드 구동단의 정밀제어를 행하도록 한 전계 방출 표시기의 캐소드 구동회로에 관한 것이다.

최근에 평판 표시기로서 각광을 받고 있는 것의 하나는 액정 표시기(Liquid Crystal Display)인데, 이것은 액정을 이용하여 광원으로부터의 광빔을 단속하여 화상이 표시되도록 하는 것인데, 구동하는 방법으로는 크게 수동 매트릭스 지정방법과 능동 매트릭스 지정방법이 있다.

수동 매트릭스 지정방법은 상기 액정 표시기의 유리기판의 상판과 하판에 각각 다른 전압을 인가하여 서로 교차하는 곳의 화소에 데이터를 입력하는 방법으로서, 이 방법에 의하면 지정된 화소의 주변 화소들에도 영향을 미치기 때문에 선명한 화면을 구현하기 위한 보상회로를 필요로 하여 구동회로부가 복잡해지는 단점이 있다.

그리고, 능동 매트릭스 지정방법은 화소당 하나의 셀 트랜지스터 및 하나의 캐패시턴스를 구비하여 다음의 화소 데이터가 입력될 때까지 이전의 화소 데이터에 의하여 하나의 화소가 계속 구동되도록 하는 방법으로서, 화질 개선과 구동회로부의 간단화를 모색한 방법이라 할 수 있다.

그런데, 상기 능동 매트릭스 지정방법에 따르면 화질 개선과 구동회로부의 간단화를 꾀할 수 있으나, 액정 표시기의 유리기판 위에 많은 수의 트랜지스터를 심어야 하기 때문에 공정상으로 매우 복잡하게 되고 수율도 떨어지는 단점이 있다.

이러한 구동방법에 의한 액정 표시기는 현재 가장 많이 평판 표시기 시장을 점유하고 있는데, 광원의 불과 수 %의 빛만이 실제로 화면에 기여하기 때문에 많은 소비 전력이 필요하고, 대면적화하는데 어려움이 있으며, 반액체 상태의 물질(액정)을 사용하기 때문에 주위의 온도 변화에 민감하다. 또한, 압력에 약하고, 화면에 밝지 못하며, 분해능에 한계가 있으므로 응용분야에 제한이 많이 따른다.

이러한 문제를 극복할 수 있는 새로운 평판 표시기로서 제안된 것이 바로 전계 방출 표시기(Field Emission Display)이다. 이 전계 방출 표시기는 방출된 전자를 이용하여 화면을 표시하는 음극선관(CRT)과 유사한 방법으로 화면을 표시하는데, 냉전자 방출(cold electron emission)을 이용한다는 면에서 열전자 방출(thermal electron emission)을 이용하는 음극선관(CRT)과는 차이가 있다.

상기 전계 방출 표시기는 전자를 방출하는 전계 방출 소자들을 화소별로 설치하고, 상기 전계 방출 소자들로부터의 전자들을 형광막이 도포된 전극에 충돌시켜 화상이 표시되도록 한다. 최근에, 상기 전계 방출 표시기는 상기 액정 표시기가 가지고 있는 소비 전력 문제, 대면적화의 문제점, 주위의 온도 변화에 대한 민감도, 압력에 약한 점, 화면이 밝지 못한 점, 분해능의 한계 등 여러 문제를 해결해 줄 수 있는 차세대 평판 표시기로서 각광을 받고 있다.

상기 전계 방출 표시기는 하나의 화소를 이루기 위해 수백 내지 수천개의 전계 방출 소자들을 공정에 따라 집적할 수 있는데, 상기 전계 방출 표시기의 화소를 구성하는 상기 전계 방출 소자는 도 1에 도시된 바와 같이 캐소드 전극(10)과 접속된 캐소드(cathode; 11)와, 이 캐소드(11)의 위쪽에 일정한 간격을 두고 설치된 게이트(12) 및, 배면에 형광막(14)이 도포된 양극판(anode;13)을 구비한다.

여기서, 상기 형광막(14)은 충돌되는 전자량에 해당하는 광을 발생하여 화상이 표시되도록 한다.

그리고, 상기 양극판(13)은 상기 캐소드(11)에서 방출된 전자들을 끌어 당기는 역할을 담당하고, 또한 상기 형광막(14)에 의한 광이 투과될 수 있도록 투명성을 갖는다.

또한, 상기 캐소드(11)는 촉부의 상부를 형성하는 뿔의 형상을 갖고 상기 캐소드 전극(10)으로부터의 구동전원에 의하여 자신의 촉부로부터 전자들이 방출되도록 한다.

또, 상기 게이트(12)는 상기 양극판(13)에 인가되는 전압보다 낮은 고전압에 의하여 상기 캐소드(11)로부터 전공으로의 전자의 방출을 유도하게 되고, 그 방출되는 전자는 보다 높은 전압이 걸려 있는 양극판(13)쪽으로 향하게 된다.

이와 같이 구성된 일반적인 전계 방출 소자의 동작에 대해 설명하면 다음과 같다.

캐소드(11)를 접지시키고 이에 근접한 게이트(12)를 포지티브 바이어스(positive bias)시킨 후에 구동전원을 인가시키게 되면, 냉음극의 팁에 강한 전계가 발생되고, 그 강한 전계에 의하여 전자들이 양자역학적인 터널링(tunneling)효과에 의해 캐소드(11)로부터 방출된다.

그 방출된 전자는 게이트(12)를 통과하면서 가속화되어 진공 상태를 이동하여 투명 전극상의 양극판 형광막(14)을 코팅한 스크린의 화소에 높은 에너지를 가지고 충돌하여 발광하게 된다. 이때, 게이트(12)에 의해 흡수되는 전자가 거의 없기 때문에 높은 효율을 갖게 되고, 거의 모든 전자가 형광막(14)을 코팅한 스크린에 도달하게 된다.

이와 같은 전계 방출 소자가 채용된 전계 방출 표시기에서 컬러 표시를 실현할 때, RGB의 화소를 동시에 발광시키게 되므로 색이 표시되는 것이다.

한편, 광의 색상이나 휘도는 게이트 전압에 의해 형광막(14)상에 도달하는 방출 전자의 밀도 등을 변화시켜 조절하게 된다.

이러한 전계 방출 표시기에 채용되는 셀 구동회로로는 일반적으로 도 2a 또는 도 2b에 예시된 바와 같이 전류 미러회로를 채용하여 셀 구동을 행하게 된다.

즉, 도 2a에 예시된 단순형 전류 미러회로는 두개의 트랜지스터(Q1, Q2)의 게이트를 상호 접속시키고, 트랜지스터(Q1)의 컬렉터를 자신의 베이스에 접속시킴과 더불어 입력단으로 하며, 트랜지스터(Q2)의 컬렉터를 출력단으로 하며, 상기 트랜지스터(Q1, Q2)의 에미터를 공통접지시킨 구성으로서, 다이오드 접속형의 트랜지스터(Q1)의 전류를 바꾸어 주면 그와 동일한 전류가 정전류원으로서의 트랜지스터(Q2)에 흐르게 된다.

그리고, 도 2b에 예시된 사슬형 전류 미러회로는 상기 도 2a에 예시된 단순형 전류 미러회로를 두개 채용한 구성으로서, 두개의 트랜지스터(Q3, Q5)의 게이트를 상호 접속시키고, 트랜지스터(Q3)의 컬렉터를 자신의 베이스에 접속시킴과 더불어 입력단으로 하며, 트랜지스터(Q5)의 컬렉터를 출력단으로 하며, 두개의 트랜지스터(Q4, Q6)의 게이트를 상호 접속시키면서 트랜지스터(Q4)의 컬렉터가 트랜지스터(Q3)의 에미터에 접속되고 트랜지스터(Q6)의 컬렉터가 트랜지스터(Q5)의 에미터에 접속되며, 상기 트랜지스터(Q4, Q6)의 에미터를 공통접지시킨 구성이다.

상기 종래의 단순형 전류 미러회로의 출력단의 저항값은 다음의 수학식 1과 같이 표현된다.

R₀= V_A/I₀, (V_Thev= V_A)

그리고, 상기 종래의 사슬형 전류 미러회로의 출력단의 저항값은 다음의 수학식 2와 같이 표현된다.

R₀= V_Thev/I₀, (V_Thev= β₀V_A/2)

상기의 수학식 1, 2에서 알 수 있듯이, 종래의 단순형 전류 미러회로는 출력단의 저항값이 작기 때문에 정밀한 전류의 제어가 불가능하고, 종래의 사슬형 전류 미러회로는 출력단의 저항값이 크기 때문에 정밀한 전류의 제어가 가능하다.

즉, 출력 저항값이 단순형 전류 미러회로보다 사슬형 전류 미러회로가 높기 때문에 사슬형 전류 미러회로가 보다 정밀한 전류제어에 효율적으로 사용가능하고, 사슬형 전류 미러회로의 출력전압-출력전류 비(도 3에서 L1)와 단순형 전류 미러회로의 출력전압-출력전류 비(도 3에서 L2)를 비교하여 보아도 사슬형 전류 미러회로가 포화영역구간에서의 전류 안정성을 갖음을 알 수 있다.

따라서 본 발명은 상기한 사정을 감안하여 이루어진 것으로, 캐소드 구동에 있어서 정밀하면서도 안정된 전류제어를 행함과 더불어 캐소드의 플로팅을 방지하도록 한 전계 방출 표시기의 캐소드 구동회로를 제공함에 그 목적이 있다.

상기한 목적을 달성하기 위해 본 발명의 바람직한 실시예에 따르면, 게이트와 애노드 및 캐소드를 갖춘 전계 방출 소자를 구비한 전계 방출 표시기에 있어서,

상기 캐소드 하단에 사슬형 전류미러형태로 설치되고, 비디오 신호 입력단으로 입력되는 비디오신호에 따라 상기 캐소드에서의 전류값을 조절하는 구동수단 및; 상기 구동수단의 출력단과 소정의 전원전압단 사이에 접속되어 상기 캐소드의 초기상태를 잡아주고 플로팅을 제어하는 플로팅 제어수단을 구비한 전계 방출 표시기의 캐소드 구동회로가 제공된다.

도 1은 일반적인 전계 방출 소자의 구조를 설명하는 도면,

도 2a는 종래의 단순형 전류 미러회로의 일예를 나타낸 도면,

도 2b는 종래의 사슬형 전류 미러회로의 일예를 나타낸 도면,

도 3은 도 2a 및 도 2b에 도시된 단순형 전류 미러회로와 사슬형 전류 미러회로의 시뮬레이션 결과도,

도 4는 본 발명의 실시예에 따른 전계 방출 표시기의 캐소드 구동회로도,

도 5는 본 발명의 실시예에 따른 게이트 구동동작을 설명하는 타이밍 차트,

도 6은 도 4에 도시된 구동수단을 복수개 채용한 캐소드 구동회로의 회로도,

도 7a는 도 6에 도시된 비디오 신호 입력단으로 입력되는 입력신호의 일예를 나타낸 타이밍도,

도 7b는 도 7a에 예시된 입력신호의 입력에 따른 캐소드에서의 출력전류량을 보여주는 그래프이다.

< 도면의 주요부분에 대한 부호의 설명>

10 : 캐소드 전극 11 : 캐소드

12 : 게이트 13 : 애노드

14 : 형광막 20∼28 : 구동수단

R : 플로팅 제어수단(저항)

이하, 본 발명의 실시예에 대해 첨부된 도면을 참조하여 보다 상세히 설명한다.

도 4는 본 발명의 실시예에 따른 전계 방출 표시기의 캐소드 구동회로도로서, 참조부호 11은 캐소드 전극(도시 생략)에 접속된 캐소드를 나타내고, 참조부호 12는 이 캐소드(11)의 위쪽에 일정한 간격을 두고 설치된 게이트를 나타내며, 참조부호 13은 배면에 형광막(도시 생략)이 도포된 애노드를 나타낸다.

참조부호 20은 상기 캐소드(11) 하단에 설치되고, 비디오 신호 입력단으로부터 입력되는 비디오신호(A1)에 따라 상기 캐소드(11)에서의 전류값을 조절하는 구동수단을 나타내는데, 이 구동수단(20)은 전류의 정밀제어를 위해 복수의 트랜지스터(Q3, Q4, Q5, Q6)가 사슬형태(도 2b의 설명 참조)로 접속된 전류미러회로로 이루어진다.

즉, 상기 구동수단(20)에서는 트랜지스터(Q5, Q6)의 전류 이득비를 조절함으로써 캐소드(11)와 접지 사이에 흐르는 전류값을 조절하게 된다.

참조부호 R은 상기 구동수단(20)의 출력단(즉, 트랜지스터(Q4)의 컬렉터와 캐소드(11) 하단 사이; N)과 소정의 전원전압단(Vcc) 사이에 접속되어 상기 캐소드(11)의 초기상태를 일정하게 잡아주어 상기 캐소드(11)구동시의 플로팅(floating)을 방지하는 플로팅 제어수단을 나타내는데, 이 플로팅 제어수단(R)은 전자의 방출이 행해지지 않을 범위의 기준전압이 캐소드(11) 하단에 초기치로서 제공되도록 하는 저항으로 이루어진다.

상기 초기치 설정에 이용되는 전원전압(Vcc)은 "Vth"전압을 초과하지 않는 범위에서 입력된다. 예를 들어, 게이트(12)와 캐소드(11)간의 전계 방출 임계치(Vth)를 "80V"라고 하였을 경우 Vcc는 20V이상의 전압이 인가되어 캐소드(11)단을 20V로 초기상태를 잡아주어서 캐소드(11)와 게이트(12) 양단간 전압이 "60V(80V-20V)"로 되게 하여 캐소드(11)에서는 전자의 방출이 이루어지지 않게 된다.

본 발명의 실시예의 경우 "Vcc"를 사용하여 캐소드(11)에 일정한 전압을 인가하여 초기상태를 일정하게 유지시킴으로써 캐소드 어레이의 안정성을 유지하게 되는데, "Vcc"를 사용하는 이유는 캐소드(11)에 초기상태를 일정하게 잡아주지 않을 경우 출력단에서 방출되는 전류값이 일정하지 않으므로 구동수단(20)을 안정된 전류원으로 사용할 수 없기 때문이다.

이어, 상기와 같이 구성된 본 발명의 실시예에 따른 전계 방출 표시기의 캐소드 구동회로의 동작에 대해 도 5의 타이밍 차트를 참조하여 설명하면 다음과 같다.

애노드(13)에 고전압(Vanode)을 인가한 후 게이트(12)에 소정의 스캔전압(Vgate)을 순차적으로 인가하게 되면 구동수단(20)은 비디오 신호입력단으로 입력되는 비디오신호(A1; 전류 또는 전압)의 값에 따라 출력신호를 내보내고, 그에 따라 캐소드(11)에서 전자를 방출하게 된다.

예를 들어, 애노드(13)에 고전압이 인가된 후 게이트(12)에 소정의 스캔전압(Vgate)이 인가된 상태에서 비디오 신호입력단으로부터 비디오신호(A1)가 로우레벨일 경우 구동수단(20)내의 트랜지스터(Q3, Q4)가 턴오프되므로 그 구동수단(20)의 출력단(N)은 하이레벨 상태로 된다. 이 경우, 캐소드(11) 하단은 플로팅 제어수단으로서의 저항(R)에 의해 일정한 초기치전압(즉, 전자방출이 행해지지 않을 정도의 전압)이 잡아지게 되므로 상기 캐소드(11)에서는 전자방출이 행해지지 않게 되고 캐소드단의 플로팅이 방지된다.

이와 반대로, 애노드(13)에 고전압이 인가된 후 게이트(12)에 소정의 스캔전압(Vgate)이 인가된 상태에서 비디오 신호입력단으로부터 비디오신호(A1)가 하이레벨일경우 구동수단(20)내의 트랜지스터(Q3, Q4, Q5, Q6)가 턴온되므로 그 구동수단(20)의 출력단(N)은 로우레벨 상태로 된다. 이 경우, 캐소드(11)와 접지단 사이에는 전류패스가 형성되므로 상기 캐소드(11)에서는 전자를 방출하게 된다.

또한, 상기 구동수단(20)내의 트랜지스터(Q4, Q6)의 전류 이득비를 조절함으로써 상기 캐소드(11)에서의 전자방출량이 달라지게 된다.

한편, 상술한 바와 같은 본 발명의 실시예에 따른 전계 방출 표시기의 캐소드 구동회로는 2단계의 화면 계조처리에 채용되는 구성으로서, 상기 구동수단(20)을 복수개 채용할 경우 보다 많은 단계의 화면 계조처리가 가능하게 된다.

즉, 도 6에 도시된 캐소드 구동회로의 경우 도 4에 도시된 구동수단을 복수개 채용한 캐소드 구동회로의 회로도로서, 도 4의 구성과 차이나는 점은 16단계의 화면 계조처리를 가능하게 하기 위해 4개의 구동수단(22, 24, 26, 28)을 채용하였다는 점과 각각의 구동수단(22, 24, 26, 28)의 입력단(트랜지스터(Qa1)의 컬렉터, 트랜지스터(Qb1)의 컬렉터, 트랜지스터(Qc1)의 컬렉터, 트랜지스터(Qd1)의 컬렉터)에는 각기 하나씩의 비디오신호(A/D1, A/D2, A/D3, A/D4)가 입력된다는 점이 차이난다.

그리고, 상기 구동수단(22)의 트랜지스터(Qa1)와 상기 구동수단(24)의 트랜지스터(Qb1)와 상기 구동수단(26)의 트랜지스터(Qc1) 및 상기 구동수단(28)의 트랜지스터(Qd1)의 전류 이득비(h1 : h2 : h3 : h4)는 1 : 2 : 4 : 8로 설정된다.

그러나, 전류비를 변형하기 위해 각 구동수단(22, 24, 26, 28)을 구성하는 트랜지스터의 전류 이득비는 상호 동일하게 설정된다. 즉, 구동수단(22)내의 트랜지스터(Qa1, Qa2, Qa3, Qa4)의 전류 이득비는 상호 동일하고, 구동수단(24)내의 트랜지스터(Qb1, Qb2, Qb3, Qb4)의 전류 이득비는 상호 동일하며, 구동수단(26)내의 트랜지스터(Qc1, Qc2, Qc3, Qc4)의 전류 이득비는 상호 동일하며, 구동수단(28)내의 트랜지스터(Qd1, Qd2, Qd3, Qd4)의 전류 이득비는 상호 동일하다.

도 6에 도시된 4비트의 사슬형 전류 미러회로를 채용한 캐소드 구동회로의 동작에 대해 도 7a 및 도 7b를 참조하여 설명하면, 도 7a에 예시된 바와 같이 각 구동수단(22, 24, 26, 28)으로 로우레벨(예컨대, 0V의 전압)의 비디오신호(A/D1; V1, A/D2; V2, A/D3; V3, A/D4; V4)를 입력하였을 경우 각 구동수단(22, 24, 26, 28)내의 트랜지스터(Qa1, Qa3; Qb1, Qb3; Qc1, Qc3; Qd1, Qd3)가 턴오프되므로 캐소드(11)에서의 전자방출은 행해지지 않고, 다만 저항(R)에 의해 일정량의 초기전압이 캐소드(11)의 하단에 인가된 상태를 유지하므로 플로팅이 방지된다. 이 플로팅방지시에는 도 7b에 도시된 바와 같이 상기 구동수단(22, 24, 26, 28)에서의 출력전류는 "0A"를 유지한다.

그리고, 상기 비디오신호(A/D1, A/D2, A/D3, A/D)중 어느 한 신호라도 하이레벨로 변하게 되면 하이레벨로 변한 비디오신호가 입력된 구동수단내의 트랜지스터가 턴온되어 캐소드(11)는 전자방출을 행하게 된다. 이때, 해당 구동수단에서 출력되는 전류값은 "0A"보다 적은 값이 된다.

예를 들어, 비디오신호(A/D1)가 하이레벨이고 다른 비디오신호(A/D2∼A/D4)가 로우레벨인 경우에는 구동수단(28)내의 트랜지스터(Qd1, Qd2, Qd3, Qd4)가 턴온되므로, 그 구동수단(28)에서 출력되는 전류값은 "0A"보다 적은 값이 되고 캐소드(11)는 전자방출을 행하게 된다.

그리고, 비디오신호(A/D2)가 하이레벨이고 다른 비디오신호(A/D1, A/D3, A/D4)가 로우레벨인 경우에는 구동수단(26)내의 트랜지스터(Qc1, Qc2, Qc3, Qc4)가 턴온되므로, 상기 트랜지스터(Qc1)의 전류 이득비가 상기 트랜지스터(Qd1)의 전류 이득비보다 적기 때문에 그 구동수단(26)에서 출력되는 전류값은 상기 구동수단(28)에서의 출력전류값보다 적은 값이 된다. 그에 따라, 캐소드(11)는 상기 비디오신호(A/D1)만이 하이레벨일 경우보다 많은 량의 전자방출을 행하게 된다.

한편 다른 예의 경우에도 상술한 동작과 유사하게 행해지게 되는데, 각 구동수단의 전류 이득비에 따라 출력전류값이 달라지게 되고, 그에 따라 캐소드(11)에서의 전자방출량 역시 달라지게 되며, 이러한 동작에 의해 16단계의 화면 계조처리가 보다 정밀하게 행해지게 된다.

이상 설명한 바와 같은 본 발명에 의하면, 사슬형 전류미러회로를 채용하여 캐소드를 구동시킴으로써 캐소드단에 대한 정밀한 전류제어가 가능하고, 캐소드단의 초기상태를 일정하게 잡아줌으로써 플로팅을 방지하게 된다.

한편 본 발명은 상술한 실시예로만 한정되는 것이 아니라 본 발명의 요지를 벗어나지 않는 범위내에서 수졍 및 변형하여 실시할 수 있다.

Claims (2)

1. 게이트와 애노드 및 캐소드를 갖춘 전계 방출 소자를 구비한 전계 방출 표시기에 있어서,

   상기 캐소드 하단에 사슬형 전류미러형태로 설치되고, 비디오 신호 입력단으로 입력되는 비디오신호에 따라 상기 캐소드에서의 전류값을 조절하는 구동수단 및,

   상기 구동수단의 출력단과 소정의 전원전압단 사이에 접속되어 상기 캐소드의 초기상태를 잡아주고 플로팅을 제어하는 플로팅 제어수단을 구비한 것을 특징으로 하는 전계 방출 표시기의 캐소드 구동회로.
2. 제 1항에 있어서, 상기 플로팅 제어수단은 저항으로 구성된 것을 특징으로 하는 전계 방출 표시기의 캐소드 구동회로.