KR19990024475A - System and data access method with integrated microcontroller and digital signal processor - Google Patents

System and data access method with integrated microcontroller and digital signal processor Download PDF

Info

Publication number
KR19990024475A
KR19990024475A KR1019970045595A KR19970045595A KR19990024475A KR 19990024475 A KR19990024475 A KR 19990024475A KR 1019970045595 A KR1019970045595 A KR 1019970045595A KR 19970045595 A KR19970045595 A KR 19970045595A KR 19990024475 A KR19990024475 A KR 19990024475A
Authority
KR
South Korea
Prior art keywords
data
bit
microcontroller
digital signal
signal processor
Prior art date
Application number
KR1019970045595A
Other languages
Korean (ko)
Inventor
임민중
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970045595A priority Critical patent/KR19990024475A/en
Priority to KR1019980023009A priority patent/KR100308182B1/en
Priority to US09/135,550 priority patent/US6202143B1/en
Publication of KR19990024475A publication Critical patent/KR19990024475A/en

Links

Landscapes

  • Microcomputers (AREA)

Abstract

본 발명은 마이크로 제어기와 디지탈 신호 처리기 통합 장치를 구비한 시스템 및 데이타 억세스 방법을 공개한다. 그 시스템은 M비트 마이크로 제어기와 N비트 디지탈 신호 처리기를 통합한 마이크로 제어기와 디지탈 신호 처리기 통합수단, 소정 비트의 어드레스 신호에 응답하여 N비트의 데이타를 마이크로 제어기와 디지탈 신호 처리기 통합수단으로 출력하기 위한 제1 및 제2메모리를 구비하고, 이 시스템의 데이타 억세스 방법은 이 장치가 디지탈 신호 처리기로 동작시에는 제1메모리 또는 제2메모리 중 하나의 메모리로 부터의 데이타를 억세스하거나, 제1메모리 및 제2메모리로 부터의 필요한 두개의 데이타를 동시에 억세스하고, 이 장치가 마이크로 제어기로 동작시에는 제1메모리 및 제2메모리의 동일 어드레스에 저장된 데이타를 동시에 억세스한다. 따라서, 적은 용량의 메모리 장치를 사용하여 효과적으로 메모리 데이타를 억세스할 수 있다.The present invention discloses a system and data access method having a microcontroller and a digital signal processor integration device. The system comprises a microcontroller and digital signal processor integrating means incorporating an M-bit microcontroller and an N-bit digital signal processor, and outputting N bits of data to the microcontroller and digital signal processor integrating means in response to an address signal of a predetermined bit. And a first and second memory, wherein the method for accessing data of the system is to access data from one of the first memory and the second memory when the device operates as a digital signal processor, or the first memory and the second memory. It simultaneously accesses two necessary data from the second memory, and when the device operates as a microcontroller, simultaneously accesses data stored at the same address of the first memory and the second memory. Thus, memory data can be accessed effectively using a small memory device.

Description

마이크로 제어기와 디지탈 신호 처리기 통합 장치를 구비한 시스템 및 데이타 억세스 방법System and data access method with integrated microcontroller and digital signal processor

본 발명은 디지탈 신호 처리 시스템에 관한 것으로, 특히 디지탈 신호 처리기와 마이크로 제어기를 통합시에 메모리 데이타를 효과적으로 억세스할 수 있는 마이크로 제어기와 디지탈 신호 처리기 통합 장치를 구비한 시스템 및 데이타 억세스 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital signal processing system, and more particularly, to a system and a data access method including a microcontroller and a digital signal processor integrator capable of effectively accessing memory data when integrating a digital signal processor and a microcontroller.

일반적으로, 마이크로 제어기(MCU; micro controller unit)의 응용 프로그램 크기는 크며 상위 수준의 언어를 사용하여 코드를 작성하고 컴파일러를 사용한다. 이에 반해 디지탈 신호 처리기(DSP; digital signal processor)는 실시간 계산량이 많은 곳에 사용되며 컴파일러가 원하는 성능을 내기 어려운 구조를 가지고 있으므로 어셈블러(assembler) 코드를 직접 작성하는 경우가 많다.In general, the application size of a microcontroller (MCU) is large, and code is written using a high-level language and a compiler is used. On the other hand, digital signal processors (DSPs) are often used in places where a large amount of real-time computation is required and have a structure that is difficult for the compiler to achieve the desired performance. Therefore, assembler code is often written by hand.

점차 실시간 계산량이 많으면서도 제어가 많이 필요한 응용분야가 증가하고 있으며 이와같은 분야에서는 마이크로 제어기나 디지탈 신호 처리기 하나로는 만족스럽지 못하다. 이와같은 응용분야를 위해서 다음과 같은 방법이 사용되어 왔다.Increasingly, real-time computational and control-intensive applications are increasing, and microcontrollers or digital signal processors are not satisfactory in these applications. The following methods have been used for such applications.

첫째, 독립된 마이크로 제어기와 디지탈 신호 처리기의 두개의 프로세서를 사용하는 방법으로 새로운 프로세서를 필요로 하지 않지만 비용이 많이 들고 두개의 다른 환경을 사용해야함으로 개발이 용이하지 않다.First, it uses two processors of independent microcontroller and digital signal processor. It does not require new processor, but it is expensive and it is not easy to develop because it uses two different environments.

둘째, 디지탈 신호 처리기의 명령을 컴파일러에 적합하도록 고치는 것인데 종래의 디지탈 신호 처리기의 구조를 유지하면 마이크로 제어기와 같은 효과를 내는데는 한계가 있다.Secondly, the instructions of the digital signal processor are modified to be suitable for the compiler. However, if the structure of the conventional digital signal processor is maintained, there is a limit to the effect of the microcontroller.

셋째, 마이크로 제어기에 승산 및 누산(multiplication and accumulation) 엔진(engine) 등의 실시간 계산을 도와주는 코프로세서(co-processor)를 붙이는 것인데 이와같은 구조는 재원(resource)을 효율적으로 사용하지 못하며 코프로세서와의 통신 오버헤드(communication overhead)에 의해 성능이 저하된다.Third, a co-processor is attached to the microcontroller to help real-time calculation of multiplication and accumulation engines. Such a structure does not use resources efficiently and coprocessors. Performance is degraded by communication overhead with the system.

실시간 계산량이 많으면서도 제어를 많이 필요로 하는 응용분야에서는 마이크로 제어기의 기능과 디지탈 신호 처리기의 성능을 겸비한 새로운 마이크로 제어기 및 디지탈 신호 처리기 통합 프로세서가 요구된다. 마이크로 제어기 및 디지탈 신호 처리기 통합 프로세서의 개발에는 많은 문제가 있는데 그 중 하나는 메모리 억세스를 위한 버스 구조이다. 실시간 계산을 수행하기 위해서는 프로그램과 데이타 버스가 분리되어 있는 하버드(Havard) 구조가 적당한다. 일반적으로 실시간 계산량이 많으면서도 많은 제어를 필요로 하는 응용분야에서는 넓은 메모리 영역을 지원하고 32비트 정수 연산을 하기 위해 32비트 마이크로 제어기가 적합한데 비해서 디지탈 신호 처리기의 경우에는 16비트면 충분한 경우가 많다. 따라서, 이러한 분야에서는 32비트 마이크로 제어기와 16비트 디지탈 신호 처리기가 사용된다. 그런데, 이 두 프로세서를 하나로 합하면 서로 비트수가 달라 문제가 발생하게 된다. 특히 메모리 장치를 억세스함에 있어서 어떠한 메모리 구조와 버스를 사용해야 하는가를 결정해야 한다. 32비트 데이타와 16비트 데이타를 동시에 지원하는 마이크로 제어기가 사용하는 일반적인 방법은 32비트 메모리와 32비트의 데이타 버스를 가지고 16비트의 데이타를 가져올 때에서는 사용하지 않는 16비트의 버스는 디스에이블시키든지 32비트를 다 가져와서 16비트만 사용하는 방법이다. 그러나 이러한 구조는 디지탈 신호 처리기 측면에서 볼 때 낭비가 되게 된다.Applications that require a lot of real-time computation and require a lot of control require a new microcontroller and digital signal processor integrated processor that combines the functionality of a microcontroller with the capabilities of a digital signal processor. There are many problems in the development of microcontroller and digital signal processor integrated processors, one of which is the bus structure for memory access. To perform real-time calculations, a Harvard structure, in which the program and data buses are separated, is appropriate. In general, 32-bit microcontrollers are suitable for supporting large memory areas and performing 32-bit integer operations in applications that require a large amount of real-time computation and require a lot of control, whereas 16-bit is sufficient for digital signal processors. . Thus, 32-bit microcontrollers and 16-bit digital signal processors are used in these applications. However, when these two processors are combined into one, the number of bits differs from each other, which causes a problem. In particular, you must decide what memory structure and bus to use when accessing memory devices. A common method used by microcontrollers that support both 32-bit and 16-bit data at the same time is to disable the 16-bit bus when not using 16-bit data with 32-bit memory and 32-bit data bus. Get 32 bits and use only 16 bits. However, this structure is wasteful in terms of digital signal processors.

본 발명의 목적은 메모리 장치를 효과적으로 사용할 수 있는 마이크로 제어기와 디지탈 신호 처리기 통합 장치를 구비한 시스템을 제공하는데 있다.It is an object of the present invention to provide a system having a microcontroller and digital signal processor integrator that can effectively use a memory device.

본 발명의 다른 목적은 마이크로 제어기와 디지탈 신호 처리기 통합 장치에서 메모리 장치를 효과적으로 억세스할 수 있는 마이크로 제어기와 디지탈 신호 처리기 통합 장치를 구비한 시스템의 데이타 억세스 방법을 제공하는데 있다.Another object of the present invention is to provide a data access method of a system having a microcontroller and a digital signal processor integrator that can effectively access a memory device in the microcontroller and a digital signal processor integrator.

상기 목적을 달성하기 위한 본 발명의 마이크로 제어기와 디지탈 신호 처리기 통합 장치를 구비한 시스템은 M비트 마이크로 제어기와 N비트 디지탈 신호 처리기를 통합한 마이크로 제어기와 디지탈 신호 처리기 통합수단, 소정 비트의 어드레스 신호에 응답하여 N비트의 데이타를 상기 마이크로 제어기와 디지탈 신호 처리기 통합수단으로 출력하기 위한 제1메모리 수단, 및 상기 소정 비트의 어드레스 신호에 응답하여 N비트의 데이타를 상기 마이크로 제어기와 디지탈 신호 처리기 통합수단으로 출력하기 위한 제2메모리 수단을 구비한 것을 특징으로 한다.In order to achieve the above object, a system having a microcontroller and digital signal processor integrator according to the present invention includes a microcontroller and digital signal processor integrating means incorporating an M-bit microcontroller and an N-bit digital signal processor, and a predetermined bit address signal. First memory means for responsively outputting N bits of data to said microcontroller and digital signal processor integrating means, and N bits of data to said microcontroller and digital signal processor integrating means in response to said predetermined bit address signal; And second memory means for outputting.

상기 다른 목적을 달성하기 위한 본 발명의 마이크로 제어기와 디지탈 신호 처리기 통합 장치를 구비한 시스템의 데이타 억세스 방법은 M비트 마이크로 제어기와 N비트 디지탈 신호 처리기를 통합한 마이크로 제어기와 디지탈 신호 처리기 통합수단, 소정 비트의 어드레스 신호에 응답하여 N비트의 데이타를 상기 마이크로 제어기와 디지탈 신호 처리기 통합수단으로 출력하기 위한 제1메모리 수단, 및 상기 소정 비트의 어드레스 신호에 응답하여 N비트의 데이타를 상기 마이크로 제어기와 디지탈 신호 처리기 통합수단으로 출력하기 위한 제2메모리 수단을 구비한 장치의 데이타 억세스 방법에 있어서, 상기 장치가 디지탈 신호 처리기로 동작시에는 상기 제1메모리 수단 또는 제2메모리 수단 중 하나의 메모리 장치로 부터의 데이타를 억세스하거나, 상기 제1메모리 수단 및 제2메모리 수단으로 부터의 필요한 두개의 데이타를 동시에 억세스하고, 상기 장치가 마이크로 제어기로 동작시에는 상기 제1메모리 수단 및 제2메모리 수단의 동일 어드레스에 저장된 데이타를 동시에 억세스하는 것을 특징으로 한다.A data access method of a system having a microcontroller and digital signal processor integrating apparatus of the present invention for achieving the above another object is a microcontroller and digital signal processor integrating means incorporating an M-bit microcontroller and an N-bit digital signal processor. First memory means for outputting N bits of data to said microcontroller and digital signal processor integrator in response to a bit address signal, and N bits of data to said microcontroller in response to said predetermined bit address signal; A data access method of a device having a second memory means for outputting to a signal processor integrating means, wherein the device operates from a digital signal processor from a memory device of either the first memory means or the second memory means. Access or access your data Simultaneously accesses two necessary data from the first memory means and the second memory means, and simultaneously accesses data stored at the same address of the first memory means and the second memory means when the apparatus operates as a microcontroller It is characterized by.

도1은 본 발명의 마이크로 제어기 및 디지탈 신호 처리기 통합 장치를 구비한 시스템의 데이타 억세스 방법을 설명하기 위한 블럭도이다.1 is a block diagram illustrating a data access method of a system having a microcontroller and digital signal processor integrator according to the present invention.

이하, 첨부된 도면을 참고로 하여 본 발명의 마이크로 제어기와 디지탈 신호 처리기 통합 장치를 구비한 시스템 및 데이타 억세스 방법을 설명하면 다음과 같다.Hereinafter, a system and a data access method including a microcontroller and a digital signal processor integrating apparatus of the present invention will be described with reference to the accompanying drawings.

디지탈 신호 처기기에서는 승산 및 누산(MAC)등의 명령을 한 사이클에 수행하기 위해서 두개의 16비트 데이타를 한 사이클에 가져올 수 있는 구조를 갖는다. 두 개의 데이타를 가져오는 두개의 버스는 TI, Analog Device사의 디지탈 신호 처리기처럼 프로그램 버스를 일시적으로 데이타 버스로 사용하는 경우도 있고 DSP Group사의 디지탈 신호 처리기처럼 두개의 데이타 영역과 두개의 버스를 사용하되 한 데이타 영역은 제한적으로만 사용될 수도 있고, SGS-Thomsonm, Motorola사의 DSP처럼 대칭적인 두개의 데이타 영역과 두개의 버스를 사용할 수도 있다. 본 발명은 대칭적인 두개의 데이타 영역과 두개의 데이타 버스를 사용하는 것을 기본으로 하여 32비트 데이타가 필요한 경우에는 두개의 데이타 영역에서 두개의 데이타 버스를 이용하여 16비트씩 가져와서 32비트가 되도록 하는 것이다.In digital signal processing, two 16-bit data can be imported in one cycle in order to perform multiplication and accumulation (MAC) instructions in one cycle. The two buses that import two data may use the program bus temporarily as a data bus like TI or Analog Device's digital signal processor, and use two data areas and two buses as DSP group's digital signal processor. One data area may be used in a limited way, or two symmetrical data areas and two buses, such as SGS-Thomsonm and Motorola's DSPs, may be used. The present invention is based on the use of two symmetrical data areas and two data buses. When 32-bit data is required, the two data buses use 16 data bits to obtain 32 bits by using two data buses. will be.

도1은 본 발명의 마이크로 제어기와 디지탈 신호 처리기(MCU-DSP) 통합 장치를 구비한 시스템의 데이타 억세스 방법을 설명하기 위한 블럭도로서, MCU-DSP 통합 장치(10), XRAM(20), 및 YRAM(30)으로 구성되어 있다.1 is a block diagram illustrating a data access method of a system including a microcontroller and a digital signal processor (MCU-DSP) integrator according to the present invention. The MCU-DSP integrator 10, XRAM 20, and It consists of the YRAM 30.

도1에 나타낸 구조는 대칭적인 두개의 16비트 데이타 영역과 두개의 16비트 버스를 이용하는 디지탈 신호 처리기의 메모리 구조와 유사한 구조를 갖는다.The structure shown in Fig. 1 has a structure similar to that of the digital signal processor memory structure using two symmetrical 16-bit data regions and two 16-bit buses.

두개의 16비트 데이타 영역은 메모리 어드레스의 한 비트를 가지고 구별한다. 예를 들면, XRAM(20)은 우수의 메모리 어드레스에 해당되고 YRAM(30)은 기수의 메모리 어드레스에 해당한다. 만일 32비트 메모리 어드레스가 사용된다면 XRAM(20)의 어드레스(XA)는 메모리 어드레스의 상위 31비트이고 최하위 비트는 칩 선택에 사용된다.The two 16-bit data areas are distinguished by one bit of memory address. For example, XRAM 20 corresponds to an even memory address and YRAM 30 corresponds to an odd memory address. If a 32-bit memory address is used, the address XA of the XRAM 20 is the upper 31 bits of the memory address and the least significant bit is used for chip selection.

32비트 메모리 어드레스를 이용하여 16비트 데이타 출력 메모리 장치(XRAM, YRAM)를 억세스하는 경우의 도1에 나타낸 구조의 동작을 설명하면 다음과 같다.The operation of the structure shown in Fig. 1 when accessing 16-bit data output memory devices (XRAM, YRAM) using a 32-bit memory address is explained as follows.

먼저, MCU-DSP 통합 장치가 디지탈 신호 처리기로 동작하여 16비트 데이타를 억세스하는 경우에는 XRAM(20) 또는 YRAM(30) 중 하나의 메모리 장치로 부터 하나의 16비트 데이타를 억세스할 있다. 그리고 디지탈 신호 처리기가 MAC명령과 같은 동작을 수행하기 위해서는 두개의 16비트 데이타를 필요로 하는 경우에는 XRAM(20) 및 YRAM(30)의 메모리 장치로 부터 두개의 16비트 데이타를 동시에 억세스할 수도 있다. 이 경우에 XRAM(20)의 최하위 비트와 YRAM(30)의 최하위 비트 데이타는 칩 선택을 위해서 사용되는 것으로 XRAM(20)의 최하위 비트는 0로, YRAM(30)의 최하위 비트는 1로 하고 나머지 상위 31비트 어드레스를 달리함으로써 필요한 두개의 16비트 데이타를 억세스할 수 있다.First, when the MCU-DSP integrated device operates as a digital signal processor to access 16-bit data, one 16-bit data may be accessed from one of the memory devices of the XRAM 20 or the YRAM 30. When a digital signal processor requires two 16-bit data to perform an operation such as a MAC command, two 16-bit data may be simultaneously accessed from the memory devices of the XRAM 20 and the YRAM 30. . In this case, the least significant bit of the XRAM 20 and the least significant bit data of the YRAM 30 are used for chip selection. The least significant bit of the XRAM 20 is 0, the least significant bit of the YRAM 30 is 1, and the rest By changing the upper 31-bit address, two 16-bit data required can be accessed.

다음으로, MCU-DSP 통합 장치가 마이크로 제어기로 사용되어 마이크로 제어기가 필요로 하는 32비트 데이타를 억세스하는 경우에 XRAM(20)에는 상위 16비트 데이타를 YRAM(30)에는 하위 16비트 데이타가 저장되어 있다고 하면 XRAM(20)의 상위 31비트 어드레스와 YRAM(30)의 상위 31비트 어드레스를 동일하게 하고 칩 선택을 위한 최하위 비트를 0과 1로 하여 메모리 어드레스(XA, YA)를 설정하면 된다. 이와같이 하면 메모리 장치들(XRAM, YRAM)은 동일한 어드레스에 해당하는 상위 16비트 데이타와 하위 16비트 데이타를 출력하게 된다. 이와같은 방법으로 두개의 16비트 메모리 장치를 사용하여 32비트 데이타를 억세스할 수 있다.Next, when the MCU-DSP integrated device is used as a microcontroller to access 32-bit data required by the microcontroller, upper 16-bit data is stored in the XRAM 20 and lower 16-bit data is stored in the YRAM 30. If so, the memory addresses XA and YA may be set by making the upper 31-bit address of the XRAM 20 and the upper 31-bit address of the YRAM 30 the same and setting the least significant bits for chip selection to 0 and 1. In this way, the memory devices XRAM and YRAM output the upper 16-bit data and the lower 16-bit data corresponding to the same address. In this way, two 16-bit memory devices can be used to access 32-bit data.

본 발명의 MCU-DSP 통합 장치를 구비한 시스템 및 데이타 억세스 방법은 디지탈 신호 처리기에 적합한 메모리 장치를 사용하여 이 장치가 마이크로 제어기로 동작할 때에도 효과적으로 메모리 데이타를 억세스할 수 있다.The system and data access method with the MCU-DSP integrated device of the present invention can effectively access memory data even when the device operates as a microcontroller using a memory device suitable for a digital signal processor.

따라서, 본 발명의 MCU-DSP 통합 장치를 구비한 시스템 및 데이타 억세스 방법은 적은 용량의 메모리 장치를 사용하여 효과적으로 메모리 데이타를 억세스할 수 있다.Therefore, the system and data access method including the MCU-DSP integrated device of the present invention can effectively access the memory data using a small memory device.

Claims (6)

M비트 마이크로 제어기와 N비트 디지탈 신호 처리기를 통합한 마이크로 제어기와 디지탈 신호 처리기 통합수단;Microcontroller and digital signal processor integrating means incorporating an M-bit microcontroller and an N-bit digital signal processor; 소정 비트의 어드레스 신호에 응답하여 N비트의 데이타를 상기 마이크로 제어기와 디지탈 신호 처리기 통합수단으로 출력하기 위한 제1메모리 수단; 및First memory means for outputting N bits of data to said microcontroller and digital signal processor integrating means in response to a predetermined bit of address signal; And 상기 소정 비트의 어드레스 신호에 응답하여 N비트의 데이타를 상기 마이크로 제어기와 디지탈 신호 처리기 통합수단으로 출력하기 위한 제2메모리 수단을 구비한 것을 특징으로 하는 시스템.And second memory means for outputting N-bit data to said microcontroller and digital signal processor integrating means in response to said predetermined bit address signal. 제1항에 있어서, 상기 소정 비트의 어드레스 신호 중 특정 비트 신호를 상기 제1메모리 수단 및 제2메모리 수단을 선택하기 위한 선택신호로 사용하고 나머지 비트 신호를 어드레스 신호로 사용하는 것을 특징으로 하는 시스템.The system as claimed in claim 1, wherein a specific bit signal of the predetermined bit address signal is used as a selection signal for selecting the first memory means and a second memory means, and the remaining bit signal is used as an address signal. . 제2항에 있어서, 상기 제1메모리 수단 및 상기 제2메모리 수단의 소정의 동일 어드레스 영역에는 마이크로 제어기의 사용을 위한 M비트 데이타의 상, 하위 데이타를 각각 저장하고 있는 것을 특징으로 하는 시스템.3. The system according to claim 2, wherein the upper and lower data of M-bit data for use of a microcontroller are stored in predetermined same address areas of the first memory means and the second memory means, respectively. M비트 마이크로 제어기와 N비트 디지탈 신호 처리기를 통합한 마이크로 제어기와 디지탈 신호 처리기 통합수단; 소정 비트의 어드레스 신호에 응답하여 N비트의 데이타를 상기 마이크로 제어기와 디지탈 신호 처리기 통합수단으로 출력하기 위한 제1메모리 수단; 및 상기 소정 비트의 어드레스 신호에 응답하여 N비트의 데이타를 상기 마이크로 제어기와 디지탈 신호 처리기 통합수단으로 출력하기 위한 제2메모리 수단을 구비한 시스템의 데이타 억세스 방법에 있어서,Microcontroller and digital signal processor integrating means incorporating an M-bit microcontroller and an N-bit digital signal processor; First memory means for outputting N bits of data to said microcontroller and digital signal processor integrating means in response to a predetermined bit of address signal; And a second memory means for outputting N bits of data to said microcontroller and digital signal processor integrating means in response to said predetermined bit address signal. 상기 장치가 디지탈 신호 처리기로 동작시에는 상기 제1메모리 수단 또는 제2메모리 수단 중 하나의 메모리 장치로 부터의 데이타를 억세스하거나, 상기 제1메모리 수단 및 제2메모리 수단으로 부터의 필요한 두개의 데이타를 동시에 억세스하고, 상기 장치가 마이크로 제어기로 동작시에는 상기 제1메모리 수단 및 제2메모리 수단의 동일 어드레스에 저장된 데이타를 동시에 억세스하는 것을 특징으로 하는 시스템의 데이타 억세스 방법.When the device operates as a digital signal processor, data from one of the first memory means or the second memory means is accessed, or two pieces of data from the first and second memory means are required. And simultaneously access the data stored at the same address of the first memory means and the second memory means when the device operates as a microcontroller. 제4항에 있어서, 상기 소정 비트의 어드레스 신호 중 특정 비트 신호를 상기 제1메모리 수단 및 제2메모리 수단을 선택하기 위한 선택신호로 사용하고 나머지 비트 신호를 어드레스 신호로 사용하는 것을 특징으로 하는 시스템의 데이타 억세스 방법.The system according to claim 4, wherein a specific bit signal of the predetermined bit address signal is used as a selection signal for selecting the first and second memory means and the remaining bit signal is used as an address signal. Data access method. 제5항에 있어서, 상기 제1메모리 수단 및 상기 제2메모리 수단의 소정의 동일 어드레스 영역에는 마이크로 제어기의 사용을 위한 M비트 데이타의 상, 하위 데이타를 각각 저장하고 있는 것을 특징으로 하는 시스템의 데이타 억세스 방법.6. The system data according to claim 5, wherein upper and lower data of M-bit data for use of a microcontroller are stored in predetermined same address areas of the first memory means and the second memory means, respectively. Access method.
KR1019970045595A 1997-08-21 1997-09-03 System and data access method with integrated microcontroller and digital signal processor KR19990024475A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019970045595A KR19990024475A (en) 1997-09-03 1997-09-03 System and data access method with integrated microcontroller and digital signal processor
KR1019980023009A KR100308182B1 (en) 1997-08-21 1998-06-18 Data processing system and operation method thereof
US09/135,550 US6202143B1 (en) 1997-08-21 1998-08-18 System for fetching unit instructions and multi instructions from memories of different bit widths and converting unit instructions to multi instructions by adding NOP instructions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970045595A KR19990024475A (en) 1997-09-03 1997-09-03 System and data access method with integrated microcontroller and digital signal processor

Publications (1)

Publication Number Publication Date
KR19990024475A true KR19990024475A (en) 1999-04-06

Family

ID=66043857

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970045595A KR19990024475A (en) 1997-08-21 1997-09-03 System and data access method with integrated microcontroller and digital signal processor

Country Status (1)

Country Link
KR (1) KR19990024475A (en)

Similar Documents

Publication Publication Date Title
JP3340343B2 (en) Processor and information processing device
EP0213843A2 (en) Digital processor control
EP0742521B1 (en) Interrupt control device of small hardware size which deals with much interrupt processing flexibility
JP2816624B2 (en) Speed improved data processing system for performing square operation and method thereof
JP2001092662A (en) Processor core and processor using the same
JPH10207717A (en) Microcomputer
JPH0683582A (en) Data arithmetic operation unit
US20030200423A1 (en) Repeat block with zero cycle overhead nesting
JPH03171231A (en) Micro computer system
KR100463642B1 (en) Apparatus for accelerating multimedia processing by using the coprocessor
KR19990024475A (en) System and data access method with integrated microcontroller and digital signal processor
US6321319B2 (en) Computer system for allowing a two word jump instruction to be executed in the same number of cycles as a single word jump instruction
JPH056281A (en) Information processor
JP2826309B2 (en) Information processing device
JP3511529B2 (en) Complex arithmetic processing unit
KR100465913B1 (en) Apparatus for accelerating multimedia processing by using the coprocessor
JP3710798B2 (en) Compound processing unit
JPH0452986B2 (en)
JP3474347B2 (en) Instruction decoding unit of microcomputer
JPS61165134A (en) Instruction decoder circuit of single chip microcomputer
JPH05290188A (en) Super-parallel computer
JP2507314B2 (en) Linkage Convenience Method
JPS602708B2 (en) Single-chip computer addressing scheme
JPH05250156A (en) Risc processor
JPS62133533A (en) Switching system for os in electronic computer system