KR19990019529A - Analog-to-digital converter and multi conversion method for multimode baseband analog signal processing system - Google Patents
Analog-to-digital converter and multi conversion method for multimode baseband analog signal processing system Download PDFInfo
- Publication number
- KR19990019529A KR19990019529A KR1019970042916A KR19970042916A KR19990019529A KR 19990019529 A KR19990019529 A KR 19990019529A KR 1019970042916 A KR1019970042916 A KR 1019970042916A KR 19970042916 A KR19970042916 A KR 19970042916A KR 19990019529 A KR19990019529 A KR 19990019529A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- digital
- analog
- mode
- signals
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/122—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages
Abstract
다중 모드 기저 대역 아날로그 신호 처리 시스템의 아날로그/디지탈 변환 장치 및 그의 변환 방법이 개시된다. 이 장치는 제1 변환 제어 신호에 응답하여 아날로그 입력 신호들을 디지탈 신호로 변환하고, 변환된 디지탈 신호를 병렬 디지탈 신호로서 병렬로 출력하는 아날로그/디지탈 변환 수단과, 병렬 디지탈 신호를 제2 변환 제어 신호에 응답하여 직렬 형태의 직렬 디지탈 데이타로 변환하고, 변환된 직렬 디지탈 데이타 또는 병렬 디지탈 데이타를 모드 제어 신호들에 응답하여 선택적으로 디지탈 출력 신호로서 출력하는 신호 출력 수단 및 모드 선택 신호에 응답하여 모드 제어 신호들을 출력하고, 모드 제어 신호들, 모드 클럭 신호들 및 외부로부터 입력된 반전된 제2 변환 제어 신호에 응답하여 제1 및 제2 변환 제어 신호들을 출력하는 제어 수단을 구비하고, 모드 클럭 신호들 각각은 각종 모드에 해당하는 클럭 신호인 것을 특징으로 하고, 하나의 아날로그/디지탈 변환기만이 사용될 수 있도록 하기 때문에 시스템의 크기가 작아지고, 전류 소모를 줄이며, 시스템의 정밀도 및 이득을 향상시킬 수 있는 효과가 있다.Disclosed are an analog / digital conversion device of a multi-mode baseband analog signal processing system and a conversion method thereof. The apparatus converts analog input signals into digital signals in response to the first conversion control signal, and analog / digital conversion means for outputting the converted digital signals in parallel as parallel digital signals, and the parallel digital signals as second conversion control signals. Mode control in response to a mode selection signal and signal output means for converting serial digital data in serial form in response to and outputting the converted serial digital data or parallel digital data selectively as digital output signals in response to the mode control signals. Control means for outputting signals and outputting first and second conversion control signals in response to the mode control signals, the mode clock signals and the inverted second conversion control signal input from the outside, and the mode clock signals Each is characterized in that the clock signal corresponding to various modes, one analog Since only the / digital converter can be used, the size of the system can be reduced, current consumption can be reduced, and the accuracy and gain of the system can be improved.
Description
본 발명은 여러개의 모드들을 사용하는 다중 모드 셀룰러 폰(cellular phone)을 위해 사용되는 기저 대역(baseband) 아날로그 신호 처리 시스템에 관한 것으로서, 특히 그 시스템에서 모드에 관계없이 공통으로 사용될 수 있는 아날로그/디지탈 변환 장치 및 그의 변환 방법에 관한 것이다.FIELD OF THE INVENTION The present invention relates to a baseband analog signal processing system used for multimode cellular phones using multiple modes, in particular analog / digital which can be commonly used regardless of mode in the system. A conversion device and a conversion method thereof.
기저 대역 아날로그 신호 처리 시스템에서 사용되는 종래의 아날로그/디지탈 변환 장치는 부호 분할 다중 접속(CDMA:Code Division Multiple Access) 모드와 주파수 변조(FM:Frequency Modulation) 모드시의 아날로그/디지탈 변환기(ADC:Analogue to Digital Converter)들을 별도로 마련하였다. 왜냐하면, 모드별로 변환 속도, 소비 전류, 주파수 및 해상도등의 차이가 있기 때문이다. 따라서, 채널이 두개(I 및 Q)이므로 CDMA 모드를 위한 2개의 ADC들과 FM 모드를 위한 2개의 ADC들이 실질적으로 필요하다.Conventional analog / digital converters used in baseband analog signal processing systems include analog / digital converters (ADC) in code division multiple access (CDMA) mode and frequency modulation (FM) mode. to Digital Converters). This is because there are differences in conversion speed, current consumption, frequency, and resolution for each mode. Therefore, since there are two channels (I and Q), two ADCs for CDMA mode and two ADCs for FM mode are practically needed.
결국, 전술한 기저 대역 아날로그 신호 처리 시스템에서 사용되는 종래의 아날로그/디지탈 변환 장치는 모드별로 ADC들을 별도로 마련하였으므로, ADC의 수가 많아져 시스템의 크기가 증가하고, 소비 전류가 증가하며 해상도가 모드에 따라 달라지는 문제점이 있었다.As a result, the conventional analog / digital conversion apparatus used in the above-described baseband analog signal processing system has separate ADCs for each mode, so that the number of ADCs increases, so that the size of the system increases, the current consumption increases, and the resolution depends on the mode. There was a problem.
본 발명이 이루고자 하는 기술적 과제는, 다중 모드 셀룰러 폰을 위해 사용되는 기저 대역 아날로그 신호 처리 시스템에서 모든 모드에 공통으로 사용될 수 있는 다중 모드 셀룰러 폰을 위해 사용되는 기저 대역 아날로그 신호 처리 시스템의 아날로그/디지탈 변환 장치를 제공하는 데 있다.Summary of the Invention The technical problem to be solved by the present invention is the analog / digital of the baseband analog signal processing system used for the multimode cellular phone which can be commonly used for all modes in the baseband analog signal processing system used for the multimode cellular phone. It is to provide a conversion device.
본 발명이 이루고자 하는 다른 기술적 과제는, 상기 다중 모드 기저 대역 아날로그 신호 처리 시스템의 아날로그/디지탈 변환 장치에서 수행되는 신호 변환 방법을 제공하는 데 있다.Another object of the present invention is to provide a signal conversion method performed in an analog / digital conversion device of the multi-mode baseband analog signal processing system.
도 1은 본 발명에 의한 아날로그/디지탈 변환 장치의 블럭도이다.1 is a block diagram of an analog / digital conversion device according to the present invention.
도 2는 도 1에 도시된 아날로그/디지탈 변환부의 본 발명에 의한 바람직한 일실시예의 블럭도이다.FIG. 2 is a block diagram of a preferred embodiment of the present invention of the analog / digital converter shown in FIG. 1.
도 3은 도 1에 도시된 신호 출력부의 본 발명에 의한 바람직한 일실시예의 회로도이다.3 is a circuit diagram of a preferred embodiment of the present invention of the signal output unit shown in FIG.
도 4는 도 1에 도시된 제어부의 본 발명에 의한 바람직한 일실시예의 블럭도이다.4 is a block diagram of a preferred embodiment of the present invention of the control unit shown in FIG.
도 5 (a) ∼ 도 5 (c)들은 도 4에 도시된 분주부에 입/출력되는 신호들의 파형도들이다.5 (a) to 5 (c) are waveform diagrams of signals input / output to the division part shown in FIG.
도 6 (a) ∼ (f)들은 FM 모드에서 본 발명에 의한 아날로그/디지탈 변환 장치의 동작을 설명하기 위한 파형도들이다.6 (a) to 6 (f) are waveform diagrams for explaining the operation of the analog / digital converter according to the present invention in the FM mode.
도 7 (a) ∼ (d)들은 CDMA 모드에서 본 발명에 의한 아날로그/디지탈 변환 장치의 동작을 설명하기 위한 파형도들이다.7A to 7D are waveform diagrams for explaining the operation of the analog / digital conversion device according to the present invention in the CDMA mode.
도 8은 본 발명에 의한 아날로그/디지탈 신호 변환 방법을 설명하기 위한 플로우차트이다.8 is a flowchart for explaining an analog / digital signal conversion method according to the present invention.
상기 과제를 이루기 위해, 신호 레벨이 동일한 아날로그 입력 신호들을 최종적으로 출력하는 필터 및 상기 아날로그 입력 신호들을 각종 모드에 상응하는 디지탈 출력 신호로 변환하여 출력하는 아날로그/디지탈 변환 장치를 갖는 다중 모드 셀룰러 폰을 위한 기저 대역 아날로그 신호 처리 시스템의 본 발명에 의한 상기 아날로그/디지탈 변환 장치는, 제1 변환 제어 신호에 응답하여 상기 아날로그 입력 신호들을 디지탈 신호로 변환하고, 변환된 디지탈 신호를 병렬 디지탈 신호로서 병렬로 출력하는 아날로그/디지탈 변환 수단과, 상기 병렬 디지탈 신호를 제2 변환 제어 신호에 응답하여 직렬 형태의 직렬 디지탈 데이타로 변환하고, 변환된 상기 직렬 디지탈 데이타 또는 상기 병렬 디지탈 데이타를 모드 제어 신호들에 응답하여 선택적으로 상기 디지탈 출력 신호로서 출력하는 신호 출력 수단 및 모드 선택 신호에 응답하여 상기 모드 제어 신호들을 출력하고, 상기 모드 제어 신호들, 모드 클럭 신호들 및 외부로부터 입력된 반전된 상기 제2 변환 제어 신호에 응답하여 상기 제1 및 상기 제2 변환 제어 신호들을 출력하는 제어 수단으로 구성되고, 상기 모드 클럭 신호들 각각은 상기 각종 모드에 해당하는 클럭 신호인 것이 바람직하다.In order to achieve the above object, there is provided a multi-mode cellular phone having a filter for finally outputting analog input signals having the same signal level and an analog / digital converter for converting the analog input signals into digital output signals corresponding to various modes. The analog / digital conversion device according to the present invention of a baseband analog signal processing system for converting the analog input signals into digital signals in response to a first conversion control signal, and converts the converted digital signals in parallel as parallel digital signals. Outputting analog / digital conversion means, and converting the parallel digital signal into serial digital data in serial form in response to a second conversion control signal, and converting the converted serial digital data or the parallel digital data into mode control signals. Optionally the digi Outputting the mode control signals in response to a signal output means and a mode selection signal output as a de-output signal, and in response to the mode control signals, mode clock signals and the inverted second conversion control signal input from the outside And control means for outputting the first and second conversion control signals, wherein each of the mode clock signals is a clock signal corresponding to the various modes.
상기 다른 과제를 이루기 위해, 신호 레벨이 동일한 아날로그 입력 신호들을 최종적으로 출력하는 필터 및 상기 아날로그 입력 신호들을 각종 모드에 상응하는 디지탈 출력 신호로 변환하여 출력하는 아날로그/디지탈 변환 장치를 갖는 다중 모드 셀룰러 폰을 위한 기저 대역 아날로그 신호 처리 시스템의 상기 아날로그/디지탈 변환 장치에서 수행되는 본 발명에 의한 신호 변환 방법은, 상기 아날로그 입력 신호들을 병렬 형태의 병렬 디지탈 신호로 변환하는 단계와, 상기 기저 대역 아날로그 신호 처리 시스템의 모드가 제1 모드인가를 판단하는 단계와, 상기 모드가 제1 모드이면, 상기 병렬 디지탈 신호를 직렬 형태의 직렬 디지탈 신호로 변환하여 상기 디지탈 출력 신호를 결정하는 단계 및 상기 모드가 상기 제1 모드가 아니면, 상기 직렬 디지탈 신호를 각 모드에 상응하는 상기 디지탈 출력 신호로서 결정하는 단계로 이루어지는 것이 바람직하다.To achieve the above object, a multi-mode cellular phone having a filter for finally outputting analog input signals having the same signal level and an analog / digital conversion device for converting the analog input signals into digital output signals corresponding to various modes and outputting the same. The signal conversion method according to the present invention performed in the analog / digital conversion apparatus of the baseband analog signal processing system for converting the analog input signals into parallel digital signals in parallel form, and the baseband analog signal processing Determining whether a mode of the system is a first mode; if the mode is a first mode, converting the parallel digital signal into a serial digital signal in series to determine the digital output signal; and wherein the mode is the first mode. If not in 1 mode, the serial digital scene It is formed by a step of determining as said digital output signal corresponding to each mode is preferred.
이하, 본 발명에 의한 다중 모드 기저 대역 아날로그 신호 처리 시스템의 아날로그/디지탈 변환 장치의 구성 및 동작을 첨부한 도면들을 참조하여 다음과 같이 설명한다.Hereinafter, the configuration and operation of an analog / digital conversion apparatus of a multi-mode baseband analog signal processing system according to the present invention will be described with reference to the accompanying drawings.
도 1은 본 발명에 의한 아날로그/디지탈 변환 장치의 블럭도로서, 아날로그/디지탈 변환부(10), 신호 출력부(12) 및 제어부(14)로 구성된다.1 is a block diagram of an analog / digital conversion device according to the present invention, and is composed of an analog / digital conversion unit 10, a signal output unit 12, and a control unit 14.
도 1에 도시된 아날로그/디지탈 변환부(10)는 다중 모드 셀룰러 폰을 위한 기저 대역 아날로그 신호 처리 시스템에 포함된 필터(미도시)로부터 신호 레벨이 동일하며 각 모드의 최종 출력인 '아날로그 입력 차동 신호들'을 입력단자 IN1 및 IN2를 통해 입력하고, 입력한 아날로그 입력 차동 신호들을 제어부(14)로부터 출력되는 제1 변환 제어 신호(C1)에 응답하여 디지탈 신호로 변환하고, 변환된 N비트의 디지탈 신호를 병렬 디지탈 신호(ADO)로서 신호 출력부(12)로 출력한다. 여기서, 다중 모드를 FM 모드, CDMA 모드 또는 PCS(Personal Communication Service) 모드라 해도 무방하다.The analog / digital converter 10 shown in FIG. 1 has the same signal level from a filter (not shown) included in the baseband analog signal processing system for a multi-mode cellular phone and has an analog input differential that is the final output of each mode. Signals' through the input terminals IN1 and IN2, converts the input analog input differential signals into digital signals in response to the first conversion control signal C1 output from the controller 14, and converts the converted N bits. The digital signal is output to the signal output unit 12 as a parallel digital signal ADO. In this case, the multiple mode may be an FM mode, a CDMA mode, or a personal communication service (PCS) mode.
신호 출력부(12)는 아날로그/디지탈 변환부(10)로부터 입력한 병렬 디지탈 신호(ADO)를 제어부(14)로부터 출력되는 제2 변환 제어 신호(C2) 및 입력단자 IN3을 통해 입력되는 모드 클럭 신호들중 하나에 응답하여 직렬 형태의 직렬 디지탈 데이타로 변환하고, 변환된 직렬 디지탈 데이타 또는 병렬 디지탈 데이타를 모드 제어 신호들(MC)에 응답하여 선택적으로 각 출력단자(OUT1, OUT2, ... 또는 OUTN)를 통해 '디지탈 출력 신호'로서 뒤에 연속되는 모뎀(미도시)(MSM:Mobile Station Modem)으로 출력한다.The signal output unit 12 receives the parallel digital signal ADO input from the analog / digital converter 10 and the mode clock input through the second conversion control signal C2 and the input terminal IN3 output from the control unit 14. Converts serial digital data in serial form in response to one of the signals, and selectively converts each of the output terminals OUT1, OUT2, ... in response to the mode control signals MC. Or OUTN) and output as a 'digital output signal' to a subsequent modem (not shown) (MSM: Mobile Station Modem).
한편, 제어부(14)는 외부로부터 입력되는 모드 선택 신호(MS)에 응답하여 모드 제어 신호들(MC)을 출력하고, 모드 제어 신호들(MC), 입력단자 IN3을 통해 입력되며 CDMA 모드 클럭 신호 및 FM 모드 클럭 신호등을 포함하는 모드 클럭 신호들 및 외부로부터 입력단자 IN4를 통해 입력한 제2 변환 제어 신호(C2)의 반전된 신호에 응답하여 제1 및 제2 변환 제어 신호들(C1 및 C2)를 아날로그/디지탈 변환부(10) 및 신호 출력부(12)로 각각 출력한다. 즉, 모드 클럭 신호들의 수가 2P-1을 초과하고 2P이하이면, 모드 선택 신호(MS)의 비트수는 P비트이고, 모드 제어 신호(MC)의 비트수는 2P이하이다.Meanwhile, the controller 14 outputs the mode control signals MC in response to the mode selection signal MS input from the outside, is input through the mode control signals MC and the input terminal IN3 and is a CDMA mode clock signal. And first and second conversion control signals C1 and C2 in response to the inverted signal of the mode clock signals including the FM mode clock signal and the second conversion control signal C2 input from the outside through the input terminal IN4. ) Are output to the analog / digital converter 10 and the signal output unit 12, respectively. That is, if the number of mode clock signals exceeds 2 P-1 and is 2 P or less, the number of bits of the mode selection signal MS is P bits, and the number of bits of the mode control signal MC is 2 P or less.
여기서, CDMA 모드 클럭 신호는 10MHz의 주파수를 갖고, FM 모드 클럭 신호는 360KHz의 주파수를 갖는다.Here, the CDMA mode clock signal has a frequency of 10 MHz, and the FM mode clock signal has a frequency of 360 KHz.
도 2는 도 1에 도시된 아날로그/디지탈 변환부(10)의 본 발명에 의한 바람직한 일실시예의 블럭도로서, 샘플 홀드부(40), 제1 ∼ 제N-1 멀티플라잉 디지탈/아날로그 변환기(MDAC:Multiplying DAC)들(44, ... 및 48), 제1, 제2 ∼ 제N 아날로그/디지탈 변환기(ADC)들(42, 46, ... 및 50) 및 보정부(52)로 구성된다.FIG. 2 is a block diagram of a preferred embodiment of the analog / digital converter 10 shown in FIG. 1 according to the present invention, and includes a sample hold unit 40 and a first to N-th multiplying digital / analog converter ( MDAC: Multiplying DACs 44, ..., and 48, first, second through N-th analog-to-digital converters (ADCs) 42, 46, ..., and 50 and the compensator 52 It is composed.
일반적인 멀티 스텝(multistep) 구조인 파이프 라인 구조로 된 도 2에 도시된 아날로그/디지탈 변환부(10)의 샘플 홀드부(40)는 입력단자 IN1 및 IN2를 통해 입력한 아날로그 입력 차동 신호들을 샘플링 및 홀딩하고, 샘플링 홀딩된 신호를 제1 MDAC(44) 및 제1 ADC(42)로 각각 출력한다. 제1 ADC(42)는 샘플 홀드부(40)의 출력을 입력하여 제1 디지탈 신호로 변환하고, 변환된 제1 디지탈 신호를 제1 MDAC(44)로 출력한다. 제1 MDAC(44)는 샘플 홀드부(40)의 출력 및 제1 ADC(42)로부터 출력되는 제1 디지탈 신호를 이용하여 생성한 제1 아날로그 신호를 제2 ADC(46) 및 제2 MDAC로 출력한다. 한편, 제2 ∼ 제N 아날로그/디지탈 변환기들중 하나인 제X(2≤X≤N) 아날로그/디지탈 변환기는 제X-1 아날로그 신호를 제X 디지탈 신호로 변환하고, 변환된 제X 디지탈 신호를 제X MDAC로 출력한다. 제2 ∼ 제N-1 MDAC들중 하나인 제Y(2≤Y≤N-1) MDAC는 제Y-1 아날로그 신호 및 제Y 디지탈 신호를 이용하여 생성한 제Y 아날로그 신호를 제Y+1 ADC 및 제Y+1 MDAC로 각각 출력한다. 전술한 제1 ADC ∼ 제N ADC(42, 46, ... 및 50)들 각각은 플래쉬(flash) ADC에 의해 구현될 수 있다.The sample / hold unit 40 of the analog / digital conversion unit 10 shown in FIG. 2 having a pipeline structure, which is a general multistep structure, samples and outputs analog input differential signals inputted through the input terminals IN1 and IN2. Hold, and output the sampling and held signal to the first MDAC (44) and the first ADC (42), respectively. The first ADC 42 inputs the output of the sample hold unit 40 to convert it into a first digital signal, and outputs the converted first digital signal to the first MDAC 44. The first MDAC 44 converts the first analog signal generated using the output of the sample holding unit 40 and the first digital signal output from the first ADC 42 into the second ADC 46 and the second MDAC. Output Meanwhile, the X (2≤X≤N) analog / digital converter, which is one of the second to Nth analog / digital converters, converts the X-1th analog signal into the Xth digital signal and converts the converted Xth digital signal. Is output to the Xth MDAC. The Y (2≤Y≤N-1) MDAC, which is one of the second to Nth MDACs, outputs the Yth analog signal generated by using the Y-1th analog signal and the Yth digital signal to the Y + 1th. Output to ADC and Y + 1 MDAC respectively. Each of the first to Nth ADCs 42, 46,..., And 50 described above may be implemented by a flash ADC.
한편, 보정부(52)는 제1 ∼ 제N ADC들(42, 46, ... 및 50)로부터 출력되는 각각이 n비트인 제1 ∼ 제N 디지탈 신호들을 입력하여 오프셋을 보정하고, 오프셋이 보정된 신호를 병렬 디지탈 신호(ADO)로서 신호 출력부(12)로 출력한다. 여기서, 오프셋은 도 2에 도시된 ADC 및 MDAC들 각각의 내부에 사용되는 비교기들(미도시)의 오프셋이다.Meanwhile, the correction unit 52 corrects the offset by inputting the first through Nth digital signals, each of which is n bits, output from the first through Nth ADCs 42, 46,..., And 50, and the offset. The corrected signal is output to the signal output unit 12 as a parallel digital signal ADO. Here, the offset is the offset of the comparators (not shown) used inside each of the ADC and MDACs shown in FIG. 2.
전술한 샘플 홀드부(40), 제1 ∼ 제N-1 MDAC들(44, ... 및 48)과 제1 ∼ 제N 아날로그/디지탈 변환기들(42, 46, ... 및 50)에 내장될 수 있는 MOS 스위치들은 제어부(14)로부터 출력되는 제1 변환 제어 신호(C1)에 응답하여 각 모드에 따라 개·폐된다. 여기서, 제1 변환 제어 신호(C1)는 신호간 피드 쓰루(feedthrough)를 없애기 위해 약간의 지연을 첨가해야 한다.In the above-described sample hold section 40, the first to N-th MDACs 44, ..., and 48 and the first to N-th analog / digital converters 42, 46, ..., and 50. The built-in MOS switches are opened and closed according to each mode in response to the first conversion control signal C1 output from the control unit 14. Here, the first conversion control signal C1 needs to add some delay to eliminate feedthrough between signals.
도 3은 도 1에 도시된 신호 출력부(12)의 본 발명에 의한 바람직한 일실시례의 회로도로서, 병/직렬 변환부(60), 적어도 두개 이상의 버퍼들(62, 64, ... 및 66)으로 구성된다.FIG. 3 is a circuit diagram of a preferred embodiment of the signal output unit 12 shown in FIG. 1 according to the present invention, with a parallel / serial conversion unit 60, at least two buffers 62, 64, ..., and 66).
도 3에 도시된 병/직렬 변환부(60)는 아날로그/디지탈 변환부(10)로부터 출력되는 N비트의 병렬 디지탈 신호(ADO)를 제2 변환 제어 신호(C2) 및 입력단자 IN3을 통해 입력되는 모드 클럭 신호들중 하나의 모드 클럭 신호에 응답하여 직렬 디지탈 신호로 변환하고, 변환된 디지탈 신호를 직렬 디지탈 신호로서 출력한다. 여기서, 도 3에 도시된 입력단자 IN3을 통해 입력되는 모드 클럭 신호는 FM 모드 클럭 신호일 수 있다.The parallel / serial converter 60 shown in FIG. 3 inputs the N-bit parallel digital signal ADO output from the analog / digital converter 10 through the second conversion control signal C2 and the input terminal IN3. In response to the mode clock signal of one of the mode clock signals to be converted into a serial digital signal, and outputs the converted digital signal as a serial digital signal. Here, the mode clock signal input through the input terminal IN3 shown in FIG. 3 may be an FM mode clock signal.
또한, 적어도 두개 이상의 버퍼들(62, ..., 64 및 66) 각각은 병/직렬 변환부(60)로부터 입력한 직렬 디지탈 신호 및 아날로그/디지탈 변환부(10)로부터 입력한 병렬 디지탈 신호들중 하나를 버퍼링하고, 버퍼링된 신호를 해당하는 모드 제어 신호(MC)에 응답하여 디지탈 출력 신호로서 해당하는 출력 단자를 통해 출력한다.In addition, each of the at least two buffers 62, ..., 64, and 66 may be a serial digital signal input from the parallel / serial converter 60 and parallel digital signals input from the analog / digital converter 10. One of the buffers is outputted through the corresponding output terminal as a digital output signal in response to the corresponding mode control signal MC.
예를 들면, 버퍼(62)가 FM 모드를 위한 디지탈 출력 신호를 출력하는 버퍼라고 할 때, 버퍼(62)는 병/직렬 변환부(60)로부터 출력되는 직렬 디지탈 신호를 입력하여 버퍼하고, 버퍼링된 직렬 디지탈 신호를 모드 제어 신호들(MC)중 FM 모드 제어 신호(68)에 응답하여 출력단자 OUT1을 통해 디지탈 출력 신호로서 출력한다. 또한, 버퍼(66)가 CDMA 모드를 위한 디지탈 출력 신호를 출력하는 버퍼라고 할 때, 버퍼(66)는 아날로그/디지탈 변환부(10)로부터 출력되는 병렬 디지탈 신호(ADO)중 소정 비트들을 버퍼링하고, 버퍼링된 신호를 모드 제어 신호들(MC)중 FM 모드 제어 신호(70)에 응답하여 출력단자 OUTN을 통해 출력한다.For example, when the buffer 62 is a buffer for outputting a digital output signal for the FM mode, the buffer 62 inputs and buffers a serial digital signal output from the parallel / serial converter 60. The serial digital signal is output as a digital output signal through the output terminal OUT1 in response to the FM mode control signal 68 of the mode control signals MC. In addition, when the buffer 66 is a buffer for outputting a digital output signal for the CDMA mode, the buffer 66 buffers predetermined bits of the parallel digital signal ADO output from the analog / digital converter 10 The buffered signal is output through the output terminal OUTN in response to the FM mode control signal 70 among the mode control signals MC.
도 4는 도 1에 도시된 제어부(14)의 본 발명에 의한 바람직한 일실시예의 블럭도로서, 분주부(80), 모드 제어 신호 발생부(82) 및 클럭 발생부(84)로 구성된다.FIG. 4 is a block diagram of a preferred embodiment of the present invention of the controller 14 shown in FIG. 1 and includes a frequency divider 80, a mode control signal generator 82, and a clock generator 84.
도 4에 도시된 모드 제어 신호 발생부(82)는 입력한 P비트의 모드 선택 신호(MS)에 응답하여 CDMA 모드 제어 신호, FM 모드 제어 신호등을 포함하는 모드 제어 신호들(MC)을 도 1에 도시된 신호 출력부(12) 또는 도 3에 도시된 각 버퍼로 출력한다. 예를 들어, 2비트(P=2)의 모드 선택 신호(MS1MS2)가 모드 제어 신호 발생부(82)로 입력되면 다음 표 1과 같이 4(2P=4)가지 종류의 모드 제어 신호(MC)가 출력될 수 있다.The mode control signal generation unit 82 shown in FIG. 4 displays mode control signals MC including a CDMA mode control signal, an FM mode control signal, and the like in response to the input P mode select signal MS. The signal output unit 12 shown in Fig. 2 or the respective buffer shown in Fig. 3 is outputted. For example, when a mode selection signal MS 1 MS 2 having 2 bits (P = 2) is input to the mode control signal generator 82, 4 (2 P = 4) types of mode control as shown in Table 1 below. The signal MC may be output.
여기서, MS1및 MS2는 MS를 구성하는 비트들이며, MCCDMA는 CDMA 모드를 위한 모드 제어 신호이고, MCFM은 FM 모드를 위한 모드 제어 신호이고, MC1및 MC2들은 임의의 모드들을 위한 모드 제어 신호들이며, '1'은 고 논리레벨로서 현재 사용할 모드를 나타내고, '0'은 저레벨로 현재 사용되지 않는 모드를 나타낸다. 또한, 제1 및 제2 모드들 각각은 CDMA 및 FM 모드 이외의 다른 모드를 나타낸다. 즉, 본 발명에 의한 아날로그/디지탈 변환 장치는 모드 선택 신호가 2비트인 경우, CDMA 모드 및 FM 모드를 제외한 두개의 다른 모드들을 위헤 필요에 따라 사용될 수 있다.Where MS 1 and MS 2 are bits constituting the MS, MC CDMA is a mode control signal for CDMA mode, MC FM is a mode control signal for FM mode, and MC 1 and MC 2 are for any modes Mode control signals, '1' indicates a mode currently used as a high logic level, and '0' indicates a mode that is not currently used at a low level. In addition, each of the first and second modes represents a mode other than the CDMA and FM modes. That is, the analog / digital conversion device according to the present invention can be used as needed for two other modes except the CDMA mode and the FM mode when the mode selection signal is 2 bits.
도 5 (a) ∼ 도 5 (c)들은 도 4에 도시된 분주부(80)에 입/출력되는 신호들의 파형도들이다.5A to 5C are waveform diagrams of signals input / output to the divider 80 shown in FIG. 4.
도 5에 도시된 분주부(80)는 입력단자 IN3을 통해 입력되는 도 5 (a)에 도시된 FM 모드 클럭 신호를 도 5 (b)에 도시된 반전된 제2 변환 제어 신호(C2)인 스트로브 신호(strobe)에 응답하여 1/2로 분주하고, 분주된 도 5 (c)에 도시된 분주된 신호를 클럭 발생부(84)로 출력한다. 이 때, 도 5 (b)에 도시된 스트로브 신호는 40KHz의 주파수를 갖고 외부로부터 입력단자 IN4를 통해 입력된다.The division unit 80 shown in FIG. 5 is an inverted second conversion control signal C2 shown in FIG. 5 (b) for the FM mode clock signal shown in FIG. 5 (a) input through the input terminal IN3. In response to the strobe signal strobe, the signal is divided in half and the divided signal shown in FIG. 5C is outputted to the clock generator 84. At this time, the strobe signal shown in Fig. 5 (b) has a frequency of 40KHz and is input from the outside through the input terminal IN4.
클럭 발생부(84)는 모드 제어 신호 발생부(82)로부터 출력되는 모드 제어 신호들(MC), FM 모드 클럭 신호를 1/2로 분주한 신호 및 FM 모드 클럭 신호를 제외한 입력단자 IN3을 통해 입력되는 모드 클럭 신호들에 응답하여 지연 및 반전된 제1 및 제2 변환 제어 신호들(C1 및 C2)를 출력한다.The clock generator 84 is configured to output the mode control signals MC output from the mode control signal generator 82, the signal divided by half of the FM mode clock signal, and the input terminal IN3 except the FM mode clock signal. The delayed and inverted first and second conversion control signals C1 and C2 are output in response to the input mode clock signals.
이하, 본 발명의 이해를 돕기 위해 FM 모드 및 CDMA 모드에서 전술한 본 발명에 의한 아날로그/디지탈 변환 장치 및 그의 실시예들의 동작을 다음과 같이 파형도들을 참조하여 설명한다.Hereinafter, the operation of the above-described analog / digital conversion apparatus according to the present invention and embodiments thereof in the FM mode and the CDMA mode will be described with reference to the waveform diagrams for the purpose of understanding the present invention.
도 6 (a) ∼ (f)들은 FM 모드에서 본 발명에 의한 아날로그/디지탈 변환 장치의 동작을 설명하기 위한 파형도들이다.6 (a) to 6 (f) are waveform diagrams for explaining the operation of the analog / digital converter according to the present invention in the FM mode.
시스템이 FM 모드일 때, 도 1에 도시된 제어부(14)는 도 6 (a)에 도시된 FM 모드 클럭 신호와 도 6 (b)에 도시된 스트로브 신호를 입력단자 IN3 및 IN4를 통해 각각 입력하여 도 6 (c) 및 도 6 (d)에 각각 도시된 제1 변환 제어 신호(C1) 및 제2 변환 제어 신호(C2)를 해당 블럭으로 출력한다. 여기서, 제2 변환 제어 신호(C2)는 스트로브 신호의 반전된 신호임을 알 수 있다. 아날로그/디지탈 변환부(10)는 도 6 (c)에 도시된 제1 변환 제어 신호(C1)의 레벨의 상승 엣지(90)에서 N(여기서는 8비트) 비트의 병렬 디지탈 데이타(ADO)를 신호 출력부(12)로 출력한다.When the system is in the FM mode, the controller 14 shown in Fig. 1 inputs the FM mode clock signal shown in Fig. 6 (a) and the strobe signal shown in Fig. 6 (b) through input terminals IN3 and IN4, respectively. The first conversion control signal C1 and the second conversion control signal C2 shown in FIGS. 6C and 6D, respectively, are output to the corresponding block. Here, it can be seen that the second conversion control signal C2 is an inverted signal of the strobe signal. The analog / digital converter 10 signals N (here 8 bits) of parallel digital data ADO at the rising edge 90 of the level of the first conversion control signal C1 shown in FIG. Output to the output part 12.
한편, 신호 출력부(12)는 제어부(14)로부터 출력되는 도 6 (d)에 도시된 제2 변환 제어 신호(C2)의 하강 엣지들(92)에서 아날로그/디지탈 변환부(10)로부터 출력되는 병렬 디지탈 신호(ADO)를 로딩하고, 로딩된 병렬 디지탈 신호를 도 6 (a)에 도시된 FM 모드 클럭 신호에 응답하여 직렬 디지탈 신호로 변환하고, 변환된 도 6 (e)에 도시된 직렬 디지탈 신호를 해당 버퍼(62)로 출력한다. 버퍼(62)는 제어부(14)로부터 입력한 도 6 (f)에 도시된 FM 모드 제어 신호(68)에 응답하여 출력단자 OUT1을 통해 직렬 디지탈 신호를 디지탈 출력 신호로서 출력한다.Meanwhile, the signal output unit 12 outputs from the analog / digital converter 10 at the falling edges 92 of the second conversion control signal C2 shown in FIG. 6D output from the controller 14. Load the parallel digital signal ADO, convert the loaded parallel digital signal into a serial digital signal in response to the FM mode clock signal shown in Fig. 6A, and convert the serial digital signal shown in Fig. 6E. The digital signal is output to the buffer 62. The buffer 62 outputs the serial digital signal as a digital output signal through the output terminal OUT1 in response to the FM mode control signal 68 shown in FIG. 6 (f) input from the control unit 14.
도 7 (a) ∼ (d)들은 CDMA 모드에서 본 발명에 의한 아날로그/디지탈 변환 장치의 동작을 설명하기 위한 파형도들이다.7A to 7D are waveform diagrams for explaining the operation of the analog / digital conversion device according to the present invention in the CDMA mode.
한편, 시스템이 CDMA 모드일 때, 도 1에 도시된 제어부(14)는 입력단자 IN3을 통해 도 7 (a)에 도시된 CDMA 모드 클럭 신호를 입력하여 생성한 도 7 (b)에 도시된 제1 변환 제어 신호(C1)를 아날로그/디지탈 변환부(10)로 출력한다. 아날로그/디지탈 변환부(10)는 도 7 (b)에 도시된 제1 변환 제어 신호(C1) 레벨의 상승 엣지(100)에서 N 비트의 병렬 디지탈 데이타(ADO)를 신호 출력부(12)로 출력한다.On the other hand, when the system is in the CDMA mode, the control unit 14 shown in FIG. 1 inputs the CDMA mode clock signal shown in FIG. 7 (a) through the input terminal IN3 to generate the first signal shown in FIG. 7 (b). 1 The conversion control signal C1 is output to the analog / digital converter 10. The analog / digital converter 10 transfers N bits of parallel digital data ADO to the signal output unit 12 at the rising edge 100 of the first conversion control signal C1 level shown in FIG. 7B. Output
이 때, 신호 출력부(12)의 버퍼(66)는 아날로그/디지탈 변환부(10)로부터 출력되는 도 7 (c)에 도시된 병렬 디지탈 신호(ADO)를 버퍼링하고, 버퍼링된 신호를 도 7 (d)에 도시되고 제어부(14)로부터 출력되는 CDMA 모드 제어 신호(MCCDMA)에 응답하여 출력단자 OUTN을 통해 디지탈 출력 신호로서 출력한다.At this time, the buffer 66 of the signal output unit 12 buffers the parallel digital signal ADO shown in FIG. 7C output from the analog / digital converter 10, and converts the buffered signal to FIG. In response to the CDMA mode control signal MC CDMA shown in (d) and output from the control unit 14, it is output as a digital output signal through the output terminal OUTN.
이하, 도 1에 도시된 장치에서 수행되는 본 발명에 의한 아날로그/디지탈 신호 변환 방법을 첨부한 도면을 참조하여 다음과 같이 설명한다.Hereinafter, an analog / digital signal conversion method according to the present invention performed in the apparatus shown in FIG. 1 will be described with reference to the accompanying drawings.
도 8은 본 발명에 의한 아날로그/디지탈 신호 변환 방법을 설명하기 위한 플로우차트로서, 아날로그 신호들을 디지탈 신호로 변환하는 단계(제120단계) 및 각 모드에 따라 디지탈 출력 신호를 변형하는 단계(제122 ∼ 제126단계)로 이루어진다.FIG. 8 is a flowchart for explaining an analog / digital signal conversion method according to the present invention, which includes converting analog signals into digital signals (step 120) and transforming digital output signals according to respective modes (122). To step 126).
도 8을 참조하면, 먼저, 기저 대역 아날로그 신호 처리 시스템에 포함된 필터(미도시)로부터 출력되는 동일한 레벨을 갖는 아날로그 신호들을 디지탈 신호로 변환하여 병렬 형태의 병렬 디지탈 신호를 구한다(제120단계). 제120단계후에, 시스템의 모드가 FM 모드인가를 판단한다(제122단계). 만일, 시스템이 FM 모드이면 병렬 디지탈 신호를 직렬 형태의 직렬 디지탈 신호로 변환한다(제124단계). 왜냐하면, 본 발명에 의한 아날로그/디지탈 신호 변환 방법에서는 FM 모드 이외의 다른 모드에서는 병렬 디지탈 출력 신호를 출력하기 때문이다. 제124단계후에 또는 시스템의 모드가 FM 모드가 아닌 경우, 직렬 디지탈 신호 또는 병렬 디지탈 신호를 디지탈 출력 신호로서 결정한다(제126단계). 즉, FM 모드인 경우, 직렬 디지탈 신호가 디지탈 출력 신호로서 결졍되고, CDMA 모드등에서는 병령 디지탈 신호가 디지탈 출력 신호로서 결정된다.Referring to FIG. 8, first, analog signals having the same level output from a filter (not shown) included in the baseband analog signal processing system are converted into digital signals to obtain parallel digital signals in parallel (step 120). . After step 120, it is determined whether the mode of the system is the FM mode (step 122). If the system is in the FM mode, the parallel digital signal is converted into a serial digital signal in series (step 124). This is because the analog / digital signal conversion method according to the present invention outputs the parallel digital output signal in modes other than the FM mode. After step 124 or when the mode of the system is not the FM mode, the serial digital signal or the parallel digital signal is determined as the digital output signal (step 126). That is, in the FM mode, the serial digital signal is determined as the digital output signal, and in the CDMA mode or the like, the parallel digital signal is determined as the digital output signal.
이상에서 설명한 바와 같이, 본 발명에 의한 다중 모드 기저 대역 아날로그 신호 처리 시스템의 아날로그/디지탈 변환 장치 및 그의 변환 방법은 종래의 각 모드에서 사용되는 아날로그/디지탈 변환기의 특성을 고려하여 모드에 상관없이 각 모드에서 공통으로 사용될 수 있는 하나의 아날로그/디지탈 변환기만을 사용하기 때문에 시스템의 크기가 작아지고, 전류 소모를 줄이며, 시스템의 정밀도 및 이득을 향상시킬 수 있는 효과가 있다.As described above, the analog / digital conversion device and its conversion method of the multi-mode baseband analog signal processing system according to the present invention are independent of each mode in consideration of the characteristics of the analog / digital converter used in each conventional mode. Using only one analog-to-digital converter that can be commonly used in mode, the system can be made smaller, reduce current consumption, and improve system accuracy and gain.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970042916A KR100480565B1 (en) | 1997-08-29 | 1997-08-29 | Analog to digital conversion apparatus and conversion method thereof in multimode baseband analog signal processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970042916A KR100480565B1 (en) | 1997-08-29 | 1997-08-29 | Analog to digital conversion apparatus and conversion method thereof in multimode baseband analog signal processor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990019529A true KR19990019529A (en) | 1999-03-15 |
| KR100480565B1 KR100480565B1 (en) | 2005-05-16 |
Family
ID=37302559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970042916A KR100480565B1 (en) | 1997-08-29 | 1997-08-29 | Analog to digital conversion apparatus and conversion method thereof in multimode baseband analog signal processor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100480565B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100841401B1 (en) | 2007-12-26 | 2008-06-26 | 주식회사 이디 | Am, fm, fm stereo integration modulation apparatus and method |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4611101A (en) * | 1984-08-29 | 1986-09-09 | Tii Computer Systems, Inc. | Method and apparatus for testing communication systems |
| JPH05327505A (en) * | 1992-05-15 | 1993-12-10 | Mitsubishi Electric Corp | Serial/parallel a/d converter |
| JPH06133109A (en) * | 1992-10-20 | 1994-05-13 | Ricoh Co Ltd | Color picture reader |
| JPH07177032A (en) * | 1993-12-21 | 1995-07-14 | Toshiba Eng Co Ltd | Analog/digital converter |
| JP2762969B2 (en) * | 1995-09-06 | 1998-06-11 | 日本電気株式会社 | Resistor string type D / A converter and serial / parallel type A / D converter |
| KR100188226B1 (en) * | 1996-11-27 | 1999-06-01 | 서평원 | Base band transmitting apparatus in base station of cdma system |
-
1997
- 1997-08-29 KR KR1019970042916A patent/KR100480565B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100841401B1 (en) | 2007-12-26 | 2008-06-26 | 주식회사 이디 | Am, fm, fm stereo integration modulation apparatus and method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100480565B1 (en) | 2005-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1131888B1 (en) | Method of calibrating an analog-to-digital converter, and a calibration equipment | |
| US7486216B2 (en) | Multi-bit pipeline analog-to-digital converter capable of altering operating mode | |
| US7978117B2 (en) | Multi-stage dual successive approximation register analog-to-digital convertor and method of performing analog-to-digital conversion using the same | |
| US7313380B2 (en) | Variable resolution A/D converter | |
| US7324038B2 (en) | Subranging analog to digital converter with multi-phase clock timing | |
| US7551114B2 (en) | Reducing power consumption in the early stages of a pipeline sub-ADC used in a time-interleaved ADC | |
| US7224306B2 (en) | Analog-to-digital converter in which settling time of amplifier circuit is reduced | |
| US7154426B2 (en) | Analog-digital converter with advanced scheduling | |
| US8730080B2 (en) | Analog-to-digital converters and pipeline analog-to-digital converters | |
| EP0889597A2 (en) | Analog-to-digital converter circuit with selectable input gain | |
| US7002507B2 (en) | Pipelined and cyclic analog-to-digital converters | |
| US6222478B1 (en) | Pipeline analog-to-digital conversion system using a modified coding scheme and method of operation | |
| US6229472B1 (en) | A/D converter | |
| US6285309B1 (en) | Nested pipelined analog-to-digital converter | |
| KR101287097B1 (en) | Four-channel pipelined sar adc to minimize mismatches between channels | |
| US7471227B2 (en) | Method and apparatus for decreasing layout area in a pipelined analog-to-digital converter | |
| KR101141552B1 (en) | Pipelined analog to digital converter | |
| JPH11154866A (en) | Successive approximation a/d converter | |
| KR20070121550A (en) | Ad/da conversion compatible device | |
| KR100480565B1 (en) | Analog to digital conversion apparatus and conversion method thereof in multimode baseband analog signal processor | |
| US6700523B2 (en) | Analog to digital converter selecting reference voltages in accordance with feedback from prior stages | |
| CN110417412B (en) | Clock generation method, time sequence circuit and analog-digital converter | |
| KR20110090669A (en) | Analog-to-digital converter with successive approximation register | |
| US6567031B1 (en) | A/D multi-channel architecture | |
| CN111295843B (en) | Pipeline analog-to-digital converter with at least three sampling channels |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |