KR19990018069A - Pre-scaler input stage circuit - Google Patents

Pre-scaler input stage circuit Download PDF

Info

Publication number
KR19990018069A
KR19990018069A KR1019970041162A KR19970041162A KR19990018069A KR 19990018069 A KR19990018069 A KR 19990018069A KR 1019970041162 A KR1019970041162 A KR 1019970041162A KR 19970041162 A KR19970041162 A KR 19970041162A KR 19990018069 A KR19990018069 A KR 19990018069A
Authority
KR
South Korea
Prior art keywords
bias current
differential amplifier
offset voltage
input
generator
Prior art date
Application number
KR1019970041162A
Other languages
Korean (ko)
Inventor
이종행
류종환
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970041162A priority Critical patent/KR19990018069A/en
Publication of KR19990018069A publication Critical patent/KR19990018069A/en

Links

Landscapes

  • Amplifiers (AREA)

Abstract

본 발명에 따른 프리-스케일러 입력단 회로는 바이어스 전류 발생부, 바이어스 전류 소스부, 바이어스부 및 오프셋 전압 발생부를 포함한다. 바이어스 전류 발생부는 입력되는 고주파 신호로부터 바이어스 전류를 발생한다. 바이어스 전류 소스부는 상기 바이어스 전류 발생부에서 발생된 바이어스 전류를 일정한 크기로 흐르게 한다. 바이어스부는 상기 바이어스 전류 발생부에서 발생되는 전류를 바이어스한다. 오프셋 전압 발생부는 상기 바이어스 전류 발생부에서 발생되는 전류에 의하여 오프셋 전압을 발생시켜, 입력되는 고주파 신호의 피크-피크 값이 상기 오프셋 전압 이상인 경우에 상기 고주파 신호를 증폭하여 프리-스케일러 회로의 클록으로 출력한다.The pre-scaler input stage circuit according to the present invention includes a bias current generator, a bias current source, a bias and an offset voltage generator. The bias current generator generates a bias current from an input high frequency signal. The bias current source unit allows the bias current generated by the bias current generator to flow in a constant magnitude. The bias unit biases the current generated by the bias current generator. The offset voltage generator generates an offset voltage by the current generated by the bias current generator, and amplifies the high frequency signal to a clock of the pre-scaler circuit when the peak-peak value of the input high frequency signal is equal to or greater than the offset voltage. Output

본 발명에 의하면, 입력되는 고주파 신호값이 오프셋 전압 이하인 경우에는, 입력신호에 포함된 잡음성분을 억제하는 효과를 갖는다.According to the present invention, when the input high frequency signal value is equal to or less than the offset voltage, the noise component included in the input signal is suppressed.

Description

프리-스케일러 입력단 회로Pre-scaler input stage circuit

본 발명은 프리-스케일러 회로에 관한 것으로, 보다 상세하게는 오프셋 전압을 발생시켜 프리-스케일러 회로의 입력단에 공급되는 신호의 잡음성분을 감소시키는 프리-스케일러 입력단 회로에 관한 것이다.The present invention relates to a pre-scaler circuit, and more particularly, to a pre-scaler input stage circuit for generating an offset voltage to reduce the noise component of the signal supplied to the input terminal of the pre-scaler circuit.

프리-스케일러 회로는 기준 클록과 동일한 주파수로 입력되는 고주파 신호를 분주하는 일종의 분주기이다. 도 1은 종래의 프리-스케일러 입력단 회로의 회로도이다. 도 1에 도시된 회로는 입력되는 고주파 신호(Fin_ck; 도 2에 도시)를 증폭하여 프리-스케일러 회로의 클록으로 입력한다. 도 1에 도시된 회로에서, 차동 증폭기(Q1, Q2)의 두 입력단에는 수동 소자인 저항이 연결되어 있으므로, 항상 고정된 직류전압이 인가된다. 그런데, 차동 증폭기의 게인은 민감한 편이므로, 입력단(Fin_ck)에 잡음이 함께 인가되면, 잡음까지 증폭하여 출력(ck1; 도 3에 도시)하게 된다. 도 2와 도 3을 비교하면, 도 1에 도시된 회로는 입력되는 고주파 신호를 일률적으로 증폭하여 출력함을 알 수 있다. 이와 같이, 종래의 프리-스케일러 입력단 회로는 입력되는 잡음 성분까지 증폭하여 출력하므로, 이것이 프리-스케일러 회로로 입력되어, 에러발생의 원인이 되는 문제점이 있다.The pre-scaler circuit is a kind of divider for dividing a high frequency signal input at the same frequency as the reference clock. 1 is a circuit diagram of a conventional pre-scaler input stage circuit. The circuit shown in FIG. 1 amplifies the input high frequency signal Fin_ck (shown in FIG. 2) and inputs it to the clock of the pre-scaler circuit. In the circuit shown in Fig. 1, since a resistor, which is a passive element, is connected to two input terminals of the differential amplifiers Q1 and Q2, a fixed DC voltage is always applied. However, since the gain of the differential amplifier is sensitive, when noise is applied to the input terminal Fin_ck, the noise is amplified and output (ck1 (shown in FIG. 3)). Comparing FIG. 2 with FIG. 3, it can be seen that the circuit shown in FIG. 1 uniformly amplifies and outputs an input high frequency signal. As described above, since the conventional pre-scaler input stage circuit amplifies and outputs the input noise component, this is input to the pre-scaler circuit, which causes a problem that causes an error.

본 발명의 목적은, 상기와 같은 문제점을 해결하기 위해, 차동 증폭기의 입력단을 능동 소자로 바꾸어, 오프셋 전압을 발생시켜, 입력되는 고주파 신호의 피크-피크 값이 오프셋 전압 이상인 경우에 입력신호를 증폭하여 프리-스케일러 클록으로 공급되는 신호로부터 잡음성분을 감소시킨 프리-스케일러 입력단 회로를 제공하는 것이다.SUMMARY OF THE INVENTION In order to solve the above problems, an object of the present invention is to convert an input terminal of a differential amplifier into an active element and generate an offset voltage to amplify the input signal when the peak-peak value of the input high frequency signal is equal to or greater than the offset voltage. Therefore, the present invention provides a prescaler input stage circuit which reduces noise components from a signal supplied to a prescaler clock.

도 1은 종래의 프리-스케일러 입력단 회로의 회로도이다.1 is a circuit diagram of a conventional pre-scaler input stage circuit.

도 2는 프리-스케일러 입력단 회로에 입력되는 신호의 파형도이다.2 is a waveform diagram of a signal input to a pre-scaler input stage circuit.

도 3은 도 1에 도시된 회로의 출력을 나타낸 도면이다.3 is a diagram showing an output of the circuit shown in FIG.

도 4는 본 발명에 따른 프리-스케일러 입력단 회로의 회로도이다.4 is a circuit diagram of a pre-scaler input stage circuit according to the present invention.

도 5a는 입력신호의 피크-피크값이 Vos 이상인 경우에, 도 4에 도시된 회로의 출력을 나타내는 도면이다.5A is a diagram showing an output of the circuit shown in FIG. 4 when the peak-peak value of the input signal is equal to or greater than Vos.

도 5b는 입력신호의 피크-피크값이 Vos 이하인 경우에, 도 4에 도시된 회로의 출력을 나타내는 도면이다.5B is a diagram showing an output of the circuit shown in FIG. 4 when the peak-peak value of the input signal is equal to or less than Vos.

도 6은 도 4에 도시된 회로의 출력을 나타낸 도면이다.FIG. 6 is a diagram illustrating an output of the circuit shown in FIG. 4.

상기의 목적을 달성하기 위하여 바이어스 전류 발생부, 바이어스 전류 소스부, 바이어스부 및 오프셋 전압 발생부를 포함하는 프리-스케일러 입력단 회로가 제공된다. 바이어스 전류 발생부는 입력되는 고주파 신호로부터 바이어스 전류를 발생한다. 바이어스 전류 소스부는 상기 바이어스 전류 발생부에서 발생된 바이어스 전류를 일정한 크기로 흐르게 한다. 바이어스부는 상기 바이어스 전류 발생부에서 발생되는 전류를 바이어스한다. 오프셋 전압 발생부는 상기 바이어스 전류 발생부에서 발생되는 전류에 의하여 오프셋 전압을 발생시켜, 상기 입력되는 고주파 신호의 피크-피크 값이 상기 오프셋 전압 이상인 경우에 상기 입력신호를 증폭하여 프리-스케일러 회로의 클록으로 출력한다.In order to achieve the above object, a pre-scaler input stage circuit including a bias current generator, a bias current source unit, a bias unit, and an offset voltage generator unit is provided. The bias current generator generates a bias current from an input high frequency signal. The bias current source unit allows the bias current generated by the bias current generator to flow in a constant magnitude. The bias unit biases the current generated by the bias current generator. The offset voltage generator generates an offset voltage by the current generated by the bias current generator, and amplifies the input signal when the peak-peak value of the input high frequency signal is equal to or greater than the offset voltage to thereby clock the pre-scaler circuit. Will print

이어서, 첨부한 도면들을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.Next, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 4는 본 발명에 따른 프리-스케일러 입력단 회로의 일실시예의 회로도이다. 도 4에 도시된 회로는 바이어스 전류 발생부(44), 바이어스 전류 소스부(46), 바이어스부(40) 및 오프셋 전압 발생부(42)를 포함한다. 도 4에서 VSS는 그라운드 전압을, BS는 배터리 세이브 단자이다. 바이어스 전류 발생부(44)는 입력되는 고주파 신호(Fin_ck)로부터 바이어스 전류(Iee)를 발생한다. 바이어스 전류 소스부(46)는 바이어스 전류 발생부(44)에서 발생된 바이어스 전류(Iee)를 일정한 크기로 흐르게 한다. 바이어스부(40)는 바이어스 전류 발생부(44)에서 발생되는 전류를 바이어스한다. 오프셋 전압 발생부(42)는 바이어스 전류 발생부(44)에서 발생되는 전류에 의하여 오프셋 전압을 발생시켜, 입력되는 고주파 신호(Fin_ck)의 피크-피크 값이 오프셋 전압 이상인 경우에 입력신호를 증폭하여 프리-스케일러 회로의 클록으로 출력한다. 바이어스 전류 발생부(44)는 제1 내지 제3차동 증폭기(442-446) 및 저항(R8)을 포함한다. 제1차동 증폭기(442)는, 어느 한 쪽 베이스단(Q6 베이스)에 고주파 신호(Fin_ck)가 입력되고, 다른 한 쪽 베이스단(Q7 베이스)은 바이어스부(40)에 접속되며, 에미터단은 바이어스 전류 소스부(46)에 접속된다. 제2차동 증폭기(444)는, 베이스단이 오프셋 전압 발생부(42)에 접속되며, 에미터단과 컬렉터단이 각각 전원 전압(VDD)과 제1차동 증폭기(442)의 컬렉터단에 접속된다. 제3차동 증폭기(446)는, 베이스단이 오프셋 전압 발생부42)에 접속되며, 에미터단과 컬렉터단이 각각 전원전압(VDD)과 제1차동 증폭기(442)의 컬렉터단에, 제2차동 증폭기(444)의 컬렉터단과 교차되게 접속된다. 저항(R8)은 제1차동 증폭기(442)의 에미터단 사이에 접속된다.4 is a circuit diagram of one embodiment of a pre-scaler input stage circuit according to the present invention. The circuit shown in FIG. 4 includes a bias current generator 44, a bias current source 46, a bias 40, and an offset voltage generator 42. In FIG. 4, VSS is a ground voltage and BS is a battery save terminal. The bias current generator 44 generates a bias current Iee from the input high frequency signal Fin_ck. The bias current source unit 46 causes the bias current Iee generated by the bias current generator 44 to flow in a constant size. The bias unit 40 biases the current generated by the bias current generating unit 44. The offset voltage generator 42 generates an offset voltage by the current generated by the bias current generator 44, and amplifies the input signal when the peak-peak value of the input high frequency signal Fin_ck is equal to or greater than the offset voltage. Output to the clock of the pre-scaler circuit. The bias current generator 44 includes first to third differential amplifiers 442-446 and a resistor R8. In the first differential amplifier 442, a high frequency signal Fin_ck is input to either base end Q6 base, the other base end Q7 base is connected to the bias unit 40, and the emitter end It is connected to the bias current source section 46. In the second differential amplifier 444, the base end is connected to the offset voltage generator 42, and the emitter end and the collector end are connected to the power supply voltage VDD and the collector end of the first differential amplifier 442, respectively. In the third differential amplifier 446, the base terminal is connected to the offset voltage generator 42, and the emitter terminal and the collector terminal are connected to the collector terminal of the power supply voltage VDD and the first differential amplifier 442, respectively. It is connected to intersect the collector stage of the amplifier 444. The resistor R8 is connected between the emitter terminals of the first differential amplifier 442.

이어서, 도 4에 도시된 회로의 동작을 설명한다.Next, the operation of the circuit shown in FIG. 4 will be described.

바이어스 전류 발생부(44)는, 제1 내지 제3차동증폭기(442-446)의 작용에 의해 고주파 신호(Fin_ck)를 입력하여 바이어스 전류(Iee)를 발생한다. 바이어스 전류 소스부(46)는 Q9-Q12의 작용에 의해 바이어스 전류 발생부(44)에서 발생된 바이어스 전류(Iee)를 일정한 크기로 흐르게 한다. 바이어스부(40)는 Q7, Q17-Q22, R1-R5, R7, R9 및 PMOS의 작용에 의해 전류 I1-I4를 흐르게 하여 바이어스 전류 발생부(44)에서 발생되는 바이어스 전류(Iee)를 바이어스한다. 오프셋 전압 발생부(42)는 Q1, Q8, Q13, Q14, Q16 및 Q6의 작용에 의하여 바이어스 전류 발생부(44)에서 발생된 바이어스 전류(Iee)로부터 오프셋 전압을 발생시켜, 입력되는 고주파 신호(Fin_ck)의 피크-피크 값이 오프셋 전압 이상인 경우에, 입력신호를 증폭하여 프리-스케일러 회로의 클록으로 출력한다. 이것을 도 5a 및 도 5b에 도시하였다. 도 5a 및 도 5b에서, Vos는 오프셋 전압을 나타낸다. 도 5a를 참조하면, 입력되는 고주파 신호의 피크-피크값이 Vos 보다 크면, 입력신호(Fin_ck)를 증폭하여 출력하는 것을 알 수 있다. 도 5b를 참조하면, 입력되는 고주파 신호의 피크-피크값이 Vos 작으면, 프리-스케일러 회로의 클록에는 입력신호가 인가되지 않음을 알 수 있다. 도 6은 도 4에 도시된 프리-스케일러 입력단 회로의 출력 신호를 나타낸 것인데. 입력되는 고주파 신호(Fin_ck)를 도 3에서처럼 일률적으로 증폭하는 것이 아니고, 피크-피크값이 오프셋 전압 이상인 입력신호(Fin_ck)를 증폭하여 출력하는 것을 알 수 있다.The bias current generator 44 generates a bias current Iee by inputting a high frequency signal Fin_ck by the action of the first to third differential amplifiers 442 to 446. The bias current source unit 46 causes the bias current Iee generated by the bias current generator 44 to flow in a constant size by the action of Q9-Q12. The bias unit 40 biases the bias current Iee generated by the bias current generator 44 by flowing the currents I1-I4 under the action of Q7, Q17-Q22, R1-R5, R7, R9, and PMOS. . The offset voltage generator 42 generates an offset voltage from the bias current Iee generated by the bias current generator 44 by the action of Q1, Q8, Q13, Q14, Q16 and Q6, and inputs a high frequency signal ( If the peak-peak value of Fin_ck) is equal to or greater than the offset voltage, the input signal is amplified and output to the clock of the pre-scaler circuit. This is shown in Figures 5a and 5b. 5A and 5B, Vos represents an offset voltage. Referring to FIG. 5A, when the peak-peak value of the input high frequency signal is larger than Vos, the input signal Fin_ck is amplified and output. Referring to FIG. 5B, when the peak-peak value of the input high frequency signal is small Vos, it can be seen that the input signal is not applied to the clock of the pre-scaler circuit. FIG. 6 illustrates an output signal of the pre-scaler input stage circuit shown in FIG. 4. Instead of amplifying the input high frequency signal Fin_ck uniformly as shown in FIG. 3, it can be seen that the input signal Fin_ck whose peak-peak value is equal to or greater than the offset voltage is amplified and output.

본 발명은 상술한 실시예에 한정되지 않으며, 본 발명의 사상내에서 당업자에 의한 변형이 가능함은 물론이다. 즉, 본 발명의 실시예에서는 바이폴라 트랜지스터를 이용하여 본 회로를 구현하였으나, MOS를 이용하여도 마찬가지로 구현가능하다. 또한 오프셋 전압의 크기를 변화시킴으로써 억제하고자 하는 잡음레벨을 조정할 수 있다.The present invention is not limited to the above-described embodiment, and of course, modifications may be made by those skilled in the art within the spirit of the present invention. That is, in the embodiment of the present invention, the present circuit is implemented using a bipolar transistor, but may be similarly implemented using a MOS. It is also possible to adjust the noise level to be suppressed by changing the magnitude of the offset voltage.

본 발명에 따르면, 입력되는 고주파 신호값이 오프셋 전압 이하인 경우에는, 입력신호에 포함된 잡음성분을 억제하는 효과를 갖는다.According to the present invention, when the input high frequency signal value is equal to or less than the offset voltage, the noise component included in the input signal is suppressed.

Claims (4)

입력되는 고주파 신호를 증폭하여 프리-스케일러 회로의 클록으로 입력하는 프리-스케일러 입력단 회로에 있어서, 입력되는 고주파 신호로부터 바이어스 전류를 발생하는 바이어스 전류 발생부; 상기 바이어스 전류 발생부에서 발생된 바이어스 전류를 일정한 크기로 흐르게 하는 바이어스 전류 소스부; 상기 바이어스 전류 발생부에서 발생되는 전류를 바이어스하는 바이어스부; 및 상기 바이어스 전류 발생부에서 발생되는 전류에 의하여 오프셋 전압을 발생시켜, 상기 입력되는 고주파 신호의 피크-피크 값이 오프셋 전압 이상인 경우에, 상기 입력신호를 증폭하여 프리-스케일러 회로의 클록으로 출력하는 오프셋 전압 발생부를 포함하는 것을 특징으로 하는 프리-스케일러 입력단 회로.A pre-scaler input stage circuit for amplifying an input high frequency signal and inputting it to a clock of a pre-scaler circuit, the pre-scaler input terminal circuit comprising: a bias current generator for generating a bias current from the input high frequency signal; A bias current source unit for flowing a bias current generated by the bias current generator to a predetermined magnitude; A bias unit for biasing a current generated by the bias current generator; And generating an offset voltage by the current generated by the bias current generator, and amplifying the input signal to output the clock signal of the pre-scaler circuit when the peak-peak value of the input high frequency signal is equal to or greater than the offset voltage. A pre-scaler input stage circuit comprising an offset voltage generator. 제1항에 있어서, 상기 오프셋 전압 발생부에서 발생되는 오프셋 전압은 조정됨을 특징으로 하는 프리-스케일러 입력단 회로.The pre-scaler input stage circuit of claim 1, wherein the offset voltage generated by the offset voltage generator is adjusted. 제1항에 있어서, 상기 바이어스 전류 발생부는 어느 한 쪽 베이스단에 상기 고주파 신호를 입력하고, 다른 한 쪽 베이스단이 상기 바이어스부에 접속되며, 에미터단과 컬렉터단 중 어느 한 쪽이 상기 바이어스 전류 소스부에 접속된 제1차동 증폭기; 베이스단이 상기 오프셋 전압 발생부에 접속되며, 에미터단과 컬렉터단이 전원 전압과 상기 제1차동 증폭기의 에미터단과 컬렉터단의 다른 한 쪽 사이에서 전기적으로 연결된 제2차동 증폭기; 베이스단이 상기 오프셋 전압 발생부에 접속되며, 에미터단과 컬렉터단이 전원전압과 상기 제1차동 증폭기의 에미터단과 컬렉터단의 다른 한 쪽 사이에서, 상기 제2차동 증폭기의 에미터단과 컬렉터단의 다른 한 쪽과 교차되게, 전기적으로 연결된 제3차동 증폭기; 및 상기 제1차동 증폭기의 에미터단과 켈렉터단의 어느 한 쪽에 전기적으로 연결된 저항을 포함하는 것을 특징으로 하는 프리-스케일러 입력단 회로.2. The bias current generator of claim 1, wherein the bias current generator is configured to input the high frequency signal to one base end, the other base end is connected to the bias part, and one of the emitter end and the collector end is the bias current. A first differential amplifier connected to the source unit; A second differential amplifier having a base end connected to the offset voltage generator and an emitter end and a collector end electrically connected between a power supply voltage and the other end of the emitter end and the collector end of the first differential amplifier; A base end is connected to the offset voltage generator, and an emitter end and a collector end are connected between the power supply voltage and the other end of the emitter end and the collector end of the first differential amplifier, and the emitter end and the collector end of the second differential amplifier. A third differential amplifier electrically connected to the other side of the third differential amplifier; And a resistor electrically connected to one of an emitter stage and a collector stage of the first differential amplifier. 제1항에 있어서, 상기 바이어스 전류 발생부는 어느 한 쪽 게이트단에 상기 고주파 신호를 입력하고, 다른 한 쪽 게이트단이 상기 바이어스부에 접속되며, 소오스단과 드레인단 중 어느 한 쪽이 상기 바이어스 전류 소스부에 접속된 제1차동 증폭기; 게이트단이 상기 오프셋 전압 발생부에 접속되며, 소오스단과 드레인단이 전원 전압과 상기 제1차동 증폭기의 소오스단과 드레인단의 다른 한 쪽 사이에서 전기적으로 연결된 제2차동 증폭기; 게이트단이 상기 오프셋 전압 발생부에 접속되며, 소오스단과 드레인단이 전원전압과 상기 제1차동 증폭기의 소오스단과 컬렉터단의 다른 한 쪽 사이에서, 상기 제2차동 증폭기의 소오스단과 드레인단의 다른 한 쪽과 교차되게, 전기적으로 연결된 제3차동 증폭기; 및 상기 제1차동 증폭기의 소오스단과 드레인단의 어느 한 쪽에 전기적으로 연결된 저항을 포함하는 것을 특징으로 하는 프리-스케일러 입력단 회로.The bias current generator of claim 1, wherein the bias current generator is configured to input the high frequency signal to one gate terminal, the other gate terminal is connected to the bias unit, and either one of a source terminal and a drain terminal is the bias current source. A first differential amplifier connected to the negative portion; A second differential amplifier having a gate terminal connected to the offset voltage generator, and having a source terminal and a drain terminal electrically connected between a power supply voltage and the other end of the source terminal and the drain terminal of the first differential amplifier; A gate terminal is connected to the offset voltage generator, and a source terminal and a drain terminal are connected between the power supply voltage and the source terminal of the first differential amplifier and the other of the collector terminal, and the other of the source terminal and the drain terminal of the second differential amplifier. A third differential amplifier electrically connected to the side; And a resistor electrically connected to one of a source terminal and a drain terminal of the first differential amplifier.
KR1019970041162A 1997-08-26 1997-08-26 Pre-scaler input stage circuit KR19990018069A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970041162A KR19990018069A (en) 1997-08-26 1997-08-26 Pre-scaler input stage circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970041162A KR19990018069A (en) 1997-08-26 1997-08-26 Pre-scaler input stage circuit

Publications (1)

Publication Number Publication Date
KR19990018069A true KR19990018069A (en) 1999-03-15

Family

ID=66046700

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970041162A KR19990018069A (en) 1997-08-26 1997-08-26 Pre-scaler input stage circuit

Country Status (1)

Country Link
KR (1) KR19990018069A (en)

Similar Documents

Publication Publication Date Title
KR100322539B1 (en) Sense amplifying apparatus of semiconductor integrated circuit
KR20000077108A (en) Voltage-controlled oscillator
US3392342A (en) Transistor amplifier with gain stability
KR100508641B1 (en) Differential amplifier
EP0400819B1 (en) Low bias, high slew rate operational amplifier
US3534279A (en) High current transistor amplifier stage operable with low current biasing
US4063185A (en) Direct coupling type power amplifier circuit
US3828241A (en) Regulated voltage supply circuit which compensates for temperature and input voltage variations
US6657496B2 (en) Amplifier circuit with regenerative biasing
KR100325900B1 (en) Semiconductor amplifier
KR19990018069A (en) Pre-scaler input stage circuit
US5162671A (en) Schmitt voltage comparator
US3739292A (en) Amplifier circuit using complementary symmetry transistors
US4590438A (en) Bipolar transistor circuit with FET constant current source
GB1318709A (en) Current amplifier circuits
JPS595990B2 (en) pulsed power circuit
US4825178A (en) Oscillator with noise rejection and square wave output
JPH051649B2 (en)
KR100221070B1 (en) Latch type sense amplifier circuit
JP2623954B2 (en) Variable gain amplifier
JP2006352930A (en) Power amplifier and method for operating power amplifier
KR950008954B1 (en) Comparator with hysterisys
KR100549938B1 (en) Internal voltage converter of a semiconductor memory device
KR100298876B1 (en) Burn-in entry circuit
SU1084962A1 (en) Differential amplifier

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination