KR19990016743A - Low capacity chip barista - Google Patents
Low capacity chip barista Download PDFInfo
- Publication number
- KR19990016743A KR19990016743A KR1019970039408A KR19970039408A KR19990016743A KR 19990016743 A KR19990016743 A KR 19990016743A KR 1019970039408 A KR1019970039408 A KR 1019970039408A KR 19970039408 A KR19970039408 A KR 19970039408A KR 19990016743 A KR19990016743 A KR 19990016743A
- Authority
- KR
- South Korea
- Prior art keywords
- barista
- layer
- chip
- coating layer
- laminate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/148—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/003—Thick film resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
- H01C7/102—Varistor boundary, e.g. surface layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
Abstract
이 발명은 저용량이면서 제조 및 취급중 변형이나 파손에 대한 저항성이 큰 저용량 칩 바리스타를 제공하기 위한 것임. 칩 바리스타는 용량을 낮추기 위하여 얇게 인쇄방법으로 형성한 코팅층으로 구성된 바리스타층, 바리스타층에 의하여 서로 연결되는 최소한 두 개의 내부전극, 바리스타층의 최소한 일측 표면에 적층되어 일체로 소결된 세라믹 시이트로 구성된 지지층 및 바리스타층의 측면에 내부전극과 연결되도록 형성된 외부전극을 포함함. 칩 바리스타는 세라믹 시이트의 표면에 바리스타코팅층과 바리스타 코팅층에 의하여 연결되는 최소한 두 개의 내부전극을 인쇄방법으로 형성하여 바리스타 적층제를 형성하고 적층체의 측면에 외부전극을 도포하고 소결하여 제조함. 저용량 칩 바리스타는 캐파시턴스의 용량이 적도록 바리스타 부분이 얇게 형성되어 있어서 기존의 바리스타로는 적용하기 어려운 고속 신호 회로에 적용이 가능하여 내부 또는 외부 서어지로부터 전자부품을 보호할수 있는 잇점을 갖고 있고 또한 세라믹 지지층에 의하여 지지되고 보강되므로 제조 및 취급중에 변형되거나 파손되지 않게 됨.The present invention is to provide a low capacity chip varistor having low capacity and high resistance to deformation or breakage during manufacture and handling. The chip barista is a barista layer consisting of a coating layer formed by a thin printing method to reduce the capacity, at least two internal electrodes connected to each other by the barista layer, and ceramics sintered integrally by being laminated on at least one surface of the barista layer. An external electrode formed to be connected to the internal electrode on the side of the support layer and the barista layer composed of the sheet. The chip barista forms at least two internal electrodes connected by the barista coating layer and the barista coating layer on the surface of the ceramic sheet by a printing method to form a barista laminate, and the external electrodes are coated on the sides of the laminate and sintered. Manufactured. The low-capacity chip varistor has a thinner barista part with less capacitance, which can be applied to high-speed signal circuits that are difficult to apply to conventional baristas, thereby protecting electronic components from internal or external surges. It has the advantage and is supported and reinforced by the ceramic support layer so that it does not deform or break during manufacture and handling.
Description
본 발명은 전자 기기에서 외부 및 내부 서어지(surge)에 의해 손상될수 있는 전자부품의 보호 및 낮은 캐패시턴스를 요구하는 전자회로에 이용할수 있는 적층형 저용량 칩 바리스타에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to stacked low capacity chip baristas that can be used in electronic circuits that require low capacitance and protection of electronic components that can be damaged by external and internal surges in electronic devices.
최근 전자기기의 경박 단소화 및 고기능화 추세에 따른 전자부품의 SMD 및 소형화에 의하여 고밀도 실장이 급속히 진행되어 왔다. SMD화된 전자제품에서 회로의 신호 속도는 MHZ 단위 이상이므로 이와같은 빠른 신호속도에서 빠르게 동작되기 위해서는 캐패시턴스를 10pF이하의 낮추어야 하며, 필요에 따라서는 5pF 이하로 낮출 필요성이 있을 때도 있다.In recent years, high-density mounting has been rapidly progressed by SMD and miniaturization of electronic components according to the trend of lighter and shorter and more functionalized electronic devices. Since the signal speed of circuits in SMD electronics is more than MHZ unit, the capacitance must be lowered below 10pF to operate fast at such high signal speed, and sometimes need to lower below 5pF.
이러한 요구조건에 부응하기 위하여 디스크 타입의 바리스타를 칩 형태로 개발하기 위한 연구가 급속히 진행되고 있으나 시이트를 적층시켜 제조하는 적층형 칩 바리스타는 바리스타를 구성하는 재질이 높은 유전율을 갖고 있어서 저용량의 칩 바리스타를 제조하는데 많은 문제점을 갖고 있다. 일반적으로 칩 바리스타를 구성하는 재질은 유전율이 크기 때문에 외부 전극과 접촉하는 양 단부의 면적이 넓으면 전극의 표면적에 관계없이 캐피시턴스의 용량이 증가하므로 용량을 감소시키기 위하여는 양 단부의 면적이 감소되도록 바리스타의 두께를 감소시켜야 한다.In order to meet these requirements, research is being conducted to develop a disk type barista in chip form. However, the stacked chip barista manufactured by stacking sheets has a low dielectric constant due to its high dielectric constant. There are many problems in manufacturing chip baristas. In general, the material of the chip barista has a high dielectric constant, so if the area of both ends in contact with the external electrode is large, the capacitance of the capacitor increases regardless of the surface area of the electrode. The thickness of the barista must be reduced so that this is reduced.
일반적으로 바리스타의 캐피시턴스 용량이 10pF 이하, 특히 5pF 이하로 되도록 하기 위하여는 바리스타층의 두께를 1mm 이하로 얇게 형성하여야 하는바, 바리스타의 두께를 1mm이하로 얇게 형성하면 적층후 소결시 또는 취급중에 변형되거나 파손될 위험성이 있어서 요구하는 저용량에 상응하도록 바리스타의 두께를 얇게 만들 수 없었다. 따라서 적층형 칩 바리스타는 동작속도와 관련된 캐패시턴스를 1000pF이하로 낮출 수 없는 것으로 알려 졌으며, 현재까지 전술한바와 같은 저용량 칩 바리스타는 개발되지 않았다. 따라서 고속 신호회로에 사용이 가능할 정도의 낮은 캐패시턴스 용량이 나타나면서 제조 또는 취급중 변형되거나 파손되지 않는 저용량 칩 바리스타가 요구되고 있다.In general, in order to make the capacitance of the barista less than 10pF, in particular less than 5pF, the thickness of the barista layer should be thinner than 1mm. If the thickness of the barista is thinner than 1mm, sintering after lamination There is a risk of deformation or breakage during or during handling, and the thickness of the barista could not be made thin enough to meet the required low dose. Therefore, it is known that the stacked chip barista cannot lower the capacitance related to the operating speed to less than 1000pF. Thus, the low-capacity chip barista as described above has not been developed. Therefore, there is a need for a low-capacitance chip varistor that does not deform or break during manufacture or handling while exhibiting a low capacitance capacity that can be used in a high-speed signal circuit.
본 발명의 목적은 고속 신호 회로에서 사용이 가능한 낮은 캐패시턴스 용량이 나타나면서 제조 중 또는 취급 중에 변형되거나 파손되지 않고 우수한 바리스타 특성을 나타낼 수 있는 저용량 칩 바리스타를 제공하기 위한 것이다.It is an object of the present invention to provide a low capacity chip barista capable of exhibiting excellent barista properties without deforming or breaking during manufacturing or handling while exhibiting low capacitance capacity that can be used in high speed signal circuits.
본 발명의 다른 목적은 전술한 형태의 저용량 칩 바리스타를 제조하는 방법을 제공하는 것이다.Another object of the present invention is to provide a method for producing a low capacity chip barista of the type described above.
전술한 발명의 목적은 고속 신호 회로에서 사용이 가능한 낮은 캐패시턴스 용량이 나타나도록 바리스타의 두께를 얇게 형성하고 바리스타층의 최소한 일측 표면에 바리스타층의 강도를 보완할 수 있는 강도와 두께를 갖고 있으면서 바리스타층의 바리스타 특성에 영향을 미치지 아니하는 유전율이 낮은 지지층을 형성하여서된 본 발명의 저용량 칩 바리스타에 의하여 달성된다.The object of the above-described invention is to form a thin barista so that a low capacitance capacity that can be used in a high-speed signal circuit is formed, and has strength and thickness that can complement the strength of the barista layer on at least one surface of the barista layer. The low-capacitance chip barista of the present invention is achieved by forming a support layer which has a low dielectric constant which does not affect the barista properties of the barista layer.
도 1은 이 발명에 의한 칩 바리스타의 사시도,1 is a perspective view of a chip barista according to the present invention,
도 2는 도 1에 도시된 칩 바리스타의 종방향 단면도,2 is a longitudinal cross-sectional view of the chip barista shown in FIG. 1, FIG.
도 3은 도 1에 도시된 칩 바리스타의 횡방향 단면도,3 is a cross-sectional view of the chip barista shown in FIG.
도 4는 본 발명에 의한 다른 형태의 칩 바리스타를 보인 사시도,4 is a perspective view showing another embodiment of the chip barista according to the present invention;
도 5는 도 4에 도시된 바리스타의 종방향 단면도,5 is a longitudinal sectional view of the barista shown in FIG. 4, FIG.
도 6은 본 발명에 의한 바리스타의 또 다른 예를 보인 종단면도,Figure 6 is a longitudinal cross-sectional view showing another example of the barista according to the present invention,
도 7은 도 6에 도시된 바리스타의 횡방향 단면도,7 is a cross-sectional view of the barista shown in FIG. 6,
도 8은 도 6에 도시된 바리스타의 적층체 구성을 보여주는 분해사시도,8 is an exploded perspective view showing a laminated structure of the barista shown in FIG.
도9 내지 11은 도 6에 도시된 바리스타에 유사한 구조로 되었으나 내부전극의 형태가 다른 칩 바리스타의 종방향 단면도,9 to 11 is a longitudinal cross-sectional view of a chip barista having a structure similar to that of the barista shown in FIG.
도 12는 본 발명에 의한 칩 바리스타의 다른 형태를 보인 종방향 단면도,12 is a longitudinal cross-sectional view showing another form of the chip barista according to the present invention;
도 13은 도 12에 도시된 바리스타의 횡방향 단면도,FIG. 13 is a cross-sectional view of the barista shown in FIG. 12;
도 14 내지 16은 도 13에 도시된 바리스타와 유사한 구조로 되었으나, 내부전극의 형태가 다른 칩 바리스타의 종방향 단면도이다.14 to 16 have a structure similar to that of the barista shown in FIG. 13, but are longitudinal cross-sectional views of chip varistors having different shapes of internal electrodes.
* 도면 주요부호의 설명* Description of the main symbols
10 : 적층체, 11 : 바리스타층, 12,12a : 지지층, 13,13a : 외부전극, 14,15,16 : 내부전극, 20 : 적층체, 21 : 바리스타층, 24,25 : 내부전극, 26,27,28 : 바리스타층, 29,30,31 : 내부전극DESCRIPTION OF SYMBOLS 10: laminated body, 11: barista layer, 12,12a: support layer, 13,13a: external electrode, 14,15,16: internal electrode, 20: laminated body, 21: barista layer, 24,25: internal electrode , 26,27,28: Barista layer, 29,30,31: Internal electrode
본 발명은 바리스타 재료로 구성되고 고속 신호 회로에 사용이 가능할 정도의 낮은 캐패시턴스 용량이 나타나도록 두께가 얇은 최소한 하나의 바리스타 코팅층으로 구성된 바리스타층, 바리스타층을 통하여 서로 연결되도록 바리스타층에 형성된 최소한 2개의 내부전극 및 바리스타층을 지지할수 있는 충분한 강도와 두께를 갖고 있고 바리스타층의 최소한 일측 표면에 적층되어 일체로되게 소결된 유전율이 극히 적은 지지층으로 구성된 적층체와 전술한 적층체의 최소한 일측면에 전술한 내부전극과 전기적으로 연결되게 형성된 외부 전극을 포함하는 저용량 칩 바리스타로 구성된다.The present invention relates to a barista layer made of a barista material and connected to each other through a barista layer and a barista layer composed of at least one barista coating layer having a thin thickness so as to exhibit a low capacitance capacity suitable for use in a high speed signal circuit. The laminate described above and a laminate comprising a support layer having extremely low dielectric constant sintered integrally by being laminated on at least one surface of the barista layer and having sufficient strength and thickness to support at least two internal electrodes and the barista layer formed on the substrate. It is composed of a low-capacitance chip barista including an external electrode formed on at least one side of the sieve and electrically connected to the above-described internal electrode.
본 발명의 칩 바리스타에 있어서, 지지층은 유전율이 극히 적어서 바리스타 특성에 영향을 미치지 아니하면서 사용 및 취급중에 외부의 충격으로부터 바리스타층을 보호할수 있는 충분한 강도와 두께를 갖고 있고, 바리스타층과 함께 소결할때 소결온도에서 병형되지 않는 재질로 형성한다. 지지층을 구성하는 재질로는 유전율이 극히 적은 세라믹 물질을 사용하는 것이 좋다. 전술한 세라믹 지지층은 바리스타층의 강도를 보완할수 있는 두께로 형성되는바, 최소한 0.1mm 이상의 두게를 갖도록 하는 것이 좋다. 전술한 지지층의 두께는 요구하는 캐피시턴스 용량과 사용조건에 따라 변경될수 있으며, 필요에 따라서는 전술한 범위를 벗어 날수도 있다.In the chip barista of the present invention, the support layer has a very low dielectric constant and has sufficient strength and thickness to protect the barista layer from external impacts during use and handling without affecting the barista characteristics. When sintered together, it is formed of a material that is not bottled at the sintering temperature. As a material for forming the support layer, it is preferable to use a ceramic material having a very low dielectric constant. The ceramic support layer described above is formed to a thickness that can complement the strength of the barista layer, it is preferable to have a thickness of at least 0.1mm. The thickness of the above-described support layer may be changed depending on the required capacitance capacity and use conditions, and may be out of the above-described range as necessary.
본 발명에 있어서, 바리스타층은 가능한한 두께가 얇을수록 좋은데, 바람직한 바리스타층의 두께는 1mm 이하, 특히 1μ 내지 1mm 범위로 되는 것이다. 전술한 바리스타층은 이미 알려진 바리스타 재료를 사용하여 제조할수 있는바, 대표적인 바리스타 재료로는 예를들면 ZnO, BaTiO3, SrTio3등이 있다. 또한 본 발명의 바리스타층은 1종 또는 2종 이상의 보조 재료를 바리스타 재료와 함께 포함할수 있는바, 보조 재료로는 Bi2O3, Sb2O3, MnO2, Co2O3, Ag2O, PbO 등이 있다. 전술한 바리스타 재료와 보조 재료들은 각각 단독으로 사용할수 있고 2종 이상을 배합하여 사용할수도 있다. 그러나 바리스타 재료와 보조 재료들은 전술한 물질들 외에 바리스타 재료와 보조재료로 사용되는 다른 물질을 사용할수도 있다.In the present invention, the thinner the barista layer is, the thinner it is, the better. The preferred barista layer has a thickness of 1 mm or less, particularly 1 μm to 1 mm. The barista layer described above may be manufactured using a known barista material, and examples of the barista material include ZnO, BaTiO 3 , and SrTio 3 . In addition, the barista layer of the present invention may include one or two or more auxiliary materials together with the barista material. As the auxiliary material, Bi 2 O 3 , Sb 2 O 3 , MnO 2 , Co 2 O 3 , Ag 2 O, PbO and the like. The above-described barista material and auxiliary materials may be used alone or in combination of two or more thereof. However, barista materials and auxiliary materials may use other materials used as barista materials and auxiliary materials in addition to the above materials.
바리스타층은 세라믹 지지층의 전면에 형성될수도 있고 내부전극이 형성된 세라믹 시이트 표면의 일부분에만 부분적으로 형성될수도 있다. 이러한 구성에 의하면 바리스타 시이트의 두께가 얇으면서 외부로 노출되는 면적이 적으므로 보다 낮은 캐피시터 용량의 칩 바리스타를 얻을수 있게 된다.The barista layer may be formed on the front surface of the ceramic support layer or may be partially formed only on a part of the surface of the ceramic sheet on which the internal electrodes are formed. According to such a structure, since the thickness of the barista sheet is small and the area exposed to the outside is small, a chip barista having a lower capacitor capacity can be obtained.
내부전극은 적층체의 양측에서 외부전극과 연결되는 최소한 두 개의 전극을 포함하며, 바리스타층의 표면에 형성될수도 있고 지지층의 표면에 형성될수도 있다. 전술한 두 내부전극은 바리스타층의 동일 표면상에 형성될수도 있고, 바리스타층의 양측에 형성될수도 있다. 그러나 내부전극들은 서로 직접 연결되지 않고 바리스타층을 통하여 연결되도록 하여야 한다.The inner electrode includes at least two electrodes connected to the outer electrode at both sides of the stack, and may be formed on the surface of the barista layer or on the surface of the support layer. The two internal electrodes described above may be formed on the same surface of the barista layer, or may be formed on both sides of the barista layer. However, the internal electrodes should be connected through a barista layer rather than directly connected to each other.
필요에 따라서는 외부전극과 연결되지 않는 최소한 하나의 제3 내부전극을 외부전극과 연결되는 전술한 두 내부전극에 바리스타층을 통하여 연결되도록 형성할수 있다. 이 경우 제3 내부전극은 전술한 두 내부전극중의 최소한 하나와 평행하게 바리스타층의 동일 표면상에 형성할수도 있고 두 내부전극중의 최소한 하나와 바리스타층을 사이에 두고 서로 겹쳐지도록 바리스타층의 양측에 위치하도록 형성할수도 있다.If necessary, at least one third internal electrode which is not connected to the external electrode may be formed to be connected to the aforementioned two internal electrodes connected to the external electrode through a barista layer. In this case, the third internal electrode may be formed on the same surface of the barista layer in parallel with at least one of the two internal electrodes described above, and may be overlapped with each other with at least one of the two internal electrodes and the barista layer interposed therebetween. It may be formed to be located on both sides of the star layer.
본 발명은 전술한 형태의 칩 바리스타를 제조하는 방법에도 관계된다.The present invention also relates to a method of manufacturing the chip barista of the above-described form.
본 발명의 방법은 지지층의 표면에 바리스타 재료로된 페이스트 또는 잉크를 스크린 인쇄방법과 같은 적당한 도포방법으로 도포하여 제1 바리스타 코팅층을 형성하고 건조한 다음 바리스타 코팅층의 표면에 외부전극과 연결되는 제1 내부전극을 형성하고, 그 상면에 제2 바리스타 코팅층과 외부전극에 연결되는 제2 내부전극을 형성한후, 그 상면에 필요에 따라 바리스타층 및/또는 지지층을 적층하여 바리스타 적층체를 형성한다. 이어서 내부전극들이 노출된 적층체의 측면에 외부전극을 내부전극과 연결되도록 형성하고 바리스타 코팅층이 지지층과 일체로되게 소결하여 제조하는 방법으로 구성된다.In the method of the present invention, a paste or ink made of a barista material is applied to the surface of the support layer by a suitable coating method such as a screen printing method to form a first barista coating layer, and then dried and connected to an external electrode on the surface of the barista coating layer. A first inner electrode is formed, and a second barista coating layer and a second inner electrode connected to the external electrode are formed on the upper surface thereof, and then the barista layer and / or the support layer are laminated on the upper surface of the barista layer as necessary. Form a sieve. Subsequently, the external electrodes are formed on the side surfaces of the laminate in which the internal electrodes are exposed, and the barista coating layer is sintered to be integrated with the support layer.
본 발명에 있어서, 바리스타 층을 형성하는 바리스타 코팅층은, 예를들면 ZnO, BaTio3, SrTiO3중에서 선택한 일종 또는 그 이상의 바리스타 주재료 90-95중량%를 Bi2O3, Sb2O3, MnO2, Co2O3, Ag2O, PbO 중에서 선택한 1종 또는 그 이상의 바리스타 보조재료 5-10중량%와 배합하고, 이 배합물에 배합물 중량을 기준으로 3-8중량%의 유기 바인다를 가하고 적량의 유기용제를 가하여 실크스크린 인쇄가 가능한 페이스트 또는 잉크상태로 만들고 스크린인쇄방법으로 코팅한다.In the present invention, the varistor coating layer to form the varistor layer may be, for example ZnO, BaTio 3, SrTiO 3 a kind or more varistors 90-95% by weight of the main material selected from Bi 2 O 3, Sb 2 O 3 5-10% by weight of one or more varistor auxiliary materials selected from among MnO 2 , Co 2 O 3 , Ag 2 O, and PbO, and 3-8% by weight of organic binder based on the weight of the formulation. Add an appropriate amount of organic solvent to make a silkscreen printing paste or ink and coat it by screen printing method.
본 발명에 사용할수 있는 유기 바인다로는, 예를들면 피부이에이, 피부이비 또는 에틸셀룰로우스가 사용될수 있다. 유기용제로는 토피놀, 부틸캐피톨, 메타놀, 에타놀과 같은 알콜이 사용될수 있다. 그러나 전술한 유기 바인다와 유기 용제는 예를들어 설명한 것으로서, 본 발명에 사용되는 바인다와 용제가 전술한 물질에 한정되는 것은 아니다.As organic binders that can be used in the present invention, for example, skin A, skin EB or ethyl cellulose can be used. As the organic solvent, alcohols such as tofinol, butyl capitol, methanol and ethanol may be used. However, the above-described organic binder and the organic solvent have been described as examples, and the binder and the solvent used in the present invention are not limited to the above-described materials.
본 발명에 사용되는 지지층은 유전율이 적어서 바리스타 특성에 영향을 미치지 아니하는 금속산화물을 포함하는 세라믹 물질의 분말에 유기 용제를 가하여 볼밀에서 밀링하여 균질이 되게 혼합하고 합성수지 필름에 요구하는 두께로 되도록 도포하고 건조하여 제조할수 있다.The support layer used in the present invention has a low dielectric constant so that the organic solvent is added to the powder of the ceramic material including the metal oxide which does not affect the barista characteristics, milled in a ball mill, mixed homogeneously, and the thickness required for the synthetic resin film. Can be applied and dried.
전술한 바리스타의 내부전극은 Pt, Ag-Pt등 전도성 금속의 산화물을 포함하는 슬러리를 실크스크린 인쇄방법으로 인쇄하여 형성하는 것이 편리하다. 전술한 내부전극은 밴드형으로 형성할수도 있고 선상으로 형성할수도 있는바, 칩 바리스타의 완성품이 형성되도록 전극이 형성된 시이트를 소편의 적층체로 절단하였을 때는 전술한 내부전극의 최소한 일부가 외부전극과 연결되도록 적층체의 최소한 일측면으로 노출되어야 한다.The internal electrode of the barista described above is conveniently formed by printing a slurry containing an oxide of a conductive metal such as Pt or Ag-Pt by a silk screen printing method. The above-described internal electrode may be formed in a band shape or in a linear shape. When the sheet in which the electrode is formed is cut into a laminate of small pieces so that a finished product of the chip barista is formed, at least a part of the above-described internal electrode is an external electrode. It must be exposed on at least one side of the stack to connect with the.
본 발명의 또 하나의 형태에 따르면, 칩 바리스타는 세라믹 지지층, 지지층의 4주 측면으로 노출되지 않도록 지지층의 표면 내측에만 형성된 바리스타층 및 바리스타층에 의하여 연결되도록 형성된 외부전극과 연결되는 최소한 2개의 내부전극을 포함하는 바리스타 적층체와 전술한 내부전극과 연결되도록 적층체의 양 측면에 형성된 외부전극을 포함한다.According to another aspect of the invention, the chip barista is connected to the ceramic support layer, an external electrode formed to be connected by the barista layer and the barista layer formed only inside the surface of the support layer so as not to be exposed to the four main sides of the support layer. A barista laminate including two internal electrodes and an external electrode formed on both sides of the laminate to be connected to the above-described internal electrodes.
전술한 형태의 칩 바리스타에 있어서, 바리스타층은 바리스타 재료의 페이스트를 평평한 지지층의 표면에 코팅하여 형성할수도 있고 지지층의 표면에 형성된 바리스타층의 표면에 형성할수도 있으며 지지층의 표면에 홈을 형성하고 홈내에 바리스터 페이스트를 캐스팅 방법으로 삽입하여 형성할수도 있다. 전술한 바리스타층은 지지체의 4주 측면으로 노출되지 않으면서 외부전극과 연결되는 두 내부전극의 내측 단부와 연결되도록 형성되어야 한다. 바리스타층은 최하방의 내부전극과 지지체 표면 사이에도 형성될수 있다.In the above-described chip barista, the barista layer may be formed by coating a paste of a barista material on the surface of the flat support layer, or may be formed on the surface of the barista layer formed on the surface of the support layer, and on the surface of the support layer. It may be formed by forming a groove and inserting a varistor paste into the groove by a casting method. The barista layer described above should be formed to be connected to the inner ends of the two internal electrodes connected to the external electrodes without being exposed to the four main sides of the support. The barista layer may also be formed between the lowermost internal electrode and the support surface.
전술한 형태의 칩 바리스타에 있어서, 내부전극은 외부전극에 연결되는 최소한 두 개의 내부전극을 포함하며, 필요에 따라서는 외부전극과 연결되지 않으면서 전술한 두 내부전극과 바리스타층을 통하여 연결된 제3 내부전극을 포함할수도 있다. 전술한 외부전극과 연결되는 두 내부전극들은 지지체의 표면에 코팅층의 형태로 형성되지만 각개 내부전극의 내측 단부는 바리스타층에 접촉하도록 형성하여 두 내부전극이 바리스타층에 의하여 서로 연결되도록 한다.In the above-described chip barista, the internal electrode includes at least two internal electrodes connected to the external electrodes, and if necessary, the internal electrodes are connected to the aforementioned two internal electrodes and the barista layer without being connected to the external electrodes. It may also include a third internal electrode. The two internal electrodes connected to the external electrode are formed in the form of a coating layer on the surface of the support, but the inner ends of the respective internal electrodes are formed to contact the barista layer so that the two internal electrodes are connected to each other by the barista layer.
바리스타층이 지지층의 홈내에 삽입되게 형성하는 경우에는 캐스팅방법에 의하여 형성할 수 있다. 이와 같이 바리스타층을 홈내에 형성하면 바리스타층에 의한 칩 바리스타의 두께 증가를 감소시킬수 있게 된다.When the barista layer is formed to be inserted into the groove of the support layer, it can be formed by a casting method. In this way, when the barista layer is formed in the groove, the increase in the thickness of the chip barista by the barista layer can be reduced.
본 발명에 의한 바리스타는 바리스타층이 외부전극이 부착된 측면으로 노출되지 아니하므로 캐피시터의 용량을 5pF, 특히 3pF 이하로 낮추는데 특히 유리하게 이용할수 있다.The barista according to the present invention can be particularly advantageously used to lower the capacitance of the capacitor to 5pF, especially 3pF or less, since the barista layer is not exposed to the side to which the external electrode is attached.
본 발명의 칩 바리스타는 바리스타를 구성하는 바리스타층이 코팅방법에 의하여 형성되므로 바리스타층의 두께가 얇으면서도 유전율이 극히 적은 세라믹 시이트로된 지지층에 지지되어 있어서 바리스타의 성형 및 사용중 변형되거나 파손되지 않게되고 또한 캐피시턴스의 용량에 관계되는 외부전극과 접촉하는 양 측면의 면적이 적으므로 캐피시턴스의 용량이 낮아지게 된다.In the chip barista according to the present invention, since the barista layer constituting the barista is formed by a coating method, the barista layer is supported by a ceramic layer having a thin thickness and a very low dielectric constant, and is thus modified during molding and use of the barista. The capacity of the capacitance is lowered because the area of both sides which are in contact with the external electrode which is not damaged or damaged and which is related to the capacitance of the capacitance is small.
본 발명에 의하면, 바리스타의 캐피시타 용량을 10pF, 특히 5pF 이하로 낮출수 있어서 전자부품을 내부 또는 외부 서어지로부터 효과적으로 보호할수 있는 고속 동작특성을 나타내는 우수한 바리스타를 얻을수 있게 된다.According to the present invention, the capacitor capacity of the barista can be lowered to 10 pF, in particular 5 pF or less, so that an excellent barista exhibiting high-speed operation characteristics capable of effectively protecting electronic components from internal or external surges can be obtained.
이하 본 발명을 도면에 의하여 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명에 의한 칩 바리스타의 한 형태를 보여주는 사시도로서, 칩 바리스타는 바리스타층(11), 내부전극(14), (15), (16) 및 바리스타층의 양면에 적층된 세라믹 지지층(12), (12a)으로 구성된 적층체(10)와 적층체의 양 측면에 전술한 두 내부전극에 연결되도록 형성된 외부전극을 포함한다. 전술한 바리스타층(11)은 인쇄방법으로 형성된 다수의 바리스타 코팅층들이 소결시 일체로되게 합체되어 형성된 것이다. (바리스타 코팅층에 대하여는 후에 상세하게 설명한다.) 도 1, 2, 및 3에 따르면, 전술한 바리스타층(11)은 두 지지층(12), (12a) 사이의 전체 표면에 형성되어 있어서 그 외주연부가 적층체(1)의 측면으로 노출되게 되었다. 그리고 내부전극(14), (16)은 적층체의 일 측면으로 노출되어 외부전극(13)에 연결되고 내부전극(15)은 적층체(10)이 다른 쪽 측면으로 노출되어 외부전극(13a)과 연결되었다. 이 칩 바리스타는 바리스타층(11)이 상하 양면에서 지지층(12), (12a)에 의하여 지지되었다.1 is a perspective view showing a form of a chip barista according to the present invention, wherein the chip barista is laminated on both sides of the barista layer 11, the internal electrodes 14, 15, 16 and the barista layer. And a stack 10 formed of ceramic support layers 12 and 12a and external electrodes formed on both sides of the stack to be connected to the two internal electrodes described above. The barista layer 11 described above is formed by integrating a plurality of barista coating layers formed by a printing method into a single body during sintering. (The barista coating layer will be described later in detail.) According to FIGS. 1, 2, and 3, the above-described barista layer 11 is formed on the entire surface between the two support layers 12, 12a, The outer periphery was exposed to the side of the laminate 1. The inner electrodes 14 and 16 are exposed to one side of the stack to be connected to the outer electrode 13, and the inner electrode 15 is exposed to the other side of the stack 10 to the outer electrode 13a. Was connected with. This chip barista was supported by the support layers 12 and 12a on both sides of the barista layer 11.
도 4 및 5는 다른 형태의 칩 바리스타를 도시한 것으로서, 도 1의 바리스타와 유사한 구성으로 되었으나, 바리스타층(11)이 지지층(12)에 의하여 일측 표면에서만 지지되도록 되었다. 이 칩 바리스타의 바리스타층(11)도 도 1의 바리스타층과 마찬가지로 다수의 인쇄 피막으로 형성된 바리스타 코팅층으로 구성되었다.4 and 5 illustrate a chip barista of another type, which has a configuration similar to that of the barista of FIG. 1, but the barista layer 11 is supported only on one surface by the support layer 12. The barista layer 11 of this chip barista was also composed of a barista coating layer formed of a plurality of printed films, similarly to the barista layer of FIG.
도 6은 또 다른 형태의 칩 바리스타를 보여주는 단면 개략도로서, 이 칩 바리스타는 내부전극(24), (25)을 갖고 있는 인쇄층으로 형성된 바리스타층(21)이 상하 양면에서 지지층(12), (12a)에 의하여 지지되었고, 전술한 두 내부전극들은 각각 적층체(20)의 양 측면에서 외부전극(13), (13a)과 연결되었다. 이 칩 바리스타의 바리스타층(21)은 적층체(20)의 전체 길이에 걸쳐 형성되었으나, 도 7에 도시된바와 같이 그 폭은 적층체의 폭보다 좁게 형성되어 있어서 바리스타층(21)이 적층체(20)의 양 측면으로 노출되지 않도록 되었다.6 is a schematic cross-sectional view showing another form of chip barista, in which the barista layer 21 formed of a printed layer having internal electrodes 24 and 25 has a support layer 12 on both sides of the top and bottom. ), And the two internal electrodes described above were connected to the external electrodes 13 and 13a on both sides of the laminate 20, respectively. The barista layer 21 of the chip barista was formed over the entire length of the laminate 20, but as shown in FIG. 7, the width thereof was formed narrower than the width of the laminate, so that the barista layer 21 was formed. It is no longer exposed to both side surfaces of the laminate 20.
도 8은 전술한 도 6 및 7에 도시된 칩 바리스타 적층체(20)의 제조공정을 보인 분해사시도이다. 도 8에 따르면 적층체(20)는 지지층(12), 지지층(12)의 표면에 인쇄방법으로 형성한 바리스타 코팅층(26), 내부전극(24), 내부전극(24)의 상면에 인쇄방법으로 형성한 바리스타 코팅층(27), 내부전극(25), 내부전극(25)의 상면에 인쇄방법으로 형성한 바리스타 코팅층(28) 및 상부 지지층(12a)로 구성되었다. 전술한 지지층, 바리스타층 및 내부전극들은 순차적으로 적층되게 형성되지만 적층체를 형성한후 소결하면 서로 결합되어 도 6 및 7에 도시된 바와 같이 일체화된다. 전술한 도면에는 지지층과 바리스타층이 별도의 층으로 구분되게 표현되었으나, 이는 설명의 편의를 위하여 분리한 것이고 실제적으로는 바리스타층과 지지층들도 소결시 일체화되었다.FIG. 8 is an exploded perspective view illustrating a manufacturing process of the chip barista laminate 20 illustrated in FIGS. 6 and 7. According to FIG. 8, the laminate 20 has a printing method on the upper surface of the support layer 12, the barista coating layer 26 formed by the printing method on the surface of the support layer 12, the internal electrode 24, and the internal electrode 24. The barista coating layer 27, the internal electrode 25, and the barista coating layer 28 and the upper support layer 12a formed by the printing method on the upper surface of the internal electrode 25 were formed. The above-described support layer, barista layer, and internal electrodes are sequentially stacked, but when the laminate is formed and then sintered, they are combined and integrated as shown in FIGS. 6 and 7. In the above-described drawings, the support layer and the barista layer are represented as separate layers, but this is separated for convenience of description and the barista layer and the support layers are actually integrated during sintering.
전술한 형태의 칩 바리스타는 바리스타층이 전면에 형성된 경우보다 외부로 노출되는 바리스타층의 표면적이 적게 되므로 보다 낮은 캐피시턴스 용량을 나타내게 된다. 그리고 양측면 연부에서 동질의 상하 지지층이 결합되므로 결합력이 강하여 지지층의 전체표면에 바리스타층이 형성된 경우보다 강도가 더 향상되게 된다.The chip barista of the above-described type has a lower capacitance since the surface area of the barista layer exposed to the outside is smaller than that of the barista layer formed on the front surface. In addition, since the homogeneous upper and lower support layers are coupled at both side edges, the bonding strength is high, and thus the strength is further improved than when the barista layer is formed on the entire surface of the support layer.
도 9 내지 11에 도시된 칩 바리스타는 도 6 내지 8에서와 같이 적층체(20a)를 구성하는 바리스타층(21a,b,c)이 인쇄방법으로 형성된 바리스타 코팅층으로 구성되었으나 내부전극의 형태가 도 6 내지 8의 칩 바리스타와는 다르게 형성되었다.The chip barista shown in FIGS. 9 to 11 is composed of a barista coating layer in which the barista layers 21a, b and c constituting the laminate 20a are formed by a printing method as shown in FIGS. The shape was formed differently from the chip baristas of Figs.
도 9의 칩 바리스타에 따르면, 지지층(12)의 표면에 인접한 내부전극(29)은 외부전극들과 연결되지 않게 되었고, 외부전극과 연결되는 두 개의 내부전극(24a),(25a)들은 동일 평면상에 형성되었으나 서로 직접 연결되지 않도록 형성되었다. 그리고 전술한 두 내부전극(24a), (25a)들은 내부전극(29)과도 직접 연결되지 않고 바리스타층을 통하여 연결되도록 되었다. 전술한 형태의 칩 바리스타에 있어서도 바리스타층과 내부전극들은 도 6의 칩 바리스타와 같이 인쇄방법으로 형성된다.According to the chip barista of FIG. 9, the internal electrodes 29 adjacent to the surface of the support layer 12 are not connected to the external electrodes, and the two internal electrodes 24a and 25a connected to the external electrodes are the same. It was formed on a plane but not directly connected to each other. In addition, the two internal electrodes 24a and 25a described above are not directly connected to the internal electrodes 29 but are connected through a barista layer. In the above-described chip barista, the barista layer and the internal electrodes are formed by the printing method as in the chip barista of FIG.
도 10에 도시된 칩 바리스타는 상하 층으로 분리되게 형성된 외부전극과 연결되는 두 개의 내부전극(24b), (25b)과 외부전극에 연결되지 아니하는 두 개의 내부전극(30),(31)을 갖고 있다. 외부전극과 연결되는 두 개의 내부전극(24b), (25b)들은 서로 다른 높이에 형성되었으며, 각각 외부전극과 연결되지 아니하는 내부전극(30), (31)과 동일 평면상에 형성되었다.The chip barista shown in FIG. 10 includes two internal electrodes 24b and 25b connected to an external electrode formed to be separated into upper and lower layers, and two internal electrodes 30 and 31 not connected to an external electrode. Have Two internal electrodes 24b and 25b connected to the external electrodes are formed at different heights, and are formed on the same plane as the internal electrodes 30 and 31 not connected to the external electrodes, respectively.
도 11에 도시된 칩 바리스타는 도 6에 도시된 칩 바리스타와 동일한 구성으로 되었으나 외부전극과 연결되는 두 개의 내부전극(24c), (25c)들의 내단부가 서로 상하로 겹쳐지지 않고 길이방향으로 떨어져 있도록 되었다.The chip barista shown in FIG. 11 has the same configuration as the chip barista shown in FIG. 6, but the inner ends of the two internal electrodes 24c and 25c connected to the external electrodes do not overlap each other in the longitudinal direction. I stayed away.
도 12 내지 15는 바리스타층(21d, e, f, g)이 외부로 노출되지 않고 내부에만 형성된 본 발명에 의한 칩 바리스타의 또 다른 형태를 도시한 것이다. 이러한 형태의 칩 바리스타에 있어서는 바리스타층이 최소한 2개 이상의 내부전극과 겹쳐지도록 바리스타 성형체의 내측에만 형성되어 바리스타층의 외주연부가 적층체의 외측으로 노출되지 않게 되었다. 내부전극은 바리스타층의 표면에 직접 형성될수도 있고, 지지층의 표면에 형성된 바리스타층의 표면에 형성될수도 있다. 그러나 적층체의 외주연부측에 형성되는 내부전극의 최소한 일부분은 직접 지지층에 형성된다.12 to 15 show another embodiment of the chip barista according to the present invention in which the barista layers 21d, e, f, and g are not exposed to the outside and are formed only inside. In this type of chip barista, the barista layer is formed only inside the barista molded body so as to overlap at least two internal electrodes so that the outer periphery of the barista layer is not exposed to the outside of the laminate. The internal electrode may be formed directly on the surface of the barista layer, or may be formed on the surface of the barista layer formed on the surface of the support layer. However, at least a portion of the internal electrodes formed on the outer circumferential side of the laminate is directly formed on the support layer.
도 12 및 13에 따르면, 칩 바리스타는 적층된 바리스타 코팅층으로 구성된 바리스타층(21d)과 전술한 바리스타층내에 상하로 분리되게 형성된 두 개의 내부전극(24d), (25d)을 갖고 있고, 내부전극(24d)은 직접 지지층(12)의 표면에 형성되었으며, 바리스타층(21d)은 외부전극이 형성된 측면은 물론이고 외부전극이 형성되지 아니한 측면에서도 외부로 노출되지 않게 형성되었다. 이러한 구성에 의하면 바리스타층(21d)이 적층체(20d)의 외주면에서 외부전극과 직접적으로 연결되지 아니하므로 바리스타의 캐피시턴스를 더 낮게 할수 있다.According to Figs. 12 and 13, the chip barista has a barista layer 21d composed of laminated barista coating layers and two internal electrodes 24d and 25d separated up and down in the above-described barista layer. The internal electrode 24d was formed directly on the surface of the support layer 12, and the barista layer 21d was formed not to be exposed to the outside not only on the side where the external electrode was formed but also on the side where the external electrode was not formed. According to this configuration, since the barista layer 21d is not directly connected to the external electrode on the outer circumferential surface of the stack 20d, the capacitance of the barista can be lowered.
도 14 내지 16은 도 12와 같은 형태의 칩 바리스타에 있어서, 내부전극의 형태를 달리한 칩 바리스타를 도시한 것이다. 도 14에 따르면, 칩 바리스타는 지지층(12)에 외부전극과 연결되지 않도록 형성된 내부전극(29e)과 전술한 내부주전극과 높이가 다른 동일평면상에 형성된 외부전극과 연결되는 두 개의 내부전극(24e), (25e)을 포함한다.14 to 16 illustrate chip varistors having different shapes of internal electrodes in the chip varistors of the type shown in FIG. 12. According to FIG. 14, the chip barista has two internal electrodes connected to the internal electrode 29e formed on the support layer 12 so as not to be connected to the external electrodes and the external electrodes formed on the same plane having a different height from the aforementioned internal main electrode. And 24e and 25e.
도 15에 따르면, 칩 바리스타는 지지층(12)의 표면에 형성된 두 개의 내부전극(24f), (25f) 및 전술한 내부전극들과 높이가 다르게 형성된 두 개의 내부전극(30f), (31f)을 포함한다. 전술한 전극들 중에서 내부전극(24f), (25f)은 적층체의 양 측면으로 연장되어 외부전극과 연결되게 되었으며, 내부전극(30f), (31f)은 외부전극 및 전술한 내부전극과 직접 연결되지 않도록 되었다. 그리고, 내부전극들이 겹쳐지는 부분에는 내부전극들 사이에 바리스타층(21f)이 형성되어 외부전극들과 연결된 내부전극(24f), (25f)들이 바리스타층과 내부전극(30f), (31f)을 통하여 서로 연결되게 되었다.According to FIG. 15, the chip barista includes two internal electrodes 24f and 25f formed on the surface of the support layer 12 and two internal electrodes 30f and 31f formed differently from the aforementioned internal electrodes. It includes. Among the above-described electrodes, the inner electrodes 24f and 25f extend to both sides of the stack to be connected to the external electrodes, and the inner electrodes 30f and 31f are directly connected to the external electrodes and the aforementioned inner electrodes. It was not to be. In addition, a barista layer 21f is formed between the internal electrodes at portions where the internal electrodes overlap, so that the internal electrodes 24f and 25f connected to the external electrodes are the barista layer and the internal electrodes 30f and 31f. Through each other.
도 16에 따르면, 칩 바리스타는 지지층(12)의 표면에 두 개의 내부전극(24g), (25g)이 외부전극과 연결되도록 측면까지 연장되도록 형성되었고, 내부전극의 상면에는 두 내부전극(24g), (25g)의 단부와 겹쳐지도록 바리스타층(21g)이 형성되었다.According to FIG. 16, the chip barista is formed such that two internal electrodes 24g and 25g extend to the side surface of the support layer 12 to be connected to the external electrode, and two internal electrodes 24g on the upper surface of the internal electrode. ), A barista layer 21g was formed so as to overlap with the ends of (25g).
전술한 형태의 칩 바리스타에 있어서, 바리스타층과 내부전극들은 모두 실크스크린 인쇄방법과 같은 도포방법에 의하여 형성된 코팅층으로 형성된다.In the chip barista of the above-described type, both the barista layer and the internal electrodes are formed of a coating layer formed by a coating method such as a silkscreen printing method.
본 발명에 의한 칩 바리스타의 제조공정을 간단하게 설명하면 다음과 같다.The manufacturing process of the chip barista according to the present invention will be briefly described as follows.
세라믹 전자부품의 제조공정을 간단하게 설명하면 다음과 같다.The manufacturing process of the ceramic electronic component is briefly described as follows.
세라믹 전자부품의 제조에 사용하는 유전율이 극히 적은 세라믹 분말을 피부이에이등과 같은 유기 바인터와 혼합하고 유기 용제인 메타놀과 같은 알콜을 가하여 슬러리상태로 만든다음 폴리에틸렌 필름같은 합성수지 필름위에 0.1mm 이상의 두께로 되도록 도포하고 건조하여 세라믹 시이트로된 지지층을 형성한다. 별도로 ZnO, BaTio3, SrTiO3중에서 선택한 바리스타 주재료 90-95중량%를 Bi2O3, Sb2O3, MnO2등의 바리스타 부 재료 5-10중량%와 배합하고 피부이에이와 같은 유기바인다를 바리스타 재료 전체의 무게를 기준으로 5% 정도 첨가한 다음, 생성된 혼합물에 토피놀과 같은 유기용제를 첨가하고 볼 밀에서 균질이되게 밀링하여 페이스트 또는 잉크형태의 바리스타 조성물을 얻는다. 전술한 지지층을 구성하는 세라믹 시이트의 표면에 바리스타 조성물을 실크스크린 인쇄방법으로 20마이크론 내지 1mm 두께로 인쇄하여 제1 바리스타 코팅층을 형성하고, 바리스타 코팅층의 상면에 PtO 슬러리를 실크스크린 방법으로 인쇄하여 제1 내부전극을 형성한다. 이어서, 동일한 방법으로 제1 내부전극의 상면에 내부전극이 완전히 덮히도록 제2 바리스타 코팅층과 제2 내부전극을 순차적으로 형성하여 바리스타 적층체를 형성한다. 필요에 따라서는 전술한 제2 내부전극 상면에 전극 보호용 바리스타층을 형성하거나 또는 바리스타층을 코팅하고 세라믹 시이트를 적층하여 지지층을 형성할수도 있다.Ceramic powder with very low dielectric constant used in the manufacture of ceramic electronic components is mixed with organic binders such as skin ai, etc., and made into a slurry by adding alcohol such as organic solvent methanol, and then thickness of 0.1mm or more on synthetic resin film such as polyethylene film It is applied so as to be dried and dried to form a support layer made of ceramic sheet. Additionally, ZnO, BaTio 3, SrTiO 3 the varistor main ingredient 90-95% by weight of Bi 2 O selected from 3, Sb 2 O 3, MnO 2 , etc. of the varistor material portion 5 to 10% by weight of formulation, and this skin The organic The binder is added about 5% of the total weight of the barista material, and then, to the resulting mixture, an organic solvent such as tofinol is added and homogeneously milled in a ball mill to obtain a barista composition in paste or ink form. The first barista coating layer was formed by printing the barista composition on the surface of the ceramic sheet constituting the above-described support layer by a silkscreen printing method with a thickness of 20 microns to 1 mm, and the PtO slurry was coated on the top of the barista coating layer by the silkscreen method. Printing is performed to form the first internal electrode. Subsequently, the second varistor coating layer and the second internal electrode are sequentially formed in order to completely cover the internal electrode on the upper surface of the first internal electrode, thereby forming a barista laminate. If necessary, a support layer may be formed by forming a barista layer for protecting an electrode on the upper surface of the second internal electrode described above, or by coating a barista layer and laminating a ceramic sheet.
앞에서 제조한 바리스타 적층체의 양 측면에 외부전극을 전술한 내부전극과 연결되는 외부전극을 형성하고 오븐속에서 800-1300℃의 온도로 소결하여 바리스타 코팅층들이 일체화된 바리스타층이 일면 또는 양면에서 세라믹 지지층으로 보강된 칩 바리스타를 얻는다.On both sides of the barista laminate manufactured above, external electrodes are formed on both sides of the barista layer and the sintering layer is integrated at the temperature of 800-1300 ° C. in an oven to form a barista coating layer integrated on one side or A chip barista reinforced with a ceramic support layer on both sides is obtained.
전술한 본 발명에 의하면 바리스타층이 인쇄방법으로 형성되므로 그 두께가 얇아서 외부전극과 접촉하는 면적이 적으므로 바리스타가 저용량으로 되면서도 일측 또는 양측 표면에서 유전율이 적은 세라믹 지지층에 의하여 지지되므로 그 강도가 보강되어 제조 또는 취급중에 변형되거나 파손되지 않게 된다.According to the present invention described above, since the barista layer is formed by a printing method, the thickness of the barista layer is small, so that the area of contact with the external electrode is small, and thus the barista is supported by a ceramic support layer having a low dielectric constant on one or both surfaces while having a low capacity. Is reinforced so that it is not deformed or broken during manufacture or handling.
특히, 본 발명에 따르면 바리스타층이 인쇄방법에 의하여 코팅층으로 형성되므로 바리스타층이 지지층의 내부에만 형성되고 외부전극이 부착된 적층체의 측면으로 노출되지 않도록 형성할수 있다. 이와 같이 바리스타층이 적층체의 내부에만 형성된 경우에는 바리스타층이 외부전극과 접촉하지 아니하므로 바리스타의 캐피스턴스를 보다 더 낮출수 있게된다. 특히 바리스타층이 내부에만 형성된 칩 바리스타는 최상부 내부전극 또는 내부전극의 표면에 형성된 보호용 바리스타층 표면에 제2 세라믹 시이트로된 지지층을 형성하는 경우, 적층체 제조시 적층체의 네 주연부에서 동일한 성분으로 형성된 상하 세라믹 시이트가 서로 결합되므로 적층체의 결합력이 보다 견고하게 되어 칩 바리스타의 강도가 이질 성분의 바리스타층을 통하여 결합된 경우 보다 더 향상되게 된다.In particular, according to the present invention, since the barista layer is formed as a coating layer by a printing method, the barista layer may be formed only inside the support layer and may not be exposed to the side of the laminate to which the external electrode is attached. As such, when the barista layer is formed only inside the laminate, the barista layer does not contact the external electrode, thereby lowering the capacitance of the barista. In particular, the chip barista having the barista layer formed only therein is formed at the four periphery of the laminate when the laminate is manufactured in the case of forming the support layer of the second ceramic sheet on the top inner electrode or the protective barista layer formed on the surface of the inner electrode. Since the upper and lower ceramic sheets formed of the same component are bonded to each other, the bonding force of the laminate is more firm, and thus the strength of the chip barista is further improved than when bonded through the barista layer of heterogeneous components.
(실시예)(Example)
ZnO 분말 95중량%와 Sb2O3와 Bi2O3의 1:1 혼합물 5중량%로 조성된 바리스타 재료 분말 95중량%에 폴리비닐 알콜 5중량%를 배합하고 적량의 토피놀을 가하여 볼 밀에서 밀링하여 실크스크린 인쇄가 가능한 점도를 갖는 바리스타 조성물을 얻는다. 바리스타 조성물을 두께 1mm의 세라믹 시이트에 실크스크린 인쇄방법으로 인쇄하여 두께 5마이크론의 제1 바리스타 코팅층을 형성하고, 코팅층의 표면에 PtO 슬러리로 제1 내부전극을 인쇄한 다음 그 표면에 동일한 방법으로 제2 바리스타 코팅층과 제2 내부전극을 인쇄하고 그 표면에 보호용 바리스타 코팅층을 형성한 다음 제1 및 제2 내부전극이 양 측면으로 노출되도록 절단하여 바리스타 적층체를 형성한다. 내부전극이 노출된 바리스타 적층체의 양 측면에 공지방법으로 외부전극용 슬러리를 도포하여 외부전극을 형성하고 오븐속에 넣어서 900℃로 소결하여 본 발명의 칩 바리스타를 얻는다.5% by weight of polyvinyl alcohol was added to 95% by weight of the barista material powder composed of 95% by weight of ZnO powder and 5% by weight of a 1: 1 mixture of Sb 2 O 3 and Bi 2 O 3 . Milling in a mill yields a barista composition having a viscosity capable of silkscreen printing. The barista composition was printed on a ceramic sheet having a thickness of 1 mm by a silkscreen printing method to form a first barista coating layer having a thickness of 5 microns, and a first internal electrode was printed on the surface of the coating layer with a PtO slurry, and then the same method was used on the surface thereof. The second barista coating layer and the second internal electrode are printed, a protective barista coating layer is formed on the surface thereof, and the first and second internal electrodes are cut to expose both sides to form a barista laminate. The chip varistor of the present invention is obtained by applying a slurry for the external electrode to both sides of the barista laminate in which the internal electrode is exposed, and forming an external electrode by sintering at 900 ° C. in an oven.
(실시예 2)(Example 2)
실시예 1의 방법을 이용하되, 보호용 바리스타 코팅층을 형성하지 아니한 내부전극의 표면에 세라믹 시이트를 적층시킨다.Using the method of Example 1, a ceramic sheet is laminated on the surface of the internal electrode on which the protective barista coating layer is not formed.
(실시예 3)(Example 3)
실시예 2의 방법을 이용하되, 바리스타 주 재료로서 ZnO 대신 BaTiO3를 사용하고 바리스타 코팅층을 형성할 때 밴드형태로 형성하여 내부전극이 형성되지 아니한 양측면으로 바리스타층이 노출되지 않도록 절단한다.Using the method of Example 2, using BaTiO 3 instead of ZnO as the main material of the barista, and when forming the barista coating layer is formed in the form of a band so that the barista layer is not exposed to both sides of the internal electrode is not formed. .
(실시예 4)(Example 4)
실시예 2의 방법을 이용하되 ZnO 대신 SrTiO3를 사용하고, 바리스타 코팅층은 서로 분리된 장방형으로 형성하며, 절단시에는 바리스타 코팅층이 형성되지 아니한 부분에서 절단하여 생성되는 적층체의 네 주연부에서 바리스타층이 외부로 노출되지 않도록 한다.Using the method of Example 2, but using SrTiO 3 instead of ZnO, the barista coating layer is formed in a rectangular shape separated from each other, and when cutting at the four peripheral parts of the laminate produced by cutting at the portion where the barista coating layer is not formed Do not expose the barista layer to the outside.
(실시예 5)(Example 5)
두께 1.5mm의 세라믹 시이트 표면에 PtO 슬러리로 제1 내부전극을 인쇄하고 그 표면에 실시예 1의 바리스타 조성물을 실크스크린 인쇄방법으로 3마이크론의 두께로 되게 인쇄하여 제1 바리스타 코팅층을 형성하고, 코팅층의 표면에 동일한 방법으로 제2 내부전극과 보호용 바리스타 코팅층을 서로 분리된 장방형의 모양으로되게 인쇄한다. 생성된 시이트를 제1 및 제2 내부전극은 양 측면으로 노출되고 바리스타층은 외부로 노출되지 않도록 바리스타 코팅층 사이에서 절단하여 바리스타 적층체를 형성한다. 내부전극이 노출된 바리스타 적층체의 양 측면에 공지방법으로 외부전극용 슬러리를 도포하여 외부전극을 형성하고 오븐속에 넣어서 900℃로 소결하여 본 발명의 칩 바리스타를 얻는다.The first internal electrode was printed on the surface of the ceramic sheet having a thickness of 1.5 mm with PtO slurry, and the first barista coating layer was formed by printing the barista composition of Example 1 to a thickness of 3 microns by using a silkscreen printing method on the surface thereof. On the surface of the coating layer, the second internal electrode and the protective barista coating layer are printed in a rectangular shape separated from each other. The resulting sheet is cut between the barista coating layers so that the first and second internal electrodes are exposed at both sides and the barista layer is not exposed to the outside to form a barista laminate. The chip varistor of the present invention is obtained by applying a slurry for the external electrode to both sides of the barista laminate in which the internal electrode is exposed, and forming an external electrode by sintering at 900 ° C. in an oven.
(실시예 6)(Example 6)
실시예 1 방법으로 바리스타를 형성하되, 바리스타층에 형성되는 내부전극을 선상으로 형성한다.Example 1 A barista is formed by the method, but internal electrodes formed on the barista layer are formed in a linear shape.
Claims (16)
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970039408A KR100262068B1 (en) | 1997-08-19 | 1997-08-19 | Low capacitor chip varister |
| TW087103906A TW394961B (en) | 1997-03-20 | 1998-03-17 | Low capacitance chip varistor and fabrication method thereof |
| US09/040,489 US6087923A (en) | 1997-03-20 | 1998-03-18 | Low capacitance chip varistor and fabrication method thereof |
| JP10092831A JPH113809A (en) | 1997-03-20 | 1998-03-20 | Low-capacitance chip varistor and its manufacture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970039408A KR100262068B1 (en) | 1997-08-19 | 1997-08-19 | Low capacitor chip varister |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990016743A true KR19990016743A (en) | 1999-03-15 |
| KR100262068B1 KR100262068B1 (en) | 2000-07-15 |
Family
ID=19517785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970039408A KR100262068B1 (en) | 1997-03-20 | 1997-08-19 | Low capacitor chip varister |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100262068B1 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100691156B1 (en) * | 2005-04-06 | 2007-03-09 | 삼성전기주식회사 | Laminated dielectric filter |
| KR100706686B1 (en) * | 2004-04-09 | 2007-04-11 | 티디케이가부시기가이샤 | Laminated electronic parts and manufacturing method thereof |
| US7830239B2 (en) | 2005-06-27 | 2010-11-09 | Samsung Electronics Co., Ltd. | Device to protect against a surge voltage and an electronic apparatus including the same |
| KR20170076636A (en) * | 2015-01-29 | 2017-07-04 | 주식회사 아모텍 | Circuit protection device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100611190B1 (en) | 2005-01-27 | 2006-08-10 | 조인셋 주식회사 | Method for making semiconductor ceramic chip array |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3090563B2 (en) * | 1993-07-29 | 2000-09-25 | マルコン電子株式会社 | Stacked voltage non-linear resistor |
-
1997
- 1997-08-19 KR KR1019970039408A patent/KR100262068B1/en not_active IP Right Cessation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100706686B1 (en) * | 2004-04-09 | 2007-04-11 | 티디케이가부시기가이샤 | Laminated electronic parts and manufacturing method thereof |
| KR100691156B1 (en) * | 2005-04-06 | 2007-03-09 | 삼성전기주식회사 | Laminated dielectric filter |
| US7830239B2 (en) | 2005-06-27 | 2010-11-09 | Samsung Electronics Co., Ltd. | Device to protect against a surge voltage and an electronic apparatus including the same |
| KR20170076636A (en) * | 2015-01-29 | 2017-07-04 | 주식회사 아모텍 | Circuit protection device |
| US10631448B2 (en) | 2015-01-29 | 2020-04-21 | Amotech Co., Ltd. | Portable electronic device with embedded electric shock protection function |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100262068B1 (en) | 2000-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH113809A (en) | Low-capacitance chip varistor and its manufacture | |
| KR101462769B1 (en) | Multi layered ceramic capacitor, fabricating method thereof and circuit board for mounting the same | |
| KR101548859B1 (en) | Multi-layered ceramic electronic parts and board having the same mounted thereon | |
| KR101983129B1 (en) | Multi-layered ceramic electronic parts and method of manufacturing the same | |
| KR102004776B1 (en) | Multi-layered ceramic electronic parts and board having the same mounted thereon | |
| US5159300A (en) | Noise filter comprising a monolithic laminated ceramic varistor | |
| KR20160084614A (en) | Multi-layered ceramic capacitor and board having the same mounted thereon | |
| CN106207755B (en) | The manufacture method of electrostatic protection component and electrostatic protection component | |
| KR102283078B1 (en) | Multi-layered ceramic capacitor and method of manufacturing the same | |
| US10957487B2 (en) | Multilayer ceramic capacitor | |
| KR20130007301A (en) | Multilayered ceramic component and manufacturing method thereof | |
| CN112420386B (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
| JP4983873B2 (en) | Laminated electronic components | |
| KR20160109858A (en) | Multi layered ceramic electronic component, manufacturing method thereof and circuit board having the same | |
| KR20230040972A (en) | Multi-layered ceramic capacitor and method of manufacturing the same | |
| JP3593964B2 (en) | Multilayer ceramic substrate and method of manufacturing the same | |
| KR19990016743A (en) | Low capacity chip barista | |
| KR101539888B1 (en) | Method for manufacturing multi-layered ceramic electronic parts | |
| KR20140120110A (en) | Multi layered ceramic capacitor, fabricating method thereof and circuit board for mounting the same | |
| JP2008021850A (en) | Multilayer capacitor | |
| KR100246729B1 (en) | Low capacitor varistor | |
| JPS6138842B2 (en) | ||
| US20230094270A1 (en) | Multilayer ceramic capacitor | |
| CN1142559C (en) | Low electric capacity chip varistor and manufacturing method thereof | |
| JPS6089995A (en) | Composite laminated ceramic part |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee | ||
| FPAY | Annual fee payment |
Payment date: 20130128 Year of fee payment: 13 |
|
| R401 | Registration of restoration |