KR19990012988A - 횡전계방식 액정표시장치 - Google Patents

횡전계방식 액정표시장치 Download PDF

Info

Publication number
KR19990012988A
KR19990012988A KR1019970036570A KR19970036570A KR19990012988A KR 19990012988 A KR19990012988 A KR 19990012988A KR 1019970036570 A KR1019970036570 A KR 1019970036570A KR 19970036570 A KR19970036570 A KR 19970036570A KR 19990012988 A KR19990012988 A KR 19990012988A
Authority
KR
South Korea
Prior art keywords
electrode
substrate
liquid crystal
electric field
display device
Prior art date
Application number
KR1019970036570A
Other languages
English (en)
Other versions
KR100257862B1 (ko
Inventor
박종진
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019970036570A priority Critical patent/KR100257862B1/ko
Publication of KR19990012988A publication Critical patent/KR19990012988A/ko
Application granted granted Critical
Publication of KR100257862B1 publication Critical patent/KR100257862B1/ko

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1337Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Geometry (AREA)

Abstract

본 발명의 횡전계방식 액정표시장치에서는 화소가 복수의 영역으로 분할되며, 각 영역에 형성되는 데이터전극과 공통전극의 간격이 인접하는 영역의 전극의 간격과 다르게 형성되어 한 영역에서 전계에 의한 액정분자의 회전정도가 인접하는 영역에서의 회전정도와 다르게 되므로, 인접하는 영역의 시야각특성이 서로 보상된다.

Description

횡전계방식 액정표시장치
본 발명은 액정표시장치에 관한 것으로, 특히 시야각특성이 향상되고 구동환경에 따른 구동특성이 향상된 횡전계방식 액정표시장치에 관한 것이다.
최근, 휴대용 텔레비젼이나 노트북 컴퓨터에 많이 사용되는 박막트랜지스터 액정표시장치(TFT LCD)에서 대면적화가 강력하게 요구되고 있지만, 상기한 TFT LCD에는 시야각에 따라 콘트라스트비(contrast ratio)가 변하는 문제가 있었다. 이러한 문제를 해결하기 위해, 광보상판이 장착된 트위스트네마틱(twisted nematic) 액정표시장치, 멀티도메인(multi-domain) 액정표시장치 등과 같은 여러가지 액정표시장치가 제안되고 있지만, 이러한 여러가지 액정표시장치로는 시야각에 따라 콘트라스트비가 저하되고 색상이 변하는 문제를 해결하기 힘든 실정이다.
광시야각을 실현하기 위해 제안되는 다른 방식의 액정표시장치인 횡전계방식(in plane switching mode)의 액정표시장치가 JAPAN DISPLAY 92 P547, 일본특허 특개평 7-36058, 일본특허 특개평 7-225538, ASIA DISPALY 95 P107 등에 제안되고 있다.
도 1은 종래의 횡전계방식 액정표시장치를 나타내는 도면이다. 도면에 나타낸 바와 같이, 종래의 횡전계방식 액정표시장치는 기판 위에 배열되어 화소영역을 정의하는 게이트배선(1) 및 데이터배선(2)과, 상기한 게이트배선(1)과 평행하게 화소 내에 배열된 공통배선(3)과, 상기한 게이트배선(1)과 데이터배선(2)의 교차점에 배치된 박막트랜지스터와, 상기한 화소 내에 데이터배선(2)과 대략 평행하게 배열된 데이터전극(8) 및 공통전극(9)으로 구성된다. 박막트랜지스터는 게이트배선(1)과 접속되는 게이트전극(5)과, 상기한 게이트전극(5) 위에 형성된 반도체층(15)과, 상기한 반도체층(15) 위에 형성되어 데이터배선(2)과 데이터전극(8)에 각각 접속되는 소스전극(6) 및 드레인전극(7)으로 구성된다. 화소 내의 공통전극(9)은 공통배선(3)에 접속되며 데이터전극(8)은 박막트랜지스터의 드레인전극(7)에 접속된다.
상기한 바와 같이 구성된 횡전계방식 액정표시장치에 있어서, 외부구동회로로부터 전압이 인가되면 액정층 내에는 기판의 표면과 평행한 횡전계가 인가되어 액정층(30) 내의 액정분자가 상기한 횡전계를 따라 회전하게 되며, 그 결과 액정층(30)을 통과하는 빛의 양을 제어하게 된다.
그러나, 상기한 바와 같은 횡전계방식 액정표시장치에 있어서도, 전압이 인가되면 액정층(30) 내에는 동일한 크기의 전계가 인가되기 때문에, 액정분자가 한 방향을 향해 배열된다. 따라서, 액정의 장축방향의 시야각방향에서 그레이반전(grey inversion)이 발생할 뿐만 아니라 색변환(color shift)이 생기는 문제가 있었다. 액정의 장축방향과 단축방향에서의 색변환이 다르게 발생하기 때문에 각 방향에서 빨간색변환(red shift)와 파란색변환(blue shift)가 생기게 된다.
본 발명은 상기한 문제를 해결하기 위해 이루어진 것으로, 화소를 복수의 영역으로 분할하여 각 영역의 데이터전극과 공통전극의 구조를 다르게 하여 각 영역에서의 액정분자의 회전정도를 다르게 함으로써 그레이반전이 방지되고 색변환이 방지된 횡전계방식 액정표시장치를 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은 최대 투과도를 갖는 전압영역을 크게 하여 구동환경의 변화에도 구동특성이 저하되지 않는 횡전계방식 액정표시장치를 제공하는 것을 목적으로 한다.
상기한 목적을 달성하기 위해, 본 발명에 따른 횡전계방식 액정표시장치는 복수의 영역으로 분할된 화소를 포함하는 제1기판 및 제2기판과, 상기한 제1기판에 종횡으로 배열된 게이트배선 및 데이터배선과, 상기한 게이트배선과 데이터배선의 교차점에 배치된 박막트랜지스터와, 상기한 화소영역 내에 게이트배선과 평행하게 형성된 공통배선과, 상기한 화소영역 내에 형성되며, 각 영역에서의 간격이 인접 영역의 간격과 다르게 형성된 서로 평행한 데이터전극 및 공통전극과, 상기한 제1기판 전체에 걸쳐서 도포된 제1배향막과, 상기한 제2기판에 형성되어 게이트배선, 데이터배선 및 공통배선 근처로 빛이 새는 것을 방지하는 차광층과, 상기한 차광층 위에 형성된 컬러필터층과, 상기한 컬러필터층 위에 형성된 제2배향막과, 상기한 제1기판과 제2기판 사이에 형성된 액정층으로 구성된다.
화소의 각 영역의 공통전극과 데이터배선의 간격이 인접하는 영역의 전극 간격과 다르기 때문에, 동일한 세기의 전계가 인가되는 경우 액정분자가 상기한 전계에 반응하는 정도가 다르게 되어 각 영역에서의 전계에 의한 회전정도가 인접하는 영역에서의 회전정도와 다르게 된다.
또한, 최대 투과도를 갖는 전압영역이 크게 되기 때문에, 액정의 점도 및 유전율 이방성이 온도에 따라 변하는 경우에도 안정적인 표시특성을 확보할 수 있게 된다.
도 1은, 종래의 횡전계방식 액정표시장치의 평면도.
도 2는, 본 발명에 따른 횡전계방식 액정표시장치의 평면도.
도 3(a)는, 도 2의 A-A'선 단면도.
도 3(b)는, 도 2의 B-B'선 단면도.
도 4는, 본 발명에 따른 횡전계방식 액정표시장치에서 액정분자의 구동을 나타내는 도면.
도 5는, 본 발명에 따른 횡전계방식 액정표시장치의 투과도를 나타내는 그래프.
- 도면의 주요 부분에 대한 부호의 설명 -
101 : 게이트배선 102 : 데이터배선
103 : 공통배선 105 : 게이트전극
106 : 소스전극 107 : 드레인전극
108 : 데이터전극 109 : 공통전극
110 : 제1기판 111 : 제2기판
112 : 게이트절연막 115 : 활성층
116 : n+층 123 : 배향막
128 : 블랙마스크 130 : 액정층
135, 136 : 액정분자
이하, 첨부한 도면을 참조하여 본 발명에 따른 횡전계방식 액정표시장치를 상세히 설명한다.
도 2는 본 발명에 따른 횡전계방식 액정표시장치의 평면도이다. 도면에 나타낸 바와 같이, 게이트배선(101)과 데이터배선(102)에 의해 정의되는 화소영역은 X영역과 Y영역으로 나누어져 있다. 실제의 액정표시장치에서는 n개의 게이트배선(101)과 m개의 데이터배선(102)에 의해 n×m개의 화소가 존재하지만, 도면에서는 설명의 편의를 위해 한 화소만을 나타내었다. 게이트배선(101)과 데이터배선(102)의 교차점에는 박막트랜지스터가 형성되어 있으며, 상기한 화소영역의 중앙에는 공통배선(103)이 배열되어 있다. 도면에서, 화소의 X영역 및 Y영역은 상기한 공통배선(103)을 중심으로 분할되어 있다. 화소영역내에는 데이터배선(102)과 평행하게 데이터전극(108)이 배열되어 박막트랜지스터의 드레인전극(107)가 접속되어 있으며, 상기한 데이터전극(108)과 평행하게 공통전극(109)이 배열되어 공통배선(103)에 접속되어 있다. 본 발명의 특징은 도면에 나타낸 바와 같이, X영역에서와 Y영역에서의 전극(108,109)의 수가 서로 다르다는 것이다. X영역에서는 3개의 공통전극(109) 사이에 2개의 데이터전극(108)이 배열되며, Y영역에서는 2개의 공통전극(109) 사이에 1개의 데이터전극(108)이 배열되어 있다. 물론, 도면에 나타낸 바와 같은 전극(108, 109)의 수는 설명의 편의를 위한 것이다. 실질적인 액정표시장치에서는 전극(108, 109)의 수를 상기와 같이 한정할 필요없이, X영역과 Y영역의 전극(108, 109)의 수를 다르게 하는 경우에는 어느 경우도 가능하다. 또한, 화소를 2개의 영역으로 분할했지만, 3개 이상의 영역으로 분할하여 각 영역의 전극구조를 다른 영역의 전극구조와 다르게 형성할 수도 있다.
상기한 X 및 Y영역에서의 전극의 수의 차이는 데이터전극(108)과 공통전극(109) 사이의 간격의 차를 의미한다. 도면에서는 X영역에서의 전극 사이의 간격이 Y영역에서의 전극 사이의 간격 보다 작다. 따라서, 전계는 거리함수이기 때문에, 전극(108, 109) 사이에 동일한 크기의 전계가 인가되는 경우, 전극(108, 109) 사이의 중간영역에서의 액정분자가 상기한 전계에 반응하는 정도가 달라지게 된다.
도 3(a) 및 도 3(b)는 각각 도 2의 A-A'선 및 B-B'선 단면도이다. 즉, 도 3(a)는 X영역의 단면도이고, 도 3(b)는 Y영역의 단면도이다. 도 3(a)에 나타낸 바와 같이, 박막트랜지스터는 제1기판(110) 위에 형성된 게이트전극(105)과, 상기한 게이트전극(105) 위에 적층된 게이트절연막(112)과, 상기한 게이트절연막(112) 위에 형성된 활성층(115)과 상기한 활성층(115) 위에 형성된 n+층(116)과, 상기한 n+층(116) 위에 형성된 소스전극(106) 및 드레인전극(107)으로 구성된다. 게이트전극(105)은 게이트배선(101) 및 공통배선(103)과 동시에 형성되는 것으로, Mo, Al, Ta, Al합금 등을 스퍼터링방법에 의해 적층하고 에칭하여 형성하며, 게이트절연막(112)은 제1기판(110) 전체에 걸쳐서 SiNx 등과 같은 무기물을 CVD(chemical vapor deposition)방법으로 적층하여 형성한다. 활성층(115) 및 n+층(116)은 CVD방법에 의해 적층된 비정질실리콘(a-Si)과 n+a-Si를 에칭하여 형성한다. 데이터배선(102), 소스전극(106), 드레인전극(107), 데이터전극(108)은 스퍼터링방법으로 적층된 Cr, Ta, Al, Al합금 등의 금속박막을 에칭하여 형성한다.
화소영역내에 형성되는 공통전극(109)은 제1기판(110) 위에 상기한 게이트배선(101) 및 게이트전극(105)과 동시에 동일한 물질로 형성되며, 데이터전극(108)은 게이트절연막(112) 위에 상기한 소스전극(106), 드레인전극(107), 데이터배선(102)과 동일한 물질로 동시에 형성된다. 보호막(120)은 게이트절연막(112), 데이터전극(108) 및 박막트랜지스터 위에 SiNx나 SiOx 등을 CVD 방법으로 적층하여 형성한다.
제1배향막(123a)은 공통전극(109)과 보호막(120) 위에 도포되어 있다. 폴리이미드로 이루어진 배향막(123a)은 기계적인 러빙(rubbing)에 의해 배향방향이 결정되지만, PVCN(polyvinylcinnemate)계 물질이나 폴리실록산계 물질과 같은 광반응성 물질로 이루어진 배향막(123a)은 자외선과 같은 광의 조사에 의해 배향방향이 결정된다. 상기한 광배향처리에서는 조사되는 광의 편광여부, 편광방향, 조사횟수에 따라 배향방향이 결정된다. 일반적으로, 상기한 폴리실록산계 물질이나 PVCN계 물질을 배향막으로 사용하는 경우에는, 자외선을 1회 조사하거나 2회 조사하여 배향방향을 결정한다. 광을 1회 조사하는 방법에는 배향막에 대해서 비편광된 광을 경사조사하는 방법, 편광된(특히, 선편광된) 광을 경사조사하는 방법, 부분 편광된 광을 경사조사하는 방법 등이 있으며, 광을 2회 조사하는 방법에서는 배향막에 대하여 편광된 광을 1회 경사 혹은 수직조사하여 2개의 축퇴(degeneracy)된 배향방향을 결정한 후 다시 편광된 광을 조사하여 2개의 배향방향중 원하는 방향을 선택한다.
제2기판(111)에는 차광층인 블랙마스크(128)와 컬러필터층(129)이 형성되어 있다. 상기한 블랙마스크(128)와 컬러필터층(129) 위에는 표면의 안정성을 높이고 평탄성을 향상시키기 위해 오버코트층(overcoat layer)을 형성하는 것도 가능하다. 블랙마스크(128)는 게이트배선(101) 근처, 데이타배선(102) 근처, 공통배선(103) 근처 및 박막트랜지스터 근처로 빛이 새는 것을 방지하기 위한 것으로, Cr/CrOx 박막이나 검은색 수지로 형성된다. 컬러필터층(129)에는 R, G, B층이 화소마다 반복 형성되어 있다. 컬러필터층(129) 위에는 폴리이미드나 광반응성물질로 이루어진 제2배향막(123b)이 도포된 후 러빙이나 광의 조사에 의해 배향방향이 결정된다. 또한, 제1기판(110)과 제2기판(111) 사이에는 진공상태에서 액정이 주입되어 액정층(130)이 형성된다.
도 3(b)에 나타낸 Y영역에서의 전극(108, 109)은 X영역의 전극과 동시에 형성된다. 도면에 나타낸 바와 같이, Y영역의 데이터전극(108)과 공통전극(109)의 수는 도 3(a)의 X영역에서의 전극(108, 109)의 수 보다 작다. 이러한 전극의 구조적인 차이 때문에, 전극(108, 109) 사이에 전계가 인가되는 경우 액정분자가 상기한 전계에 반응하는 정도가 달라진다.
도 4는 X 및 Y영역에서의 액정분자의 구동을 나타내는 도면이다. 중간계조전압이 인가되면, 전극(108, 109) 사이에 발생하는 횡전계에 의해 배향막(123a, 123b)의 배향방향을 따라 배열되어 있던 액정층(130) 내의 액정분자(135)가 전계를 따라 회전한다. 이때, 전계의 세기는 X영역과 Y영역에서 동일하다. 그러나, X영역의 전극(108, 109) 사이의 간격이 Y영역의 간격 보다 작기 때문에, 전극(108, 109) 사이의 중간영역의 액정분자(135)가 상기한 전계에 반응하는 정도는 X영역에서 더욱 커지게 된다. 따라서, 도면에 나타낸 바와 같이, 동일한 세기의 전계에서 X영역의 액정분자가 Y영역의 액정분자보다 더 회전하게 된다.
결국, 전압인가 후의 X영역에서의 액정분자(136)의 배향과 Y영역에서의 액정분자(136)의 배향이 서로 다르게 되기 때문에, 각 영역에서의 시야각특성을 서로 보상하게 됨과 동시에 시야각에 따른 색변환도 보상하게 된다. 도면에서, 실선은 전압미인가시의 액정분자(135)를 나타내고, 점선은 전압인가시의 액정분자(136)을 나타낸다.
도 5는 X영역, Y영역 및 전체 화소영역에서의 투과도를 나타내는 도면이다. 도면에서, X는 X영역의 투과도, Y는 Y영역의 투과도, (X+Y)/2는 화소전체의 투과도를 나타낸다. 도면에 나타낸 바와 같이, 화소 전체에서의 최대 투과도(Tmax)를 나타내는 전압의 영역은 X영역에서의 최대 투과도에서 Y영역에서의 최대 투과도까지의 영역이다. 일반적으로 액정은 온도 등과 같은 구동환경에 따라 점도와 유전율 이방성이 변하게 되지만, 본 발명에서는 상기한 바와 같이 최대투과도(Tmax)를 갖는 전압영역이 커지기 때문에 액정표시장치가 양호하게 구동한다.
본 발명은 상기한 바와 같이, 한 화소가 다른 전극구조를 갖는 복수의 영역으로 분할되어 있기 때문에, 액정분자가 각 영역 내에서 횡전계에 반응하는 정도가 다르게 되어 그레이반전과 색변환이 발생하는 것을 방지한다. 또한, 최대투과도를 갖는 전압영역이 커지기 때문에 구동환경의 변화에도 양호한 구동특성을 보유하게 된다.

Claims (12)

  1. 복수의 영역으로 분할된 복수의 화소를 포함하는 제1기판 및 제2기판과;
    상기한 제1기판 및 제2기판 사이에 형성된 액정층과;
    상기한 제1기판 위에 종횡으로 배열된 게이트배선 및 데이터배선과;
    상기한 게이트배선과 데이터배선의 교차점에 형성된 박막트랜지스터와;
    상기한 화소 내에 형성되어 액정층내의 각 영역의 액정분자를 인접 영역의 액정분자와는 다른 크기로 스위칭시키는 제1전극 및 제2전극으로 구성된 횡전계방식 액정표시장치.
  2. 제1항에 있어서, 제1전극이 공통전극이고 제2전극이 데이터전극인 것을 특징으로 하는 횡전계방식 액정표시장치.
  3. 제1항에 있어서, 상기한 박막트랜지스터가,
    상기한 제1기판 위에 형성된 게이트전극과;
    상기한 게이트전극 위에 형성된 게이트절연막과;
    상기한 게이트절연막 위에 형성된 반도체층과;
    상기한 반도체층 위에 형성된 소스전극 및 드레인전극으로 구성된 것을 특징으로 하는 횡전계방식 액정표시장치.
  4. 제1항에 있어서,
    상기한 제1기판 전체에 걸쳐 도포된 보호막과;
    상기한 보호막 위에 도포된 제1배향막과;
    상기한 제2기판에 형성된 차광층과;
    상기한 제2기판 전체에 걸쳐서 도포된 제2배향막을 추가로 포함하는 것을 특징으로 하는 횡전계방식 액정표시장치.
  5. 복수의 영역으로 분할된 복수의 화소를 포함하는 제1기판 및 제2기판과;
    상기한 제1기판 및 제2기판 사이에 형성된 액정층과;
    상기한 제1기판 위에 종횡으로 배열된 게이트배선 및 데이터배선과;
    상기한 게이트배선과 데이터배선의 교차점에 형성된 박막트랜지스터와;
    상기한 화소 내에 배열되며, 각 영역에서의 간격이 인접 영역의 간격과 다르게 형성된 제1전극 및 제2전극으로 구성된 횡전계방식 액정표시장치.
  6. 제5항에 있어서, 제1전극이 공통전극이고 제2전극이 데이터전극인 것을 특징으로 하는 횡전계방식 액정표시장치.
  7. 제5항에 있어서, 상기한 박막트랜지스터가,
    상기한 제1기판 위에 형성된 게이트전극과;
    상기한 게이트전극 위에 형성된 게이트절연막과;
    상기한 게이트절연막 위에 형성된 반도체층과;
    상기한 반도체층 위에 형성된 소스전극 및 드레인전극으로 구성된 것을 특징으로 하는 횡전계방식 액정표시장치.
  8. 제5항에 있어서,
    상기한 제1기판 전체에 걸쳐 도포된 보호막과;
    상기한 보호막 위에 도포된 제1배향막과;
    상기한 제2기판에 형성된 차광층과;
    상기한 제2기판 전체에 걸쳐서 도포된 제2배향막을 추가로 포함하는 것을 특징으로 하는 횡전계방식 액정표시장치.
  9. 복수의 영역으로 분할된 복수의 화소를 포함하는 제1기판 및 제2기판과;
    상기한 제1기판 및 제2기판 사이에 형성된 액정층과;
    상기한 제1기판 위에 종횡으로 배열된 게이트배선 및 데이터배선과;
    상기한 게이트배선과 데이터배선의 교차점에 형성된 박막트랜지스터와;
    상기한 화소 내에 배열되며, 각 영역에서의 수가 인접 영역과 다르게 형성된 제1전극 및 제2전극으로 구성된 횡전계방식 액정표시장치.
  10. 제9항에 있어서, 제1전극이 공통전극이고 제2전극이 데이터전극인 것을 특징으로 하는 횡전계방식 액정표시장치.
  11. 제9항에 있어서, 상기한 박막트랜지스터가,
    상기한 제1기판 위에 형성된 게이트전극과;
    상기한 게이트전극 위에 형성된 게이트절연막과;
    상기한 게이트절연막 위에 형성된 반도체층과;
    상기한 반도체층 위에 형성된 소스전극 및 드레인전극으로 구성된 것을 특징으로 하는 횡전계방식 액정표시장치.
  12. 제9항에 있어서,
    상기한 제1기판 전체에 걸쳐 도포된 보호막과;
    상기한 보호막 위에 도포된 제1배향막과;
    상기한 제2기판에 형성된 차광층과;
    상기한 제2기판 전체에 걸쳐서 도포된 제2배향막을 추가로 포함하는 것을 특징으로 하는 횡전계방식 액정표시장치.
KR1019970036570A 1997-07-31 1997-07-31 횡전계방식액정표시장치 KR100257862B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970036570A KR100257862B1 (ko) 1997-07-31 1997-07-31 횡전계방식액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970036570A KR100257862B1 (ko) 1997-07-31 1997-07-31 횡전계방식액정표시장치

Publications (2)

Publication Number Publication Date
KR19990012988A true KR19990012988A (ko) 1999-02-25
KR100257862B1 KR100257862B1 (ko) 2000-06-01

Family

ID=19516518

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970036570A KR100257862B1 (ko) 1997-07-31 1997-07-31 횡전계방식액정표시장치

Country Status (1)

Country Link
KR (1) KR100257862B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100383294B1 (ko) * 1999-07-15 2003-05-12 알프스 덴키 가부시키가이샤 액티브 매트릭스형 액정표시장치
KR100736349B1 (ko) * 2005-02-28 2007-07-06 세이코 엡슨 가부시키가이샤 액정 장치 및 전자기기

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100383294B1 (ko) * 1999-07-15 2003-05-12 알프스 덴키 가부시키가이샤 액티브 매트릭스형 액정표시장치
KR100736349B1 (ko) * 2005-02-28 2007-07-06 세이코 엡슨 가부시키가이샤 액정 장치 및 전자기기

Also Published As

Publication number Publication date
KR100257862B1 (ko) 2000-06-01

Similar Documents

Publication Publication Date Title
KR100257370B1 (ko) 횡전계방식액정표시장치
KR100257369B1 (ko) 횡전계방식액정표시장치
KR100293436B1 (ko) 횡전계방식액정표시장치
KR100251512B1 (ko) 횡전계방식 액정표시장치
JPH0743719A (ja) 液晶表示装置
KR19980037086A (ko) 액정표시소자
KR100218697B1 (ko) 액정표시소자
US7304706B2 (en) IPS liquid crystal display device with edge of the pixel electrode, common electrode, and signal line having stairwise stepped portions
KR100257976B1 (ko) 횡전계방식액정표시장치
US6587173B2 (en) Multidomain liquid crystal display device
KR19980085147A (ko) 횡전계방식 액정표시소자 및 그 제조방법
KR100269351B1 (ko) 횡전계방식 액정표시장치
JPH0954341A (ja) アクティブマトリックス型液晶表示素子
KR100311531B1 (ko) 횡전계방식액정표시장치및그제조방법
KR100244537B1 (ko) 액정표시소자
JP4166849B2 (ja) 液晶表示素子の製造方法
KR100257862B1 (ko) 횡전계방식액정표시장치
KR100251655B1 (ko) 횡전계방식 액정표시장치
KR100282329B1 (ko) 횡전계방식액정표시장치
KR19990012990A (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR19990017976A (ko) 횡전계방식 액정표시장치
KR100268008B1 (ko) 액정표시 소자
KR100259257B1 (ko) 횡전계방식 액정표시장치
KR100853770B1 (ko) 멀티도메인 액정표시소자
KR100235381B1 (ko) 액정표시장치 및 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 17