KR19990012260A

KR19990012260A - Semiconductor device

Info

Publication number: KR19990012260A
Application number: KR1019970035601A
Authority: KR
Inventors: 송재혁
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1997-07-28
Filing date: 1997-07-28
Publication date: 1999-02-25

Abstract

셀 캐패시턴스를 증가시킬 수 있는 스토리지 전극을 구비한 반도체장치에 대해 개시된다. 이 반도체장치는, 캐패시터의 제1전극으로 스토리지 전극을 구비한 반도체장치에 있어서, 상기 스토리지 전극의 바깥면에 굴곡(屈曲)을 형성한 것을 특징으로 한다. 이에 따라, 스토리지 전극의 표면적이 증대되어 셀 캐패시턴스를 획기적으로 증가시킬 수 있게 된다.Disclosed are a semiconductor device having a storage electrode capable of increasing cell capacitance. The semiconductor device is a semiconductor device having a storage electrode as a first electrode of a capacitor, wherein a bend is formed on an outer surface of the storage electrode. As a result, the surface area of the storage electrode is increased, thereby significantly increasing the cell capacitance.

Description

Semiconductor device

본 발명은 반도체장치에 관한 것으로, 특히 스토리지 전극을 구비한 셀 캐패시터에 관한 것이다.The present invention relates to a semiconductor device, and more particularly to a cell capacitor having a storage electrode.

반도체 제조기술의 발달과 메모리소자의 응용분야가 확장되어 감에 따라 대용량의 메모리소자의 개발이 급속히 진행되었다. 특히, 1개의 메모리 셀(cell)을 1개의 캐패시터와 1개의 트랜지스터로 구성함으로써 메모리의 집적수준은 괄목할 만한 발전을 이룰 수 있게 되었다. 그런데, 반도체 메모리소자의 고집적화가 계속해서 진행되면서 여유 면적의 절대적 감소로 셀 캐패시턴스(cell capacitance)의 향상 내지는 종래보다 좁은 면적에 유사한 캐패시턴스를 나타내는 캐패시터를 제조하는 기술의 개발이 요구되었다. 이에 대한 해결방안으로 최근에, 오산화탄탈륨(Ta₂O₅), (Ba,Sr)TiO₃등의 고유전율 절연체를 이용하는 방법, 스토리지(storage)전극으로 사용되는 다결정실리콘의 높이를 높여서 캐패시터의 면적을 넓히는 방법, 또는 HSG 등의 물질을 이용하여 표면적을 증가시키는 방법들이 사용되고 있다.As the development of semiconductor manufacturing technology and the application field of memory devices have expanded, the development of large-capacity memory devices has proceeded rapidly. In particular, by configuring one memory cell with one capacitor and one transistor, the integration level of the memory can be remarkably developed. However, as the integration of semiconductor memory devices continues to increase, there has been a demand for the development of a technique for improving cell capacitance due to the absolute reduction of the spare area or manufacturing a capacitor having similar capacitance in a smaller area than the conventional one. As a solution to this problem, recently, a method using high dielectric constant insulators such as tantalum pentoxide (Ta ₂ O ₅ ) and (Ba, Sr) TiO ₃ , and increasing the height of polysilicon used as a storage electrode to increase the area of the capacitor The method of increasing the surface area or increasing the surface area using a material such as HSG is used.

도 1은 종래의 반도체장치의 일부 구조를 나타낸 도면으로, 도면부호 10은 캐패시터를 구성하는 하부전극인 스토리지 전극으로서, 이는 예컨대 다결정실리콘을 기판의 전면에 도포한 후 소정의 사진식각공정을 적용하여 사각형(reticle)으로 패터닝(patterning)한 것이다.1 is a view showing a portion of a conventional semiconductor device, and reference numeral 10 denotes a storage electrode which is a lower electrode constituting a capacitor, for example, by applying polycrystalline silicon to the entire surface of a substrate and then applying a predetermined photolithography process. It is patterned into a rectangle.

상기 도 1에 보인 스토리지 전극은 사각형으로 패터닝한 다결정실리콘을 사용하고, HSG나, 고유전율 절연체를 캐패시터의 유전체로 사용함으로써 높은 셀 캐패시턴스를 얻기 위한 것이다. 그런데, 고유전율의 절연체나 HSG를 이용하여 셀 캐패시턴스를 증가시키는 방법은 필연적으로 제조공정이 복잡해지는 문제가 발생하게 된다.The storage electrode shown in FIG. 1 is to obtain high cell capacitance by using polycrystalline silicon patterned in a square and using HSG or a high-k dielectric insulator as the dielectric of the capacitor. However, the method of increasing the cell capacitance using a high dielectric constant insulator or HSG inevitably causes a complicated manufacturing process.

또한, 도 1과 같은 사각형의 스토리지 전극을 적용하면서, 스토리지 전극의 다결정실리콘의 높이를 인위적으로 증가시키는 방법은 셀과 주변부의 평탄화의 악화, 즉 표면거칠기(surface roughness)가 증가하여 후속의 공정에서 패턴형성에 지장을 초래하는 등의 문제를 야기시킨다.In addition, while applying a rectangular storage electrode as shown in Figure 1, the method of artificially increasing the height of the polysilicon of the storage electrode is a deterioration of the planarization of the cell and the peripheral, that is, the surface roughness (surface roughness) is increased in a subsequent process It causes problems such as disturbing pattern formation.

본 발명이 이루고자 하는 기술적 과제는, 제조공정이 복잡하지 않고, 후속 공정에서의 평탄화의 문제도 야기하지 않으면서 캐패시턴스를 증가시킬 수 있는 스토리지 전극 구조를 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a storage electrode structure capable of increasing capacitance without complicated manufacturing processes and causing problems of planarization in subsequent processes.

도 1은 종래의 반도체장치의 일부 구조를 나타낸 도면이다.1 is a view showing a part of the structure of a conventional semiconductor device.

도 2는 본 발명에 따른 반도체장치의 일부 구조를 나타낸 도면이다.2 is a view showing a partial structure of a semiconductor device according to the present invention.

도 3은 본 발명의 다른 실시예에 따른 반도체장치의 일부 구조를 나타낸 도면이다.3 is a view illustrating a partial structure of a semiconductor device according to another embodiment of the present invention.

도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings

10...스토리지 전극 20...굴곡 스토리지 전극10 ... storage electrode 20 ... flex storage electrode

상기 과제를 이루기 위한 본 발명에 의한 반도체장치는, 캐패시터의 제1전극으로 스토리지 전극을 구비한 반도체장치에 있어서, 상기 스토리지 전극의 바깥면에 굴곡(屈曲)을 형성한 것을 특징으로 한다.A semiconductor device according to the present invention for achieving the above object is a semiconductor device having a storage electrode as a first electrode of a capacitor, characterized in that a bend is formed on an outer surface of the storage electrode.

이하, 첨부한 도면을 참조하여 본 발명을 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described the present invention.

도 2는 본 발명에 따른 반도체장치의 일부 구조를 나타낸 도면으로, 도면부호 20은 캐패시터를 구성하는 스토리지 전극으로서, 이는 예컨대 다결정실리콘을 기판의 전면에 도포한 후 소정의 사진식각공정을 적용하여 도시된 바와 같은 굴곡을 가진 사각형으로 패터닝한 것이다. 도 2에 도시된 본 발명에 따른 굴곡을 가진 사각형의 스토리지 전극(20)은 예컨대 상기 도 1에 보인 단순한 사각형의 스토리지 전극에 비하여 표면적이 획기적으로 증가하게 된다. 검토 결과에 의하면, 동일한 면적을 셀 캐패시터를 위해 할애한다고 할 때, 대략 2배의 셀 캐패시턴스를 나타내게 된다.2 is a view showing a part of the structure of a semiconductor device according to the present invention, and reference numeral 20 denotes a storage electrode constituting a capacitor, which is shown by applying a predetermined photolithography process after applying polycrystalline silicon to the entire surface of a substrate, for example. It is patterned into squares with curves as shown. The curved rectangular storage electrode 20 according to the invention shown in FIG. 2 has a significantly increased surface area compared to the simple rectangular storage electrode shown in FIG. 1, for example. According to the examination results, when the same area is devoted to the cell capacitor, approximately twice the cell capacitance is shown.

도 3은 본 발명의 다른 실시예에 따른 반도체장치의 일부 구조를 나타낸 도면으로, 상기 도 2에 나타낸 스토리지 전극(20)의 배열구조가 가지는 약점인 스토리지 전극의 브리지(bridge)의 문제를 상대적으로 줄이기 위한 것이다. 이는, 스토리지 전극을 지그재그 형태로 배열하여 가장 근접하는 스토리지 전극간의 거리를 도 1에 나타낸 종래의 스토리지 전극의 배열과 비슷한 정도로 유지함으로써 브리지 문제를 완화시킨 것이다.FIG. 3 is a view illustrating a partial structure of a semiconductor device according to another exemplary embodiment of the present invention, and relatively solves a problem of a bridge of a storage electrode, which is a weak point of the arrangement of the storage electrode 20 illustrated in FIG. 2. It is to reduce. This mitigates the bridge problem by arranging the storage electrodes in a zigzag form to maintain the distance between the closest storage electrodes to a degree similar to that of the conventional storage electrodes shown in FIG. 1.

이상 설명된 바와 같이 본 발명에 따른 반도체장치에 의하면, 굴곡을 가진 사각형의 스토리지 전극을 구비하여 그 표면적이 종래에 비해 획기적으로 증가되며, 따라서 셀 캐패시턴스를 획기적으로 증가시킬 수 있게 된다. 또한, 굴곡을 가진 사각형의 스토리지 전극을 지그재그로 배열함으로써 브리지 문제를 완화시킬 수 있게 된다.As described above, the semiconductor device according to the present invention includes a curved storage electrode having a curved shape, and its surface area is significantly increased as compared with the related art, and accordingly, the cell capacitance can be significantly increased. In addition, the bridge problem can be alleviated by zigzag arrangement of curved rectangular storage electrodes.

Claims

In a semiconductor device having a storage electrode as a first electrode of a capacitor,

A semiconductor device, characterized in that the bending formed on the outer surface of the storage electrode.

The method of claim 1,

And the storage electrodes are arranged in a zigzag pattern.