KR19990011522A - Capacitor Capable of Thin Film - Google Patents
Capacitor Capable of Thin Film Download PDFInfo
- Publication number
- KR19990011522A KR19990011522A KR1019970034652A KR19970034652A KR19990011522A KR 19990011522 A KR19990011522 A KR 19990011522A KR 1019970034652 A KR1019970034652 A KR 1019970034652A KR 19970034652 A KR19970034652 A KR 19970034652A KR 19990011522 A KR19990011522 A KR 19990011522A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- insulating film
- capacitor
- lower electrode
- interlayer insulating
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 유전막의 박막화가 가능한 커패시터에 관한 것으로서, 특히 소자 분리 영역이 형성된 반도체 기판 상부에 층간 절연막을 형성하고, 상기 층간 절연막에 콘택홀을 형성한 후에 하부 전극을 형성하는 적층형 커패시터에 있어서, 상기 층간 절연막과 하부 전극 사이에 소정 두께의 절연막을 더 구비하는 것을 특징으로 한다. 따라서, 본 발명은 열산화 처리 공정에 의해 하부 전극과 유전막 사이에 발생하는 자연 산화막의 성장을 소정 두께의 절연막으로 억제시킬 수 있기 때문에 유전막의 박막화가 가능하며 이로 인해 커패시터의 신뢰성이 향상된다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a capacitor capable of thinning a dielectric film, and more particularly, to a multilayer capacitor in which an interlayer insulating film is formed on a semiconductor substrate on which a device isolation region is formed, and a lower electrode is formed after forming a contact hole in the interlayer insulating film. An insulating film having a predetermined thickness is further provided between the interlayer insulating film and the lower electrode. Therefore, the present invention can suppress the growth of the natural oxide film generated between the lower electrode and the dielectric film by the thermal oxidation treatment process with an insulating film having a predetermined thickness, so that the dielectric film can be thinned, thereby improving the reliability of the capacitor.
Description
본 발명은 반도체 장치의 커패시터에 관한 것으로서, 특히 커패시터의 유전막을 박막화시킬 수 있어 고 커패시턴스를 확보할 수 있는 유전막의 박막화가 가능한 커패시터에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a capacitor of a semiconductor device. More particularly, the present invention relates to a capacitor capable of thinning a dielectric film of a capacitor, thereby enabling a thin film of a dielectric film capable of securing high capacitance.
현재 반도체 소자의 고집적화를 달성하기 위하여 셀 면적의 감소 및 동작 전압의 저전압화에 관한 연구/개발이 활발하게 진행되고 있다. 더구나 반도체 소자의 고집적화가 이루어질수록 커패시터의 면적이 급격하게 감소되지만 기억소자의 동작에 필요한 전하 즉, 단위 면적에 확보되는 커패시턴스는 증가되어야만 한다.In order to achieve high integration of semiconductor devices, research / development has been actively conducted on reduction of cell area and reduction of operating voltage. In addition, as the integration of semiconductor devices increases, the area of the capacitor decreases drastically, but the charge required for the operation of the memory device, that is, the capacitance secured in the unit area must be increased.
그러므로, 커패시터의 충분한 유전 용량을 확보하기 위해서는 유전막의 박막화, 유효 표면적의 증대 등의 구조적인 연구와 기존 실리콘 산화막으로 사용하던 유전막을 질화막/산화막, 산화막/질화막/산화막 또는 Ta2O5막으로 대체하려는 재료적인 연구가 진행되고 있다. 더욱이 최근에는 향후 256MD 이상의 디바이스에 적용할 수 있도록 정전용량 확보에 어려움이 있는 상기 질화막/산화막, 산화막/질화막/산화막의 저유전막보다는 높은 커패시턴스를 확보할 수 있는 상기 Ta2O5막의 고유전막을 더 많이 사용하고 있다. 그러나, 상기 Ta2O5막은 실리콘 산화막 및 실리콘 질화막에 비해 유전율이 높으나 누설 전류 밀도가 크고, 절연파괴전압이 낮아 DRAM에서 실용화하는데 아직까지는 어려움이 있다. 이러한 Ta2O5막의 단점을 해결하고자 구체적으로 상부 전극의 금속과 Ta2O5막의 반응을 억제시키기 위해서 오존 처리와 산소계 가스를 이용한 플라즈마 처리를 실시하고 있으며, Ta2O5막의 누설 전류 특성을 개선시키고 위해서 열산화 처리 공정을 실시하고 있다.Therefore, in order to secure sufficient dielectric capacity of the capacitor, structural studies such as thinning of the dielectric film and increasing the effective surface area, and replacing the dielectric film used as a silicon oxide film with a nitride film / oxide film, oxide film / nitride film / oxide film, or Ta 2 O 5 film There is material research going on. Furthermore, in recent years, the high dielectric film of the Ta 2 O 5 film, which can secure higher capacitance than the low dielectric film of the nitride film / oxide film, oxide film / nitride film / oxide film, which has difficulty in securing capacitance, can be applied to devices of 256MD or more in the future. I use it a lot. However, the Ta 2 O 5 film has a higher dielectric constant than the silicon oxide film and the silicon nitride film, but has a large leakage current density and a low dielectric breakdown voltage, which makes it difficult to use in DRAM. This Ta 2 O 5 film in order to solve the disadvantages in order to specifically inhibit the upper electrode metal and Ta 2 O 5 film reaction and subjected to a plasma treatment using an ozone treatment and oxygen-based gas, Ta 2 O 5 film, leakage current characteristics In order to improve, a thermal oxidation treatment process is performed.
도 1 는 통상적인 반도체 장치의 적층형 커패시터를 나타낸 수직 단면도로서, 이를 참조하면 상기 적층형 커패시터는 소자 분리 영역(4)이 형성된 실리콘 기판(2) 상부에 소자간 분리를 위해 형성된 층간 절연막(6)과, 상기 층간 절연막(6)을 사이에 두고 상기 실리콘 기판(2) 표면과 연결된 하부 전극(10)과, 상기 하부 전극(10)을 둘러싼 유전막(14)과, 상기 유전막(14) 상부면에 형성된 상부 전극(16)으로 구성된다.FIG. 1 is a vertical cross-sectional view illustrating a multilayer capacitor of a conventional semiconductor device. Referring to FIG. 1, the multilayer capacitor may include an interlayer insulating layer 6 formed on the silicon substrate 2 on which the device isolation region 4 is formed. A lower electrode 10 connected to the surface of the silicon substrate 2 with the interlayer insulating layer 6 interposed therebetween, a dielectric film 14 surrounding the lower electrode 10, and a top surface of the dielectric film 14. It consists of an upper electrode 16.
이러한 적층형 커패시터는 다음과 같은 제조 공정 순서에 따라 형성된다.Such a multilayer capacitor is formed according to the following manufacturing process sequence.
우선, 실리콘 기판(2)에 소자간 분리를 위한 필드 산화막(4)을 형성하고, 상기 실리콘 기판(2) 상부면에 USG(Undoped Silicated Glass), BPSG(Boron Phosphorus Silicated Glass) 내지 SiON 등으로서 층간 절연막(6)을 형성한다. 이어서 사진 및 식각 공정으로 상기 층간 절연막(6) 내에 콘택홀(8)을 형성한다.First, a field oxide film 4 is formed on the silicon substrate 2 to separate the devices, and the interlayer is formed on the upper surface of the silicon substrate 2 as USG (Undoped Silicated Glass), BPSG (Boron Phosphorus Silicated Glass) to SiON, or the like. The insulating film 6 is formed. Subsequently, contact holes 8 are formed in the interlayer insulating layer 6 by photolithography and etching.
그리고, 상기 층간 절연막(6) 상부면에 폴리 실리콘을 도포한 후에 상기 폴리 실리콘층을 식각하여 상기 실리콘 기판(2) 표면에 접촉된 하부 전극(10)을 형성한다. 이어서 RTN(Rapid Thermal Nitridation) 공정을 실시하여 상기 결과물 상부면에 얇은 질화막(12)을 형성한다. 이때, 상기 질화막(12)은 후속 오존 처리시 유전막 내의 잉여 산소가 상기 하부 전극(10) 계면으로 확산되어 계면의 실리콘과 결합하는 것을 방지하기 위해서 형성하는 것이다. 이어서 상기 질화막(12) 상부면에 유전막(12)으로서 Ta2O5을 도포하고, 오존에 자외선을 조사시켜 산소 단원자로 해리하여 상기 유전막(12) 내에 산소를 보상하는 오존 처리 내지 산소계 가스를 이용한 플라즈마 처리를 실시한다. 이로 인해 상기 유전막(12) 내에 Ta과 O의 불완전한 결합으로 발생하는 산소 공공이 보상된다.After the polysilicon is applied to the upper surface of the interlayer insulating layer 6, the polysilicon layer is etched to form a lower electrode 10 in contact with the surface of the silicon substrate 2. Then, a Rapid Thermal Nitridation (RTN) process is performed to form a thin nitride film 12 on the upper surface of the resultant. In this case, the nitride film 12 is formed to prevent excess oxygen in the dielectric film from diffusing to the interface of the lower electrode 10 during the subsequent ozone treatment and bonding to the silicon of the interface. Subsequently, Ta 2 O 5 is applied to the upper surface of the nitride film 12 as a dielectric film 12, and ozone treatment or oxygen-based gas is used to compensate oxygen in the dielectric film 12 by dissociating it as an oxygen atom by irradiating ultraviolet rays with ozone. Plasma treatment is performed. This compensates for oxygen vacancies resulting from incomplete bonding of Ta and O in the dielectric film 12.
그 다음 상기 결과물 상부에 열산화 처리 공정을 실시하고, 상기 결과물 상부에 화학 기상 증착법으로 TiN 내지 WN을 도포한 후에 식각 공정을 이용해서 상기 유전막(12) 상부면에 상부 전극(14)을 형성한다.Then, a thermal oxidation process is performed on the resultant, and TiN to WN are coated on the resultant by chemical vapor deposition, and then an upper electrode 14 is formed on the top surface of the dielectric layer 12 by an etching process. .
상기와 같은 제조 공정 순서에 의해 형성된 적층형 커패시터는 상기 층간 절연막(6)이 산화막이면 실리콘과 질화막이 인접한 부분을 질화막 처리하였더라도 후속 열산화 처리시 상기 하부 전극(10)의 계면 사이로 확산되는 산소의 양이 많아지게 된다. 이에 따라, 상기 유전막(12)으로 사용된 Ta2O5막이 박막화될수록 열산화 처리 공정에 의해 상기 하부 전극(10)과 상기 Ta2O5막 사이에 형성되는 자연 산화막의 두께는 증가하게 된다.In the multilayer capacitor formed by the above manufacturing process sequence, if the interlayer insulating film 6 is an oxide film, the amount of oxygen diffused between the interfaces of the lower electrode 10 during the subsequent thermal oxidation process even if the silicon and nitride film adjacent portions are nitrided. This will be a lot. Accordingly, as the Ta 2 O 5 film used as the dielectric film 12 becomes thinner, the thickness of the natural oxide film formed between the lower electrode 10 and the Ta 2 O 5 film increases by a thermal oxidation process.
또한, 상기 하부 전극(10) 상부에 유전막(12)을 질화막으로 형성할 경우 상기 층간 절연막(6)보다 상기 하부 전극(10)에서 초기 증착이 약 20∼40Å 정도로 빠르게 일어난다. 이에 따라 후속 열산화 처리 공정시 상기 하부 전극(10) 에지 부분(P)은 다른 부분보다 얇은 실리콘 질화막(12)을 쉽게 소모하여 자연 산화막이 크게 성장된다.In addition, when the dielectric film 12 is formed as a nitride film on the lower electrode 10, the initial deposition of the lower electrode 10 occurs faster than the interlayer insulating film 6 by about 20 to 40 kPa. Accordingly, during the subsequent thermal oxidation process, the lower portion 10 of the lower electrode 10 easily consumes the silicon nitride film 12 that is thinner than other portions, thereby greatly increasing the native oxide film.
따라서, 종래의 커패시터는 상부 전극 형성 전에 실시되는 열산화 공정시 상기 하부 전극과 상기 유전막 사이에 지나친 산화 반응으로 인해 자연 산화막이 두껍게 형성되기 때문에 커패시터의 박막화에 악영향을 끼쳐 커패시터의 신뢰성을 저하시키는 문제점이 있었다.Therefore, the conventional capacitor has a bad effect on the thinning of the capacitor due to excessive oxidation reaction between the lower electrode and the dielectric film during the thermal oxidation process performed before the upper electrode is formed, which adversely affects the thinning of the capacitor, thereby lowering the reliability of the capacitor. There was this.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 층간 절연막 상부와 하부 전극 아래에 자연 산화막의 성장을 억제시킬 수 있는 소정 두께의 절연막을 형성하므로서 고 커패시턴스를 확보할 수 있는 유전막의 박막화가 가능한 커패시터를 제공하는데 있다.SUMMARY OF THE INVENTION An object of the present invention is to reduce the thickness of a dielectric film capable of securing high capacitance by forming an insulating film having a predetermined thickness capable of suppressing the growth of a natural oxide film under the interlayer insulating film and below the lower electrode in order to solve the above problems of the prior art. Is to provide a possible capacitor.
상기 목적을 달성하기 위하여 본 발명은 반도체 기판 상부에 층간 절연막을 형성하고, 상기 층간 절연막에 콘택홀을 형성한 후에 하부 전극을 형성하는 적층형 커패시터에 있어서, 상기 층간 절연막과 하부 전극 사이에 소정 두께의 절연막을 더 구비하는 것을 특징으로 한다. 이때, 상기 절연막은 질화막, 산화막 및 불순물이 이온 주입되지 않은 실리콘막이 단일막 내지 복합막으로 형성된 것을 특징으로 한다.In order to achieve the above object, the present invention provides a multilayer capacitor in which an interlayer insulating film is formed on a semiconductor substrate, and a lower electrode is formed after a contact hole is formed in the interlayer insulating film, wherein the interlayer insulating film and the lower electrode have a predetermined thickness. An insulating film is further provided. In this case, the insulating film is characterized in that the nitride film, the oxide film and the silicon film is not implanted with impurities as a single film or a composite film.
도 1 는 통상적인 반도체 장치의 적층형 커패시터를 나타낸 수직 단면도.1 is a vertical sectional view showing a stacked capacitor of a conventional semiconductor device.
도 2 는 본 발명에 따른 적층형 커패시터를 나타낸 수직 단면도.2 is a vertical cross-sectional view showing a stacked capacitor according to the present invention.
도 3 내지 도 4 는 도 2에 도시된 커패시터를 형성하기 위한 제조 공정을 순서적으로 나타낸 수직 단면도들.3 to 4 are vertical cross-sectional views sequentially showing a manufacturing process for forming the capacitor shown in FIG.
도 5 는 본 발명에 따른 HSG형 커패시터를 나타낸 수직 단면도.5 is a vertical sectional view showing an HSG type capacitor according to the present invention.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
100: 실리콘 기판 102: 필드 산화막100: silicon substrate 102: field oxide film
104: 층간 절연막 106: 절연막104: interlayer insulating film 106: insulating film
108: 콘택홀 110: 하부 전극108: contact hole 110: lower electrode
111: 반구형 실리콘막 112,112′: 질화막111: hemispherical silicon film 112,112 ': nitride film
114,114′: 유전막 116,136: 상부 전극114, 114 ': dielectric film 116, 136: upper electrode
이하, 첨부한 도면을 참조하여 본 발명을 상세하게 설명하고자 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.
도 2 는 본 발명에 따른 적층형 커패시터를 나타낸 수직 단면도로서, 상기 적층형 커패시턴스는 소자 분리 영역(102)이 형성된 실리콘 기판(100) 상부에 소자간 분리를 위해 형성된 층간 절연막(104)과, 상기 층간 절연막(104)을 사이에 두고 상기 실리콘 기판(100) 표면과 연결된 하부 전극(110)과, 상기 층간 절연막(104)과 상기 하부 전극(110) 사이에 형성된 절연막(106)과, 상기 하부 전극(110) 및 절연막을 둘러싼 유전막(114)과, 상기 유전막(114) 상부면에 형성된 상부 전극(116)으로 구성된다.2 is a vertical cross-sectional view showing a stacked capacitor according to the present invention, wherein the stacked capacitance is an interlayer insulating film 104 formed on the silicon substrate 100 on which the device isolation region 102 is formed, and the interlayer insulating film; A lower electrode 110 connected to the surface of the silicon substrate 100 with a gap 104 disposed therebetween, an insulating film 106 formed between the interlayer insulating film 104 and the lower electrode 110, and the lower electrode 110. ) And a dielectric film 114 surrounding the insulating film, and an upper electrode 116 formed on an upper surface of the dielectric film 114.
상기와 같이 구성된 본 발명의 커패시터는 다음과 같은 제조 공정에 따라 형성된다.The capacitor of the present invention configured as described above is formed according to the following manufacturing process.
우선, 실리콘 기판(100)에 소자간 분리를 위한 필드 산화막(102)을 형성하고, 상기 실리콘 기판(100) 상부면에 USG, BPSG 내지 SiON 등으로서 층간 절연막(104)을 형성하고, 그 위에 절연막(106)으로서 질화막을 형성한다. 이어서 도 3에 나타낸 바와 같이 사진 및 식각 공정으로 상기 절연막(106)의 상부면부터 상기 실리콘 기판(100)의 표면에 이르도록 콘택홀(108)을 형성한다.First, a field oxide film 102 is formed on the silicon substrate 100 for isolation between devices, and an interlayer insulating film 104 is formed on the upper surface of the silicon substrate 100 as USG, BPSG to SiON, and the like. A nitride film is formed as 106. Next, as shown in FIG. 3, the contact hole 108 is formed from the top surface of the insulating layer 106 to the surface of the silicon substrate 100 by a photolithography and etching process.
이어서 상기 결과물 상부면에 폴리실리콘을 도포하고, 식각 공정으로 상기 실리콘 기판(100) 표면과 접촉된 하부 전극(110)을 형성한다. 이어서 도 4 에 나타낸 바와 같이 RTN 공정을 실시하여 상기 결과물 상부면에 얇은 질화막(112)을 형성하고, 그 위에 저온 화학 기상 증착법으로 Ta2O5을 도포하여 유전막(114)을 형성한다. 이어서 상기 결과물에 오존 처리 내지 산소계 가스를 이용한 플라즈마 처리를 실시한다.Subsequently, polysilicon is coated on the resultant upper surface, and the lower electrode 110 in contact with the surface of the silicon substrate 100 is formed by an etching process. Subsequently, as shown in FIG. 4, a thin nitride film 112 is formed on the upper surface of the resulting product, and Ta 2 O 5 is applied thereon to form a dielectric film 114 by low temperature chemical vapor deposition. Subsequently, the resultant is subjected to a plasma treatment using an ozone treatment or an oxygen-based gas.
이후, 상기 결과물 상부에 열산화 처리 공정을 실시하고, 이어서 상기 유전막(114) 상부면에 화학 기상 증착법으로 TiN 내지 WN을 도포한 후에 식각 공정을 이용하여 상부 전극(116)을 형성한다.Thereafter, a thermal oxidation process is performed on the resultant, and then TiN to WN are coated on the top surface of the dielectric layer 114 by chemical vapor deposition to form an upper electrode 116 using an etching process.
그러므로, 본 발명에 따른 적층형 커패시터는 열산화 처리 공정시 상기 하부 전극(110)과 유전막(114) 사이의 자연 산화막의 성장이 상기 질화막(106)에 의해 억제되기 때문에 상기 하부 전극(110)의 계면 부분(P')이 안정된 표면 상태를 유지하게 된다.Therefore, in the multilayer capacitor according to the present invention, since the growth of the natural oxide film between the lower electrode 110 and the dielectric film 114 is suppressed by the nitride film 106 during the thermal oxidation process, the interface of the lower electrode 110 The portion P 'maintains a stable surface state.
도 5 는 본 발명에 따른 HSG형 커패시터를 나타낸 수직 단면도로서, 비결정 실리콘에서 다결정 실리콘으로의 상변위가 발생하는 온도 대역에서 저온 화학 기상 증착법으로 실리콘을 도포하는 HSG(Hemi Sperical Grain) 공정에 의해 상기 하부 전극(110) 상부면에 반구형 요철 실리콘막(111)이 형성되는 HSG형 커패시터에도 본 발명을 적용할 수 있다. 그러므로, 본 발명에 따른 HSG형 커패시터는 상기 층간 절연막(104) 상부와 하부 전극(110) 사이에 소정 두께의 절연막(106)을 형성하므로서 후속 열산화 처리 공정시 상기 하부 전극(110) 계면에 형성되는 자연 산화막의 성장이 상기 절연막(106)에 의해 억제되기 때문에 상기 하부 전극(110)의 계면 부분(P)은 안정된 표면 상태로 유지된다.FIG. 5 is a vertical sectional view showing an HSG capacitor according to the present invention, which is performed by a HSG (Hemi Sperical Grain) process in which silicon is applied by low temperature chemical vapor deposition in a temperature band in which phase shift from amorphous silicon to polycrystalline silicon occurs. The present invention can also be applied to an HSG capacitor having a hemispherical uneven silicon film 111 formed on an upper surface of the lower electrode 110. Therefore, the HSG capacitor according to the present invention forms an insulating film 106 having a predetermined thickness between the upper interlayer insulating film 104 and the lower electrode 110 and is formed at an interface of the lower electrode 110 in a subsequent thermal oxidation process. Since the growth of the natural oxide film is suppressed by the insulating film 106, the interface portion P of the lower electrode 110 is maintained in a stable surface state.
본 발명은 커패시터의 유전막을 박막화시킬 수 있어 고 커패시턴스를 확보할 수 있으며 동시에 커패시터의 신뢰성을 향상시킬 수 있는 효과가 있다.According to the present invention, the dielectric film of the capacitor can be thinned, thereby ensuring high capacitance, and at the same time, improving the reliability of the capacitor.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970034652A KR19990011522A (en) | 1997-07-24 | 1997-07-24 | Capacitor Capable of Thin Film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970034652A KR19990011522A (en) | 1997-07-24 | 1997-07-24 | Capacitor Capable of Thin Film |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990011522A true KR19990011522A (en) | 1999-02-18 |
Family
ID=66040778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970034652A KR19990011522A (en) | 1997-07-24 | 1997-07-24 | Capacitor Capable of Thin Film |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990011522A (en) |
-
1997
- 1997-07-24 KR KR1019970034652A patent/KR19990011522A/en not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100282487B1 (en) | Cell Capacitor Using High-Dielectric Multilayer Film and Its Manufacturing Method | |
| US7206215B2 (en) | Antifuse having tantalum oxynitride film and method for making same | |
| US5985730A (en) | Method of forming a capacitor of a semiconductor device | |
| US6656789B2 (en) | Capacitor for highly-integrated semiconductor memory devices and a method for manufacturing the same | |
| US7741671B2 (en) | Capacitor for a semiconductor device and manufacturing method thereof | |
| US6057189A (en) | Method of fabricating capacitor utilizing an ion implantation method | |
| KR0144932B1 (en) | Capacitor of semiconductor device and manufacturing method thereof | |
| US7514315B2 (en) | Methods of forming capacitor structures having aluminum oxide diffusion barriers | |
| KR100319171B1 (en) | Manufacturing method for capacitor of semiconductor device | |
| KR100259039B1 (en) | Capacitor maunfacturing method of semi-conductor device | |
| KR100293713B1 (en) | Method of manufacturing capacitor of memory element | |
| US6635524B2 (en) | Method for fabricating capacitor of semiconductor memory device | |
| KR19990048918A (en) | Semiconductor device including capacitor and manufacturing method thereof | |
| KR19990011522A (en) | Capacitor Capable of Thin Film | |
| US6602722B2 (en) | Process for fabricating capacitor having dielectric layer with pervskite structure and apparatus for fabricating the same | |
| JP2003124348A (en) | Semiconductor device and its manufacturing method | |
| KR100321180B1 (en) | Method for forming Ta2O5 capacitor of semiconductor device | |
| US20040126964A1 (en) | Method for fabricating capacitor in semiconductor device | |
| KR100395903B1 (en) | Method for forming the capacitor line bottom plug of semiconductor device | |
| KR100424715B1 (en) | Method of manufacturing capacitor in semiconductor device | |
| KR100230355B1 (en) | Capacitor using the silicide electrode film and manufacturing method thereof | |
| KR20040061278A (en) | Method for fabricating capacitor of semiconductor device | |
| US6716717B2 (en) | Method for fabricating capacitor of semiconductor device | |
| JPH04356945A (en) | Manufacture of semiconductor device | |
| KR19990054911A (en) | Capacitor Manufacturing Method of Semiconductor Device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |