KR19990011028A - Contact of semiconductor device and manufacturing method thereof - Google Patents

Contact of semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
KR19990011028A
KR19990011028A KR1019970033966A KR19970033966A KR19990011028A KR 19990011028 A KR19990011028 A KR 19990011028A KR 1019970033966 A KR1019970033966 A KR 1019970033966A KR 19970033966 A KR19970033966 A KR 19970033966A KR 19990011028 A KR19990011028 A KR 19990011028A
Authority
KR
South Korea
Prior art keywords
self
photosensitive material
insulating film
contact hole
semiconductor device
Prior art date
Application number
KR1019970033966A
Other languages
Korean (ko)
Inventor
이종섭
신광식
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970033966A priority Critical patent/KR19990011028A/en
Publication of KR19990011028A publication Critical patent/KR19990011028A/en

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 장치의 개선된 콘택 및 그 제조 방법이 개시되어 있다. 활성 영역과 소자분리 영역이 형성된 반도체 기판의 전면 상부에 감광성 물질을 형성시키고, 사진현상공정을 실시하여 자기정렬된 콘택을 형성한다. 자기정렬에 의해 콘택이 제조되어지므로 미스얼라인 마진이 확보되어 고집적 반도체 장치에 적합한 미세한 크기의 콘택을 제조할 수 있다. 또한 종래의 복잡한 공정단계가 한번의 사진현상공정으로 단순화되므로 공정시간 및 공정단가를 줄이는 이점이 있다.An improved contact of a semiconductor device and a method of manufacturing the same are disclosed. A photosensitive material is formed on the upper surface of the semiconductor substrate on which the active region and the device isolation region are formed, and a photo development process is performed to form a self-aligned contact. Since the contacts are manufactured by self-alignment, a misalignment margin is secured, and thus a contact having a fine size suitable for a highly integrated semiconductor device can be manufactured. In addition, since the conventional complex process step is simplified to a single photo developing process, there is an advantage of reducing process time and cost.

Description

반도체 장치의 콘택 및 그 제조 방법Contact of semiconductor device and manufacturing method thereof

본 발명은 반도체 장치의 제조에 관한 것으로서, 특히 자기정렬(self align)된 콘택(contact)을 가지는 반도체 장치의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the manufacture of semiconductor devices and, more particularly, to a method of manufacturing a semiconductor device having self-aligned contacts.

일반적으로, 반도체 장치가 고집적화 및 고속화됨에 따라 미세 패턴의 형성이 요구되고 있으며, 배선의 넓이(width)뿐만 아니라 배선사이의 간격(space)도 현저히 감소하고 있는 추세이다. 특히, 반도체 기판내에 형성되어 있는 고립된 활성 소자 영역들을 고전도성 박막으로 연결시키는 콘택들의 사이즈는 얼라인마진(align margin)등을 확보하면서 형성되므로 반도체 장치에 있어서 상당한 면적을 차지하게 된다.In general, as semiconductor devices become more integrated and faster, formation of fine patterns is required, and not only the width of the wiring but also the space between the wirings tends to decrease significantly. In particular, the sizes of the contacts connecting the isolated active element regions formed in the semiconductor substrate to the highly conductive thin film are formed while securing an alignment margin or the like, thus occupying a considerable area in the semiconductor device.

이처럼 최근 초고집적 반도체 장치가 급속히 발전함에 따라, 메모리 장치의 경우 단위셀의 면적도 점차 축소됨에 따라 셀(cell) 내에 콘택을 제조할 수 있는 영역 또한 점차 축소되고 있다. 이처럼 점차 축소되는 단위셀의 면적에 부응하는 미세한 크기의 콘택을 제조하기 위해 여러 가지 방법이 연구되고 있다. 예를 들어, 감광막에 작은 콘택 패턴을 형성하는 방법이 있긴 하나, 해상도(resolution) 기술의 한계로 인해 그 발전이 느려지고 있는 실정이다. 이같은 상기 문제점을 해소하고자 먼저 사진공정(photolithography)에서 큰 콘택 패턴을 형성하고, 그 후에 여러 가지 공정을 추가하여 작은 콘택을 형성하는 방법들이 연구되어지기도 했다. 상기 방법을 예를 들어 좀 더 설명하면, 통상적으로 사용되는 절연막, 예컨대 비피에스지(Boron Phosphorus Silicon Glass ; 이하 BPSG라 칭함)등에 감광막을 형성하고 마스크 패턴에 따라 큰 콘택홀을 형성하고 상기 감광막을 제거한 후, 질화막을 증착하고 이방성식각하여 질화막 스페이서를 형성시킨 후 비로소 미세한 콘택을 형성할 수 있었다. 또 다른 방법은, BPSG등의 절연막에 감광막을 형성하고 마스크 패턴에 따라 큰 콘택홀을 형성한 후, 정해진 온도, 예컨대 약 300℃의 온도에서 용융된 상기 감광막을 플로우(flow)시켜 패턴된 콘택홀의 크기를 감소시키고 이를 마스크로 사용하여 이방성식각을 실시하여 미세한 콘택을 형성시킬 수 있었다.As the ultra-high density semiconductor device is rapidly developed in recent years, as the area of a unit cell is gradually reduced in the case of a memory device, an area in which a contact can be manufactured in a cell is also gradually reduced. Various methods have been studied to fabricate a contact of a fine size corresponding to the area of a unit cell which is gradually reduced. For example, there is a method of forming a small contact pattern on the photoresist film, but the development is slowed due to the limitation of the resolution technology. In order to solve such a problem, methods of forming a large contact pattern in photolithography and then adding various processes have been studied. For example, the method may be further described. A photoresist film is formed on a commonly used insulating film, such as BPSG (hereinafter referred to as BPSG), a large contact hole is formed according to a mask pattern, and the photoresist film is removed. After that, the nitride film was deposited and anisotropically etched to form the nitride film spacer, and then a fine contact could be formed. Another method is to form a photoresist film on an insulating film such as BPSG, form a large contact hole according to a mask pattern, and then flow the molten photoresist film at a predetermined temperature, for example, about 300 ° C. to form a patterned contact hole. The size was reduced and anisotropic etching was performed using this as a mask to form fine contacts.

그러나 상술한 종래 방법에 따라 콘택을 제조할 경우, 질화막 스페이서의 형성공정이나 플로우공정이 추가되어 공정단계가 복잡하고, 장시간이 소요되고 파티클이 발생하기 쉬우며, 발생한 파티클(particle)을 제거하기 위해 반드시 세정(cleanning)공정이 수반되어야 하는 이방성식각공정을 실시해야 하므로 콘택홀 제조공정이 다소 까다로와지는 문제점이 있다. 그리고 무엇보다도 종래 방법에 따라 콘택을 제조할 경우, 자기정렬된 콘택홀을 얻지 못하므로 공정마진을 확보해야 하는 문제점이 있다.또한 상기 콘택홀을 형성하기 위해서 먼저 감광막에 큰 콘택홀을 형성하게 되는데 이 과정에서 콘택홀은 마진을 가지면서 형성되기 때문에 고집적 반도체 장치의 콘택을 형성하는데 어려움이 있다.However, in the case of manufacturing the contact according to the conventional method described above, the formation process or flow process of the nitride film spacer is added, the process step is complicated, it takes a long time, easy to generate particles, to remove the generated particles (particle) Since the anisotropic etching process, which must be accompanied by a cleaning process, must be performed, there is a problem that the manufacturing process of the contact hole is somewhat complicated. First of all, when manufacturing a contact according to the conventional method, there is a problem in that a process margin must be secured because self-aligned contact holes are not obtained. Further, in order to form the contact holes, a large contact hole is first formed in the photoresist film. In this process, since the contact hole is formed with a margin, it is difficult to form the contact of the highly integrated semiconductor device.

따라서 본 발명의 목적은, 상기한 종래의 문제점을 해소할 수 있는 반도체 장치의 제조 방법을 제공하는데 있다.It is therefore an object of the present invention to provide a method for manufacturing a semiconductor device which can solve the above-mentioned conventional problems.

본 발명의 또 다른 목적은, 복잡한 콘택 제조 공정을 간소화 시켜 공정시간 및 공정단가를 줄일 수 있는 반도체 장치의 제조 방법을 제공하는데 있다.It is still another object of the present invention to provide a method for manufacturing a semiconductor device that can simplify a complicated contact manufacturing process and reduce process time and cost.

본 발명의 또 다른 목적은, 복잡한 콘택 제조 공정에서 파티클이 발생하는 문제점을 해소할 수 있는 반도체 장치의 제조 방법을 제공하는데 있다.Another object of the present invention is to provide a method for manufacturing a semiconductor device that can solve the problem of particles generated in a complex contact manufacturing process.

본 발명의 또 다른 목적은, 정밀도가 높은 자기정렬방법을 이용하여 미세한 콘택을 형성함으로써 미스얼라인 마진을 확보하여 집적도를 향상시킬 수 있는 반도체 장치의 제조 방법을 제공하는데 있다.Still another object of the present invention is to provide a method for manufacturing a semiconductor device which can improve integration by securing a fine alignment margin by forming a fine contact using a highly accurate self-aligning method.

도 1a 내지 도 1d는 본 발명에 따른 반도체 장치의 제조 방법을 설명하기 위해 나타낸 단면도.1A to 1D are cross-sectional views shown for explaining the method for manufacturing a semiconductor device according to the present invention.

상기의 목적들을 달성하기 위해서 본 발명에서는,In order to achieve the above objects, in the present invention,

반도체 기판에 소자분리막을 형성하고, 절연막과 폴리실리콘으로 이루어진 게이트의 상부와 양 측벽에 스페이서로 기능할 절연막 을 형성하는 단계와; 층간 절연막의 기능을 하며, 상기 반도체 기판 및 상기 게이트에 형성된 절연막 을 완전히 덮는 감광성 물질을 형성하는 단계와; 상기 감광성 물질에 콘택홀의 위치를 정하고 마스크를 씌워 사진현상공정을 실시하는 단계와; 상기 게이트의 상부와 양 측벽에 형성된 절연막 에 의해 자기정렬된 콘택홀을 형성하는 단계와; 상기 자기정렬된 콘택홀 내부에 도전성 물질을 채워넣어 자기정렬된 콘택을 형성하는 단계를 포함함을 특징으로 하는 반도체 장치를 제공한다.Forming an isolation layer on the semiconductor substrate, and forming an insulating film to function as a spacer on the upper side and both sidewalls of the gate made of the insulating film and the polysilicon; Forming a photosensitive material which functions as an interlayer insulating film and completely covers the insulating film formed on the semiconductor substrate and the gate; Positioning a contact hole on the photosensitive material and applying a mask to perform a photo development process; Forming self-aligned contact holes by insulating films formed on the upper sidewalls and both sidewalls of the gate; And filling a conductive material into the self-aligned contact hole to form a self-aligned contact.

이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 좀 더 자세히 설명하고자 한다. 도면들중 동일한 구성요소들은 가능한한 어느 곳에서든지 동일한 부호들로 나타내고 있음에 유의해야 한다. 또한 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.Hereinafter, with reference to the accompanying drawings, preferred embodiments of the present invention will be described in more detail. It should be noted that the same elements in the figures are denoted by the same numerals wherever possible. In addition, detailed descriptions of well-known functions and configurations that may unnecessarily obscure the subject matter of the present invention will be omitted.

도 1a 내지 도1e는 본 발명에 따른 자기정렬된 콘택을 가지는 반도체 장치의 제조방법을 차례로 나타낸 단면도들이다.1A through 1E are cross-sectional views sequentially illustrating a method of manufacturing a semiconductor device having a self-aligned contact according to the present invention.

도 1a를 참조하면, 소자분리막(20)과, 게이트 절연막(30) 및 폴리실리콘(40)으로 이루어진 게이트 영역이 차례로 형성된 반도체 기판(10)이 보여진다. 상기 게이트 영역의 상부와 측벽에는 스페이서로 기능할 절연막(50)을 형성한다. 그리고 나서 게이트 영역이 형성된 상기 반도체 기판 전면 상부에 층간 절연막으로 기능할 감광성 물질(60)를 형성한다. 상기 감광성 물질(60)의 형성은 본 발명의 실시예에 있어 가장 중요한 공정이다. 상기 게이트의 상부와 측벽에 형성된 절연막 에 의해 콘택홀의 위치가 자기정렬되고, 자기정렬된 콘택홀의 위치 상부에 감광성 물질을 형성함으로서 러프한 마스크 사용하여도 정확한 콘택홀을 얻을 수 있기 때문이다. 바람직하게, 상기 감광성 물질(60)은 솔벤트(solvent)등이 함유된 점성도가 낮은 것을 사용한다. 그리고 나서 형성된 상기 감광성 물질(60)을 전면 이방성 식각한다. 이때, 상기 감광성 물질(60)은 후속 열공정에서의 수축을 고려하여 어느정도의 두께를 가지도록 식각한다.Referring to FIG. 1A, a semiconductor substrate 10 in which a device isolation layer 20, a gate region made of a gate insulating layer 30, and a polysilicon 40 is sequentially formed is shown. An insulating film 50 to function as a spacer is formed on the top and sidewalls of the gate region. A photosensitive material 60 is then formed on the front surface of the semiconductor substrate on which the gate region is formed to function as an interlayer insulating film. Formation of the photosensitive material 60 is the most important process in the embodiment of the present invention. This is because the position of the contact hole is self-aligned by the insulating film formed on the upper side and the sidewall of the gate, and by forming a photosensitive material on the position of the self-aligned contact hole, an accurate contact hole can be obtained even with a rough mask. Preferably, the photosensitive material 60 is a low viscosity containing a solvent (solvent) and the like. Then, the entire photosensitive material 60 is anisotropically etched. In this case, the photosensitive material 60 is etched to have a certain thickness in consideration of shrinkage in a subsequent thermal process.

도 1b를 참조하면, 상기 식각된 감광성 물질(60)에 마스크(70)를 배치한 후, 사진현상공정을 실시하여 콘택홀이 형성될 위치를 부분적으로 노광하여 현상한다. 이때 상기 마스크(70)는 러프(rough)한 것을 사용하여도 상기 게이트 영역의 측벽에 형성된 스페이서(50)가 정밀한 마스크 역할을 하게 되므로 정확한 위치를 노광하여 현상할 수 있다.Referring to FIG. 1B, after the mask 70 is disposed on the etched photosensitive material 60, a photodevelopment process is performed to partially expose a position where a contact hole is to be formed. In this case, even when the mask 70 is rough, the spacer 50 formed on the sidewall of the gate region serves as a precise mask, so that the mask 70 may be developed by exposing an accurate position.

도 1c를 참조하면, 상기 사진현상공정에 의해 상기 반도체 기판(10)에 자기 정렬된 미세한 콘택홀이 부호 a의 위치에 형성된다. 콘택홀 a 직경은 두 게이트 영역 사이의 간격과 비슷하거나 개재된 상기 절연막(50)으로 인해 두 게이트 영역의 사이보다 작을 수 있다. 상기 게이트의 상부와 양 측벽에 형성된 절연막(50)은 상기 사진현상공정에서 노광에 의해 제거되지 않으므로 이 절연막(50)에 의해 콘택홀 a가 형성되고, 이로써 본 발명에 따른 자기정렬된 미세한 크기의 콘택을 제조할 수 있는 것이다.Referring to FIG. 1C, a fine contact hole self-aligned to the semiconductor substrate 10 is formed at a position a by the photolithography process. The contact hole a diameter may be smaller than the distance between the two gate regions due to the insulating film 50 that is similar to or interposed between the two gate regions. Since the insulating film 50 formed on the upper side and both sidewalls of the gate is not removed by exposure in the photolithography process, the contact hole a is formed by the insulating film 50, thereby forming a self-aligned fine size according to the present invention. The contact can be made.

도 1d를 참조하면, 미세한 콘택홀 a가 형성된 상기 감광성 물질을 열공정(heat processing)으로 베이크(bake)한 후, 열경화성인 상기 감광성 물질을 충분히 경화시켜 후속의 열공정에서 더 이상 수축이 일어나지 않도록 한다. 그리고 나서, 콘택홀 내부에 도전성 물질을 채워 자기정렬된 콘택을 형성하고 전극을 배선한다.Referring to FIG. 1D, after baking the photosensitive material having a fine contact hole a by heat processing, the photosensitive material which is thermosetting is sufficiently cured so that no further shrinkage occurs in a subsequent thermal process. do. Then, a conductive material is filled in the contact hole to form a self-aligned contact and wire the electrode.

상술한 바와 같이 본 발명은, 종래 콘택 형성 방법에서 사용하던 BPSG등의 층간 절연막대신 감광성 물질을 사용함으로써 한번의 사진공정으로 절연막 스페이서에 의해 자기정렬된 미세하면서도 정확한 위치에 콘택홀을 형성할 수 있게 되었다. 이로써 마스크의 맞춤 여유도를 가지지 않고 자기정렬됨으로써 공정마진을 감소시킬수 있어 반도체 장치의 집적도를 향상시킬 수 있게 되었다.As described above, the present invention uses a photosensitive material instead of an interlayer insulating film such as BPSG used in the conventional contact forming method, so that the contact hole can be formed at a fine and accurate position self-aligned by the insulating film spacer in one photo process. It became. As a result, the process margin can be reduced by self-aligning without having a masking margin, thereby improving the integration of semiconductor devices.

또한, 장시간이 소요되고 파티클의 발생으로 세정공정이 불가피한 이방성식각공정이 생략되어 공정단계가 간소화됨에 따라 공정시간과 공정단가를 줄일 수 있다.In addition, the anisotropic etching process, which takes a long time and the cleaning process is inevitable due to the generation of particles, is omitted, thereby simplifying the process step, thereby reducing process time and cost.

상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.As described above, although described with reference to a preferred embodiment of the present invention, it will be understood that various modifications and changes can be made without departing from the spirit and scope of the invention as set forth in the claims below. .

Claims (12)

반도체 장치의 콘택 제조 방법에 있어서:In the contact manufacturing method of a semiconductor device: 반도체 기판에 소자분리막을 형성하고, 절연막과 폴리실리콘으로 이루어진 게이트와, 상기 게이트의 상부와 양 측벽에 스페이서로 기능하는 절연막을 차례로 형성하는 단계와;Forming a device isolation film on the semiconductor substrate, sequentially forming a gate made of an insulating film and polysilicon, and an insulating film functioning as a spacer on the upper side and both sidewalls of the gate; 층간 절연막으로서 기능하며, 상기 반도체 기판 및 상기 절연막을 완전히 덮는 감광성 물질을 형성하는 단계와;Forming a photosensitive material which functions as an interlayer insulating film and completely covers the semiconductor substrate and the insulating film; 상기 형성된 감광성 물질에 사진현상공정을 실시하여 콘택홀을 자기정렬방법으로 형성하는 단계와;Forming a contact hole by a self-aligning method by performing a photolithography process on the formed photosensitive material; 상기 자기정렬된 콘택홀이 형성된 감광성 물질을 정해진 온도에서 베이크하여 경화시키는 단계와;Baking and curing the photosensitive material having the self-aligned contact hole formed at a predetermined temperature; 상기 자기정렬된 콘택홀 내부에 도전물질을 채워넣어 자기정렬된 콘택을 형성한 후, 전극배선을 형성하는 단계를 포함함을 특징으로 하는 방법.Filling the conductive material into the self-aligned contact hole to form a self-aligned contact, and then forming an electrode wiring. 제 1항에 있어서, 상기 콘택홀이 형성된 상기 감광성 물질을 약 300℃로 베이크 하여 경화시킴을 특징으로 하는 방법.The method of claim 1, wherein the photosensitive material having the contact hole formed is baked at about 300 ° C. to cure. 제 1항에 있어서, 상기 게이트 라인 상부와 측벽에 형성시킨 스페이서 절연막에 의해 상기 자기정렬된 콘택이 형성됨을 특징으로 하는 방법.The method of claim 1, wherein the self-aligned contact is formed by a spacer insulating layer formed on the gate line and the sidewalls. 제 1항에 있어서, 상기 콘택홀 내부에 다결정실리콘등의 도전물을 채워넣어 상기 자기정렬된 콘택을 형성시킴을 특징으로 하는 방법.The method of claim 1, wherein a conductive material such as polysilicon is filled in the contact hole to form the self-aligned contact. 제 1항에 있어서, 상기 감광성 물질은 솔벤트등의 휘발성 물질을 포함함을 특징으로 하는 방법.The method of claim 1, wherein the photosensitive material comprises a volatile material such as solvent. 제 1항에 있어서, 상기 사진현상공정에 이용하는 상기 마스크는 대체적으로 러프한 것을 사용함을 특징으로 하는 방법.The method of claim 1, wherein the mask used in the photolithography process is generally rough. 반도체 장치:Semiconductor device: 소자분리막과, 절연막과 폴리실리콘으로 이루어진 게이트와, 상기 게이트의 상부와 양 측벽에 스페이서로 기능하는 절연막이 차례로 형성된 반도체 기판;A semiconductor substrate in which a device isolation film, a gate made of an insulating film and polysilicon, and an insulating film serving as spacers are formed on top and both sidewalls of the gate; 층간 절연막으로서 기능하며, 상기 반도체 기판 및 상기 절연막을 완전히 덮는 감광성 물질;A photosensitive material which functions as an interlayer insulating film and completely covers the semiconductor substrate and the insulating film; 사진현상공정을 통해 자기정렬된 콘택홀을 가지는 상기 감광성 물질;The photosensitive material having contact holes self-aligned through a photolithography process; 상기 자기정렬된 콘택홀을 포함하고, 정해진 온도에서 베이크되어 경화된 상기 감광성 물질;The photosensitive material including the self-aligned contact hole and baked and cured at a predetermined temperature; 상기 자기정렬된 콘택홀 내부에 도전물질을 채워넣어 자기정렬된 콘택과, 상기 자기정렬된 콘택을 가지는 상기 반도체 기판에 전극배선을 구비하는 것을 특징으로 하는 반도체 장치.And a conductive wiring filling the conductive material into the self-aligned contact hole, and an electrode wiring on the semiconductor substrate having the self-aligned contact. 제 7항에 있어서, 상기 콘택홀이 형성된 상기 감광성 물질은 약 300℃로 베이크 됨을 특징으로 하는 반도체 장치.The semiconductor device of claim 7, wherein the photosensitive material having the contact hole is baked at about 300 ° C. 9. 제 7항에 있어서, 상기 자기정렬된 콘택은 상기 게이트 라인 상부와 측벽에 형성시킨 스페이서 절연막에 의해 형성됨을 특징으로 하는 반도체 장치.8. The semiconductor device of claim 7, wherein the self-aligned contact is formed by a spacer insulating film formed on the gate line and the sidewalls. 제 7항에 있어서, 상기 자기정렬된 콘택은 상기 자기정렬된 콘택홀 내부를 다결정실리콘등의 도전물로 채워넣어 형성시킴을 특징으로 하는 반도체 장치.8. The semiconductor device of claim 7, wherein the self-aligned contact is formed by filling an inside of the self-aligned contact hole with a conductive material such as polycrystalline silicon. 제 7항에 있어서, 상기 감광성 물질은 솔벤트등의 휘발성 물질을 포함함을 특징으로 하는 반도체 장치.8. The semiconductor device according to claim 7, wherein the photosensitive material comprises a volatile material such as a solvent. 제 7항에 있어서, 상기 사진현상공정에 이용하는 상기 마스크는 대체적으로 러프한 것을 사용함을 특징으로 하는 반도체 장치.8. The semiconductor device according to claim 7, wherein the mask used in the photolithography process is generally rough.
KR1019970033966A 1997-07-21 1997-07-21 Contact of semiconductor device and manufacturing method thereof KR19990011028A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970033966A KR19990011028A (en) 1997-07-21 1997-07-21 Contact of semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970033966A KR19990011028A (en) 1997-07-21 1997-07-21 Contact of semiconductor device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR19990011028A true KR19990011028A (en) 1999-02-18

Family

ID=66040162

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970033966A KR19990011028A (en) 1997-07-21 1997-07-21 Contact of semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR19990011028A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100557930B1 (en) * 1999-11-05 2006-03-10 주식회사 하이닉스반도체 Contact structure of semiconductor device and method for forming the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100557930B1 (en) * 1999-11-05 2006-03-10 주식회사 하이닉스반도체 Contact structure of semiconductor device and method for forming the same

Similar Documents

Publication Publication Date Title
US5320932A (en) Method of forming contact holes
KR100248144B1 (en) Method of forming contact of semicondcutor device
JP3665095B2 (en) Pattern formation method
KR0170899B1 (en) Method of manufacturing contact hole of semiconductor device
KR19990011028A (en) Contact of semiconductor device and manufacturing method thereof
US6376292B1 (en) Self-aligning photolithography and method of fabricating semiconductor device using the same
KR100197655B1 (en) Process for forming contact hole in semiconductor device
JP2754202B2 (en) Method for manufacturing semiconductor device
KR100284071B1 (en) Contact manufacturing method of semiconductor device
KR100261682B1 (en) Method for fabricating semiconductor device
KR100275934B1 (en) A method for forming fine concuctive line of semiconductor device
KR100256809B1 (en) Method for forming contact hole in semiconductor device
KR100329617B1 (en) Manufacturing method for semiconductor device
KR970007821B1 (en) Contact forming method of semiconductor device
KR100258368B1 (en) Manufacturing method of contact of semiconductor device
KR100248624B1 (en) Method of fabricating semiconductor device
KR0172782B1 (en) Method for forming contact of semiconductor device
KR20000003596A (en) Method for manufacturing contact of semiconductor device
KR0140730B1 (en) Method of forming contact in semiconductor device
KR100434962B1 (en) Method of forming contact hole of semiconductor device without additional process for removing etch stop pattern
KR100434961B1 (en) Method of forming contact hole of semiconductor device using nitride pattern formed on only gate electrode as etch stop layer
KR100252887B1 (en) Method for fabricating semiconductor device
KR100218727B1 (en) Forming method of contact hole of semiconductor device
KR100382548B1 (en) Method for Fabricating of Semiconductor Device
KR19980083001A (en) Method for manufacturing contact hole of semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination