KR19990010733A - Threshold Voltage Measurement Circuit Using Input Protection Transistor - Google Patents
Threshold Voltage Measurement Circuit Using Input Protection Transistor Download PDFInfo
- Publication number
- KR19990010733A KR19990010733A KR1019970033608A KR19970033608A KR19990010733A KR 19990010733 A KR19990010733 A KR 19990010733A KR 1019970033608 A KR1019970033608 A KR 1019970033608A KR 19970033608 A KR19970033608 A KR 19970033608A KR 19990010733 A KR19990010733 A KR 19990010733A
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- input
- voltage
- threshold voltage
- source
- Prior art date
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
본 발명은 입력 보호용 트랜지스터를 이용한 임계전압 측정회로를 개시한다. 이 임계전압 측정회로는 입력에 연결된 소스와, 전원 전압에 연결된 게이트 및 접지에 연결된 드레인을 갖는 트랜지스터, 입력과 접지 사이에 연결되는 전압원 및 전류원 및 일측이 입력과 전압원 사이에 연결되고, 타측이 트랜지스터의 게이트에 연결되어 전압원으로부터 게이트 전압을 공급하는 연결수단을 구비하고, 게이트 전압이 트랜지스터를 턴온시킴으로써, 트랜지스터의 소스와 드레인간의 전류 변화에 따른 임계전압이 측정되는 것을 특징으로 한다.The present invention discloses a threshold voltage measurement circuit using an input protection transistor. This threshold voltage measuring circuit includes a transistor having a source connected to an input, a gate connected to a power supply voltage, and a drain connected to ground, a voltage source and a current source connected between the input and the ground, and one side is connected between the input and the voltage source, and the other side is a transistor. And a connecting means connected to a gate of the circuit to supply a gate voltage from a voltage source, and the gate voltage turns on the transistor, thereby measuring a threshold voltage according to a current change between a source and a drain of the transistor.
Description
본 발명은 반도체 디바이스의 테스트에 관한 것으로서, 특히 입력 보호용 트랜지스터를 이용한 임계전압 측정회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to testing of semiconductor devices, and more particularly to a threshold voltage measurement circuit using an input protection transistor.
반도체 제품이 고집적 및 다기능화되면서 이를 평가하는 방법도 또한 발전하고 있다. 그러나, 많은 반도체 제품들은 제조 생산시에 소량의 웨이퍼에 대해서만 샘플링으로 인-파라미터(IN-PARAMETER)가 평가되고, 이에 근거하여 실행의 흐름 여부가 결정되므로, 일단 조립되어 패키지 상태가 된 후에는 공정 및 제품에 대한 평가가 쉽지 않게 된다.As semiconductor products become more integrated and multifunctional, methods for evaluating them are also evolving. However, in many semiconductor products, in-parameters are evaluated by sampling only a small amount of wafers at the time of manufacture and production, and the flow of execution is determined based on them. And evaluation of the product is not easy.
즉, 샘플링된 DC 파라미터의 경우에 로트(lot) 전체에 대한 평가는 가능하지만, 개별 제품의 실제 데이타를 추출하는 것은 불가능하다. 따라서, 개별 제품에서 CMOS 제품의 주요 특성중 하나인 임계전압(threshold voltage)을 구할 수 있다면, 공정과 단위 제품의 특성을 유추하는데 유용한 방법이 될 수 있다.That is, in the case of sampled DC parameters, it is possible to evaluate the whole lot, but it is not possible to extract the actual data of the individual products. Therefore, if the threshold voltage, which is one of the main characteristics of CMOS products, can be obtained from individual products, it can be a useful method for inferring the characteristics of process and unit products.
본 발명이 이루고자 하는 기술적 과제는, 소정 반도체 디바이스의 입력 보호용 트랜지스터의 임계전압을 측정함으로써 소정 반도체 디바이스에 대한 특성 평가를 용이하게 하는, 입력 보호용 트랜지스터를 이용한 임계전압 측정회로를 제공하는데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a threshold voltage measuring circuit using an input protection transistor that facilitates the characteristic evaluation of a predetermined semiconductor device by measuring the threshold voltage of the input protection transistor of the predetermined semiconductor device.
도 1은 입력 보호용 풀업 트랜지스터를 구비한 반도체 디바이스 입력단의 회로도이다.1 is a circuit diagram of a semiconductor device input stage having a pull-up transistor for input protection.
도 2는 입력 보호용 풀다운 트랜지스터를 구비한 반도체 디바이스 입력단의 회로도이다.2 is a circuit diagram of a semiconductor device input stage having a pull-down transistor for input protection.
도 3은 도 1 또는 도 2에 도시된 요철로 된 패드 금속의 상세한 도면이다.3 is a detailed view of the pad metal of the concave-convex shown in FIG. 1 or 2.
도 4는 본 발명에 의한 입력 보호용 트랜지스터를 이용한 임계전압 측정회로를 설명하기 위한 도면이다.4 is a view for explaining a threshold voltage measuring circuit using an input protection transistor according to the present invention.
상기 과제를 이루기 위하여, 본 발명에 의한 입력 보호용 트랜지스터를 이용한 임계전압 측정회로는, 입력에 연결된 소스와, 전원 전압에 연결된 게이트 및 접지에 연결된 드레인을 갖는 트랜지스터, 입력과 접지 사이에 연결되는 전압원 및 전류원 및 일측이 입력과 전압원 사이에 연결되고, 타측이 트랜지스터의 게이트에 연결되어 전압원으로부터 게이트 전압을 공급하는 연결수단을 구비하고, 여기서, 게이트 전압이 트랜지스터를 턴온시킴으로써, 트랜지스터의 소스와 드레인간의 전류 변화에 따른 임계전압이 측정된다.In order to achieve the above object, the threshold voltage measuring circuit using an input protection transistor according to the present invention, a transistor having a source connected to the input, a gate connected to the power supply voltage and a drain connected to ground, a voltage source connected between the input and ground and A current source and one side is connected between an input and a voltage source, and the other side is connected to a gate of the transistor, and has a connecting means for supplying a gate voltage from the voltage source, wherein the gate voltage turns on the transistor, thereby providing a current between the source and the drain of the transistor. The threshold voltage according to the change is measured.
이하, 본 발명에 의한 입력 보호용 트랜지스터를 이용한 임계전압 측정회로의 구성 및 동작을 첨부한 도면을 참조하여 다음과 같이 설명한다.Hereinafter, the configuration and operation of a threshold voltage measuring circuit using an input protection transistor according to the present invention will be described with reference to the accompanying drawings.
다이나믹 로직이 적용된 제품의 경우에 임계전압의 작은 변화에도 제품 특성이 민감하게 변화하므로, 이에 대한 관리는 매우 중요하다. 예컨대, CMOS 대부분의 제품에서는 노이즈에 의한 오동작으로부터 입력을 보호하기 위해서 풀업 또는 풀다운 저항을 삽입하는데 이는 보통 트랜지스터를 이용한다.In the case of products with dynamic logic, the characteristics of the product change sensitively even with a small change in the threshold voltage. For example, in most CMOS products, a pull-up or pull-down resistor is inserted to protect the input from noise-induced malfunctions, usually using transistors.
입력 보호용 풀업 또는 풀다운 트랜지스터를 이용한 임계전압 측정으로 실제 칩상에서의 인-파라미터를 확인하여 불량 분석시에 중요한 데이타를 제공할 뿐만 아니라, 특히 인-파라미터중 임계전압에 민감한 제품의 경우에 각각의 칩에서 임계전압을 측정할 수 있다면 이 측정값을 관리함으로써 안정된 제품 특성을 확보하는데 기여할 수 있다.Threshold voltage measurement using pull-up or pull-down transistors for input protection not only checks the in-parameters on the actual chip, but also provides important data for failure analysis, as well as for each chip particularly sensitive to threshold voltages among in-parameters. If the threshold voltage can be measured at, then managing this measurement can contribute to ensuring stable product characteristics.
대표적인 예로서, 다이나믹 로직 제품인 경우에 빛 또는 습도 등에 특히 민감하다. 이는 임계전압의 수준이 적절하게 제어되지 못하고, 이에 따라 주변 환경의 영향이 잡음으로서 작용하여 파워에 영향을 미칠 때, 제품의 오동작을 유도함에 따라 이에 대한 철저한 관리가 제품의 품질에 미치는 영향은 매우 크다고 할 수 있다.As a representative example, dynamic logic products are particularly sensitive to light or humidity. This is because the level of the threshold voltage is not properly controlled. Therefore, when the influence of the surrounding environment acts as a noise and affects the power, it causes a malfunction of the product. It can be said to be large.
본 발명에서는 더미 패드를 이용하여 입력 또는 출력단에 놓여 있는 풀업 또는 풀다운 트랜지스터의 임계전압을 측정하는 방법을 보인다.In the present invention, a method of measuring a threshold voltage of a pull-up or pull-down transistor placed at an input or output terminal using a dummy pad is shown.
도 1은 입력 보호용 풀업 트랜지스터를 구비한 반도체 디바이스 입력단의 회로도이며, 도 2는 입력 보호용 풀다운 트랜지스터를 구비한 반도체 디바이스 입력단의 회로도이다.1 is a circuit diagram of a semiconductor device input stage with a pull-up transistor for input protection, and FIG. 2 is a circuit diagram of a semiconductor device input stage with a pull-down transistor for input protection.
도 1에 도시된 회로에서 입력단자 INPUT을 통해 내부 로직부(100)로 인가되는 입력은 패드 금속(102)에 의해 트랜지스터(M12)에 전원전압(VDD)이 인가될 경우에 풀업 저항으로서 동작하는 트랜지스터(M11)에 의해 제어된다. 또한, 도 2에 도시된 회로에서 입력단자 INPUT을 통해 내부 로직부(200)로 인가되는 입력은 패드 금속(202)에 의해 트랜지스터(M21)에 접지(VSS)가 인가될 경우에 풀다운 저항으로서 동작하는 트랜지스터(M22)에 의해 제어된다. 참고로, 도 3은 요철로 된 패드 금속의 상세한 도면을 나타내며, 최소 간격은 예컨대 5μm일 수 있다.In the circuit shown in FIG. 1, the input applied to the internal logic unit 100 through the input terminal INPUT operates as a pull-up resistor when the power supply voltage VDD is applied to the transistor M12 by the pad metal 102. It is controlled by the transistor M11. In addition, in the circuit shown in FIG. 2, the input applied to the internal logic unit 200 through the input terminal INPUT operates as a pull-down resistor when the ground VSS is applied to the transistor M21 by the pad metal 202. Controlled by the transistor M22. For reference, FIG. 3 shows a detailed view of the pad metal with irregularities, and the minimum spacing may be, for example, 5 μm.
도 1 및 도 2에 도시된 풀업 또는 풀다운 트랜지스터(M12 또는 M22)를 외부에서 제어하여 그 임계전압을 측정하게 되면, 해당 제품의 분석 데이타로서 활용할 수 있으므로, 제품에 대한 특성을 예측할 수 있다. 또한, 이 측정 데이타 즉, 임계전압을 양산 양산 테스트시에 관리함으로써 개별 칩에 대한 안정된 특성을 확보할 수 있어 품질을 향상시키는 역할을 할 수 있다.When the pull-up or pull-down transistors M12 or M22 shown in FIGS. 1 and 2 are externally controlled and their threshold voltages are measured, they may be used as analysis data of a corresponding product, thereby predicting characteristics of the product. In addition, by managing the measurement data, that is, the threshold voltage during mass production test, it is possible to secure stable characteristics for individual chips and to play a role of improving quality.
도 4는 본 발명에 의한 입력 보호용 트랜지스터를 이용한 임계전압 측정회로를 설명하기 위한 도면으로서, 입력단자 INPUT을 통해 입력에 연결된 소스와, 전원 전압(VDD)에 연결된 게이트 및 접지(VSS)에 연결된 드레인을 갖는 트랜지스터(M42), 입력과 접지(VSS) 사이에 연결되는 전압원 및 전류원 및 일측이 입력과 전압원 사이에 연결되고, 타측이 트랜지스터의 게이트에 연결되어 전압원으로부터 게이트 전압(Vg)을 공급하는 연결부(404)로 구성된다. 여기서, 게이트 전압(Vg)이 트랜지스터(M42)를 턴온시킴으로써, 트랜지스터(M42)의 소스와 드레인간의 전류 변화에 따른 임계전압이 측정된다.4 is a view illustrating a threshold voltage measurement circuit using an input protection transistor according to the present invention, a source connected to an input through an input terminal INPUT, a drain connected to a gate connected to a power supply voltage VDD, and a ground VSS. Transistor M42 having a voltage, a voltage source and a current source connected between the input and the ground (VSS) and one side is connected between the input and the voltage source, the other side is connected to the gate of the transistor to supply a gate voltage (Vg) from the voltage source 404. Here, the gate voltage Vg turns on the transistor M42 so that the threshold voltage according to the current change between the source and the drain of the transistor M42 is measured.
도 4에 도시된 바에 의하면, 패드 금속(402)에 의해 트랜지스터(M41)에 접지(VSS)가 인가될 경우에 풀업 저항으로서 동작하는 트랜지스터(M42)는 NMOS 트랜지스터로 구성되어 있으며, 그 게이트는 더미 패드인 연결부(404)와 트랜지스터(M41)의 소스에 연결된다.As shown in FIG. 4, when the ground VSS is applied to the transistor M41 by the pad metal 402, the transistor M42, which acts as a pull-up resistor, is composed of an NMOS transistor, and the gate thereof is a dummy. The pad-in connection 404 is connected to the source of the transistor M41.
먼저, 임계전압을 측정하기 위해서, 최초에 도 2에 도시된 바와 같이, 플로팅(floating)되어 있는 요철로 된 패드 금속(402)를 프로브(probe)로 연결한다. 또한, 입력단자 INPUT 및 접지(VSS) 사이에 전압원 및 전류계를 연결한 후에, 공지된 일반적인 트랜지스터의 임계전압 측정을 수행한다. 즉, 트랜지스터(M42)의 게이트와 소스의 인가 전압을 함께 증가시켜 트랜지스터(M42)가 턴온되도록 한 후에, 소스와 드레인간의 전류 변화를 측정하여 임계전압을 추출한다.First, in order to measure the threshold voltage, as shown in FIG. 2, a padded metal 402 of unevenness, which is floating, is connected with a probe. In addition, after connecting a voltage source and an ammeter between the input terminal INPUT and ground (VSS), a threshold voltage measurement of a known general transistor is performed. That is, after the transistor M42 is turned on by increasing the gate voltage of the transistor M42 and the applied voltage of the source together, the threshold voltage is extracted by measuring the current change between the source and the drain.
전압을 측정하는 방법으로는 1~4μA법, gm MAX법등을 이용하며, 이때 DC 파라미터 분석기등과 같은 계측기를 이용한다.As a method of measuring voltage, 1 ~ 4μA method, gm MAX method, etc. are used, and at this time, a measuring instrument such as a DC parameter analyzer is used.
입력단자 INPUT에서 바라보는 내부 로직부(400)의 임피던스는 매우 크므로, 실제의 모든 전류 및 전압 특성은 입력 보호용 트랜지스터(M42)에서 일어난다고 할 수 있다.Since the impedance of the internal logic unit 400 viewed from the input terminal INPUT is very large, it can be said that all actual current and voltage characteristics occur in the input protection transistor M42.
이상에서 설명한 바와 같이, 본 발명에 의한 입력 보호용 트랜지스터를 이용한 임계전압 측정회로는 소정 반도체 디바이스의 입력 보호용 트랜지스터의 임계전압을 측정함으로써 소정 반도체 디바이스에 대한 특성 평가를 용이하게 하는 이점이 있다.As described above, the threshold voltage measuring circuit using the input protection transistor according to the present invention has an advantage of facilitating the evaluation of characteristics of the predetermined semiconductor device by measuring the threshold voltage of the input protection transistor of the predetermined semiconductor device.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970033608A KR19990010733A (en) | 1997-07-18 | 1997-07-18 | Threshold Voltage Measurement Circuit Using Input Protection Transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970033608A KR19990010733A (en) | 1997-07-18 | 1997-07-18 | Threshold Voltage Measurement Circuit Using Input Protection Transistor |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19990010733A true KR19990010733A (en) | 1999-02-18 |
Family
ID=66039938
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970033608A KR19990010733A (en) | 1997-07-18 | 1997-07-18 | Threshold Voltage Measurement Circuit Using Input Protection Transistor |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19990010733A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100671861B1 (en) * | 2005-03-15 | 2007-01-22 | 후지쯔 가부시끼가이샤 | Input protection circuit |
-
1997
- 1997-07-18 KR KR1019970033608A patent/KR19990010733A/en not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100671861B1 (en) * | 2005-03-15 | 2007-01-22 | 후지쯔 가부시끼가이샤 | Input protection circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Hawkins et al. | Quiescent power supply current measurement for CMOS IC defect detection | |
US7562318B2 (en) | Test structure for automatic dynamic negative-bias temperature instability testing | |
US6714031B2 (en) | Semiconductor device for wafer examination | |
US7868640B2 (en) | Array-based early threshold voltage recovery characterization measurement | |
US9645196B2 (en) | Test structure activated by probe needle | |
US6144214A (en) | Method and apparatus for use in IDDQ integrated circuit testing | |
Meterelliyoz et al. | Characterization of random process variations using ultralow-power, high-sensitivity, bias-free sub-threshold process sensor | |
JPS59182535A (en) | On-chip voltage monitor and method of using same | |
Snyder et al. | Novel self-stressing test structures for realistic high-frequency reliability characterization | |
JP2001249161A (en) | Integrated circuit test method | |
KR19990010733A (en) | Threshold Voltage Measurement Circuit Using Input Protection Transistor | |
US20110169499A1 (en) | High speed measurement of random variation/yield in integrated circuit device testing | |
Somayajula et al. | A power supply ramping and current measurement based technique for analog fault diagnosis | |
US5412337A (en) | Semiconductor device providing reliable conduction test of all terminals | |
Ji et al. | Operational amplifier based test structure for transistor threshold voltage variation | |
JP2011191176A (en) | Semiconductor integrated circuit and test method of semiconductor device | |
Nose et al. | Integrated current sensing device for micro IDDQ test | |
JPH04213849A (en) | Semiconductor device and method of detecting initial failure thereof | |
JP2665054B2 (en) | Semiconductor integrated circuit | |
Maidon et al. | On-line CMOS BICS: an experimental study | |
KR100562304B1 (en) | Test pattern of semiconductor chip | |
JPH0582652A (en) | Semiconductor integrated circuit device | |
Huh et al. | A study of hot-carrier-induced mismatch drift: a reliability issue for vlsi circuits | |
Crespo-Yepes et al. | ‘On-the-fly’measurements of CMOS inverters performance degradation under pulsed stress | |
Lyu et al. | On-Chip Process Variation Sensor Based on Sub-Threshold Leakage Current with Weak Bias Voltages |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |