KR19990010448A - Method for manufacturing ferroelectric capacitor of semiconductor device - Google Patents

Method for manufacturing ferroelectric capacitor of semiconductor device Download PDF

Info

Publication number
KR19990010448A
KR19990010448A KR1019970033244A KR19970033244A KR19990010448A KR 19990010448 A KR19990010448 A KR 19990010448A KR 1019970033244 A KR1019970033244 A KR 1019970033244A KR 19970033244 A KR19970033244 A KR 19970033244A KR 19990010448 A KR19990010448 A KR 19990010448A
Authority
KR
South Korea
Prior art keywords
barrier layer
forming
nitriding
contact plug
film
Prior art date
Application number
KR1019970033244A
Other languages
Korean (ko)
Other versions
KR100450654B1 (en
Inventor
정주혁
박인선
임현석
이주원
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970033244A priority Critical patent/KR100450654B1/en
Publication of KR19990010448A publication Critical patent/KR19990010448A/en
Application granted granted Critical
Publication of KR100450654B1 publication Critical patent/KR100450654B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

장벽층의 표면을 강화시켜서 장벽 특성을 개선하는 반도체 장치의 강유전체 커패시터 제조 방법을 개시한다. 본 발명에서는 반도체 기판상에 상기 반도체 기판의 활성 영역을 노출시키는 콘택홀을 포함하는 층간 절연막을 형성한다. 상기 콘택홀 내에 콘택 플러그를 형성한다. 상기 콘택 플러그가 형성된 결과물 전면에 장벽층을 형성한다. 상기 장벽층 표면을 질화처리한다. 상기 질화처리된 장벽층 위에 하부 전극, 강유전막 및 상부 전극을 차례로 형성한다.Disclosed is a method of manufacturing a ferroelectric capacitor of a semiconductor device, in which a surface of a barrier layer is strengthened to improve barrier characteristics. In the present invention, an interlayer insulating film including a contact hole exposing an active region of the semiconductor substrate is formed on the semiconductor substrate. A contact plug is formed in the contact hole. A barrier layer is formed on the entire surface of the resultant product in which the contact plug is formed. The barrier layer surface is nitrided. A lower electrode, a ferroelectric film, and an upper electrode are sequentially formed on the nitrided barrier layer.

Description

반도체 장치의 강유전체 커패시터 제조 방법Method for manufacturing ferroelectric capacitor of semiconductor device

본 발명은 반도체 장치의 제조 방법에 관한 것으로, 특히 장벽층을 갖는 강유전체 커패시터의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of manufacturing a ferroelectric capacitor having a barrier layer.

DRAM(Dynamic Random Access Memory)이 고집적화됨에 따라 제한된 셀 면적 내에서 커패시턴스를 증가시키기 위한 많은 방법들이 제안되고 있다. 그 중 한 가지 방법은 유전 상수가 큰 유전 물질을 유전막으로 사용하는 것이다. 예를 들면, 페로프스카이트(Perovskite) 구조의 BST(Ba(Sr, Ti)O3)를 유전막으로 사용하는 경우에는, 기존에 커패시터의 유전막으로 사용되었던 실리콘 질화막, 실리콘 질화산화막 또는 산화탄탈륨막과는 달리, BST막은 자발분극 현상을 가지며 벌크 상태에서 큰 유전 상수를 가지므로, 막의 두께를 500Å 이상으로 하는 경우에도 등가 산화막을 10Å 이하의 두께로 박막화할 수 있다는 장점이 있다.As dynamic random access memory (DRAM) is highly integrated, many methods for increasing capacitance within a limited cell area have been proposed. One way is to use a dielectric material with a high dielectric constant as the dielectric film. For example, when BST (Ba (Sr, Ti) O 3 ) having a perovskite structure is used as the dielectric film, a silicon nitride film, a silicon nitride oxide film or a tantalum oxide film that has been used as a dielectric film of a capacitor in the past In contrast, since the BST film has a spontaneous polarization phenomenon and a large dielectric constant in the bulk state, there is an advantage that an equivalent oxide film can be thinned to a thickness of 10 kPa or less even when the film thickness is 500 kPa or more.

이 때, 강유전체 커패시터의 스토리지 전극은 고온의 산화 분위기에서도 산화되지 않고 특성이 우수한 페로프스카이트 구조의 유전막 형성을 가능하게 하는 백금족 금속 및 그 산화물로 형성된다.At this time, the storage electrode of the ferroelectric capacitor is formed of a platinum group metal and an oxide thereof which do not oxidize even in a high temperature oxidizing atmosphere and enable the formation of a dielectric film having a perovskite structure with excellent characteristics.

그러나, BST막 자체의 고유전율 박막의 우수한 막질 특성을 얻기 위하여 BST막을 형성한 후 고온에서 열처리(약 750℃에서 약 30분 동안)할 필요가 있다. 이 때, 백금을 사용하여 전극을 형성하는 경우에는 스토리지 전극과 전도성 플러그 사이에 백금과 BST로부터의 산소 확산을 방지하기 위한 장벽층이 필요하다.However, in order to obtain excellent film quality characteristics of the high dielectric constant thin film of the BST film itself, it is necessary to heat-treat at a high temperature (about 30 minutes at about 750 ° C.) after forming the BST film. At this time, when the electrode is formed using platinum, a barrier layer is required between the storage electrode and the conductive plug to prevent oxygen diffusion from the platinum and the BST.

현재, 금속 콘택에서 확산 방지를 위한 장벽층으로 적용되고 있는 TiN막의 경우에는 450℃ 이상의 온도에서 산화되고, 그 결과 금속 물질 예를 들면 Pt와 Si 등이 확산하여 결국 확산 방지막으로서 역할을 할 수 없게 된다.At present, the TiN film, which is applied as a barrier layer for diffusion prevention in a metal contact, is oxidized at a temperature of 450 ° C. or higher, and as a result, metal materials such as Pt and Si diffuse and thus cannot serve as a diffusion barrier. do.

본 발명의 목적은 확산 방지 특성이 우수한 장벽층을 갖춘 반도체 장치의 강유전체 커패시터 제조 방법을 제공하는 것이다.An object of the present invention is to provide a method of manufacturing a ferroelectric capacitor of a semiconductor device having a barrier layer having excellent diffusion preventing characteristics.

도 1 내지 도 3은 본 발명의 바람직한 실시예에 따른 반도체 장치의 강유전체 커패시터 제조 방법을 설명하기 위한 단면도들이다.1 to 3 are cross-sectional views illustrating a method of manufacturing a ferroelectric capacitor of a semiconductor device according to an exemplary embodiment of the present invention.

도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings

10 : 반도체 기판, 12 : 층간 절연막10: semiconductor substrate, 12: interlayer insulating film

14 : 도전층, 16 : 오믹 콘택층14: conductive layer, 16: ohmic contact layer

18 : 콘택 플러그, 20: 장벽층18: contact plug, 20: barrier layer

22A : 장벽층 패턴, 30 : 하부 전극22A: barrier layer pattern, 30: lower electrode

35 : 강유전체막, 40 : 상부 전극35: ferroelectric film, 40: upper electrode

상기 목적을 달성하기 위하여 본 발명에 따른 강유전체 커패시터의 제조 방법에서는 반도체 기판상에 상기 반도체 기판의 활성 영역을 노출시키는 콘택홀을 포함하는 층간 절연막을 형성한다. 상기 콘택홀 내에 콘택 플러그를 형성한다. 상기 콘택 플러그가 형성된 결과물 전면에 장벽층을 형성한다. 상기 장벽층 표면을 질화처리한다. 상기 질화처리된 장벽층 위에 하부 전극, 강유전막 및 상부 전극을 차례로 형성한다.In order to achieve the above object, a method of manufacturing a ferroelectric capacitor according to the present invention forms an interlayer insulating film including a contact hole exposing an active region of the semiconductor substrate on a semiconductor substrate. A contact plug is formed in the contact hole. A barrier layer is formed on the entire surface of the resultant product in which the contact plug is formed. The barrier layer surface is nitrided. A lower electrode, a ferroelectric film, and an upper electrode are sequentially formed on the nitrided barrier layer.

상기 장벽층을 형성하는 단계는 TaSiO.6을 타겟으로 하고, N2가스를 사용하여 반응성 스퍼터링을 행함으로써 Ta-Si-N막을 형성한다.The step of forming the barrier layer targets TaSiO.6, and forms a Ta-Si-N film by reactive sputtering using N 2 gas.

상기 장벽층 표면을 질화처리하는 단계는 NH3가스를 사용한 플라즈마 처리 또는 NH3가스를 사용한 RTN(Rapid Thermal Nitridation) 처리에 의하여 행한다.The step of nitriding the surface of the barrier layer is carried out by (Rapid Thermal Nitridation) RTN using NH 3 gas or the plasma treatment using the NH 3 gas treatment.

상기 강유전막은 BST(Ba(Sr, Ti)O3)막으로 형성된다.The ferroelectric film is formed of a BST (Ba (Sr, Ti) O 3 ) film.

또한, 본 발명의 다른 양태에 따른 강유전체 커패시터의 제조 방법에서는 반도체 기판상에 상기 반도체 기판의 활성 영역에 연결되는 콘택 플러그를 형성한다. 상기 콘택 플러그가 형성된 결과물 전면에 장벽층을 형성한다. 상기 장벽층 위에 도전층을 형성한다. 상기 도전층 및 장벽층을 패터닝하여 상기 콘택 플러그를 통하여 상기 활성 영역에 연결되는 하부 전극과 장벽층 패턴을 형성한다. 상기 장벽층 패턴의 측벽을 질화처리한다. 상기 결과물상에 강유전막을 형성한다. 상기 유전막상에 상부 전극을 형성한다.In addition, in the method of manufacturing a ferroelectric capacitor according to another aspect of the present invention, a contact plug is formed on a semiconductor substrate to be connected to an active region of the semiconductor substrate. A barrier layer is formed on the entire surface of the resultant product in which the contact plug is formed. A conductive layer is formed on the barrier layer. The conductive layer and the barrier layer are patterned to form a barrier layer pattern with a lower electrode connected to the active region through the contact plug. The sidewalls of the barrier layer pattern are nitrided. A ferroelectric film is formed on the resultant product. An upper electrode is formed on the dielectric layer.

또한, 본 발명의 또 다른 양태에 따른 강유전체 커패시터의 제조 방법에서는 반도체 기판상에 상기 반도체 기판의 활성 영역에 연결되는 콘택 플러그를 형성한다. 상기 콘택 플러그가 형성된 결과물 전면에 Ta-Si-N으로 이루어지는 장벽층을 형성한다. 상기 장벽층 표면을 질화처리한다. 상기 질화처리된 장벽층 위에 도전층을 형성한다. 상기 도전층 및 장벽층을 패터닝하여 상기 콘택 플러그를 통하여 상기 활성 영역에 연결되는 하부 전극과 장벽층 패턴을 형성한다. 상기 장벽층 패턴의 측벽을 질화처리한다. 상기 결과물상에 강유전막을 형성한다. 상기 강유전막상에 상부 전극을 형성한다.In addition, in the method of manufacturing a ferroelectric capacitor according to another aspect of the present invention, a contact plug is formed on a semiconductor substrate to be connected to an active region of the semiconductor substrate. A barrier layer made of Ta-Si-N is formed on the entire surface of the resultant product in which the contact plug is formed. The barrier layer surface is nitrided. A conductive layer is formed on the nitrided barrier layer. The conductive layer and the barrier layer are patterned to form a barrier layer pattern with a lower electrode connected to the active region through the contact plug. The sidewalls of the barrier layer pattern are nitrided. A ferroelectric film is formed on the resultant product. An upper electrode is formed on the ferroelectric film.

본 발명에 의하면, 강유전체 커패시터의 제조시에 장벽층의 내산화성을 향상시킬 수 있다.According to the present invention, oxidation resistance of the barrier layer can be improved at the time of manufacturing the ferroelectric capacitor.

다음에, 본 발명의 바람직한 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.Next, a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

장벽층으로서의 특성을 강화시킬 수 있는 대표적인 방법은 장벽층 형성 물질의 결정 구조를 비정질화하는 것이다. 즉, 가장 일반적인 확산 경로로 되는 입계(粒界)를 갖지 않도록 막의 구조를 비정질 구조로 함으로써 산소의 확산을 억제하는 것이다. 이와 같은 사상을 바탕으로 Ti, Ta, W와 같은 고융점 금속이 포함된 삼원계 화합물, 예를 들면 Ti-Si-N, Ti-B-N, Ta-Si-N, Ta-B-N, W-B-N, W-Si-N 등에 대한 평가가 활발히 진행중에 있다.A representative way to enhance the properties as a barrier layer is to amorphous the crystal structure of the barrier layer forming material. That is, the diffusion of oxygen is suppressed by making the structure of the film an amorphous structure so as not to have a grain boundary which is the most common diffusion path. Based on this idea, ternary compounds containing high melting point metals such as Ti, Ta, W, for example, Ti-Si-N, Ti-BN, Ta-Si-N, Ta-BN, WBN, W- Evaluation of Si-N and the like is actively underway.

그러나, 상기와 같이 비정질 구조를 갖는 장벽층의 경우에도 BST막의 우수한 특성을 얻기 위한 열처리 조건, 즉 약 750℃에서 약 30분 동안 행하는 열처리 공정을 행하는 경우에는 산소의 확산을 효과적으로 막지 못한다.However, even in the case of the barrier layer having an amorphous structure as described above, the diffusion of oxygen is not effectively prevented in the case of performing a heat treatment condition for obtaining excellent characteristics of the BST film, that is, about 30 minutes at about 750 ° C.

도 1 내지 도 3은 본 발명의 바람직한 실시예에 따른 반도체 장치의 강유전체 커패시터 제조 방법을 설명하기 위한 단면도들이다.1 to 3 are cross-sectional views illustrating a method of manufacturing a ferroelectric capacitor of a semiconductor device according to an exemplary embodiment of the present invention.

도 1을 참조하면, 반도체 기판(10)상에 상기 반도체 기판(10)의 활성 영역을 노출시키는 콘택홀을 포함하는 층간 절연막(12)을 형성하고, 상기 콘택홀 내에 콘택 플러그(18)를 형성한다. 상기 콘택 플러그(18)를 형성하기 위하여 상기 콘택홀 내에 도전층(14), 예를 들면 도핑된 폴리실리콘층을 채우고, 상기 도전층(14) 위에 오믹 콘택층(16)을 형성한다. 상기 오믹 콘택층(16)은 후속 공정에서 형성될 장벽층과 활성 영역 사이에 저항성 접촉이 이루어지도록 형성하는 것이다.Referring to FIG. 1, an interlayer insulating layer 12 including a contact hole exposing an active region of the semiconductor substrate 10 is formed on a semiconductor substrate 10, and a contact plug 18 is formed in the contact hole. do. A conductive layer 14, for example, a doped polysilicon layer, is filled in the contact hole to form the contact plug 18, and an ohmic contact layer 16 is formed on the conductive layer 14. The ohmic contact layer 16 is formed to have ohmic contact between the active layer and the barrier layer to be formed in a subsequent process.

그 후, 상기 콘택 플러그(18)가 형성된 결과물 전면에 장벽층(20), 예를 들면 Ta-Si-N막을 형성한다. 상기 장벽층(20)을 형성하기 위하여, TaSiO.6을 타겟으로 하고, N2가스를 사용하여 반응성 스퍼터링을 행함으로써 상기 Ta-Si-N막을 형성한다.Thereafter, a barrier layer 20, for example, a Ta—Si—N film, is formed on the entire surface of the resultant in which the contact plug 18 is formed. In order to form the barrier layer 20, the Ta-Si-N film is formed by targeting TaSiO.6 and reactive sputtering using N 2 gas.

그 후, 상기 장벽층(20) 표면을 NH3가스를 사용한 플라즈마 처리 또는 RTN(Rapid Thermal Nitridation) 처리함으로써 질화 처리하여 상기 장벽층(20)의 표면을 강화시킨다. 상기 장벽층(20) 표면을 플라즈마 처리에 의하여 질화처리하는 경우에는 약 200 ∼ 400Watt의 파워로 약 50 ∼ 150초 동안 행한다. 또한, 상기 장벽층(20) 표면을 RTN 처리에 의하여 질화처리하는 경우에는 적어도 700℃의 온도에서 적어도 30초 동안 행한다.Thereafter, the surface of the barrier layer 20 is nitrided by plasma treatment or Rapid Thermal Nitridation (RTN) treatment using NH 3 gas to strengthen the surface of the barrier layer 20. When the surface of the barrier layer 20 is nitrided by a plasma treatment, the barrier layer 20 is subjected to a power of about 200 to 400 Watts for about 50 to 150 seconds. In the case where the surface of the barrier layer 20 is nitrided by RTN treatment, the barrier layer 20 is subjected to at least 700 ° C for at least 30 seconds.

도 2를 참조하면, 상기 질화처리된 장벽층(20)이 형성된 결과물상에 하부 전극형성용 도전 물질층, 예를 들면 Pt층을 형성하고 상기 도전 물질층 및 장벽층(20)을 차례로 패터닝하여, 상기 콘택 플러그(18)를 통하여 상기 반도체 기판(10)의 활성 영역에 연결되는 하부 전극(30) 및 장벽층 패턴(22A)을 형성한다.Referring to FIG. 2, a conductive material layer for forming a lower electrode, for example, a Pt layer, is formed on a resultant product on which the nitrided barrier layer 20 is formed, and the conductive material layer and the barrier layer 20 are sequentially patterned. The lower electrode 30 and the barrier layer pattern 22A connected to the active region of the semiconductor substrate 10 are formed through the contact plug 18.

그 후, 상기 장벽층 패턴(22A)의 노출된 측벽을 강화시키기 위하여 도 1을 참조하여 설명한 방법과 같은 방법으로 상기 결과물을 NH3가스를 사용한 플라즈마 처리 또는 RTN 처리함으로써 상기 장벽층 패턴(22A)의 노출된 측벽을 질화 처리한다.Thereafter, the barrier layer pattern 22A is subjected to plasma treatment or RTN treatment using NH 3 gas in the same manner as the method described with reference to FIG. 1 to strengthen the exposed sidewall of the barrier layer pattern 22A. Nitriding the exposed sidewalls of

도 3을 참조하면, 상기 결과물상에 강유전체막(35), 예를 들면 BST막을 형성하고, 그 위에 예를 들면 Pt로 이루어지는 상부 전극(40)을 형성함으로써 본 발명에 따른 반도체 장치의 강유전체 커패시터를 완성한다.Referring to FIG. 3, a ferroelectric capacitor 35 of a semiconductor device according to the present invention is formed by forming a ferroelectric film 35, for example, a BST film, on the resultant, and forming an upper electrode 40 made of, for example, Pt thereon. Complete

상기한 실시예에서는 장벽층의 강화를 위한 질화 처리를 장벽층 형성 직후와, 하부 전극 및 장벽층 패턴을 형성한 후 노출된 장벽층 패턴의 측벽에 대하여 각각 행하는 것으로 설명하였으나, 본 발명은 이에 한정되지 않고, 장벽층 형성 직후에만 행하거나 또는 하부 전극 및 장벽층 패턴을 형성한 후 노출된 장벽층 패턴의 측벽에 대하여만 행하는 것도 가능하다.In the above-described embodiment, the nitriding treatment for strengthening the barrier layer is performed immediately after the barrier layer is formed, and on the exposed sidewalls of the barrier layer pattern after forming the lower electrode and the barrier layer pattern, but the present invention is limited thereto. It is also possible to carry out only after the barrier layer is formed or only on the sidewalls of the exposed barrier layer pattern after the lower electrode and the barrier layer pattern are formed.

상기한 바와 같이, 본 발명의 바람직한 실시예에 따르면 장벽층의 강화를 위한 질화 처리를 장벽층 형성 직후와, 하부 전극 및 장벽층 패턴을 형성한 후 노출된 장벽층 패턴의 측벽에 대하여 각각 행하므로, 강유전체 커패시터의 제조시에 장벽층의 내산화성을 효과적으로 향상시킬 수 있다. 따라서, 강유전체 커패시터의 하부 전극 및 장벽층 측벽으로부터의 산소의 확산을 방지할 수 있다.As described above, according to a preferred embodiment of the present invention, the nitriding treatment for strengthening the barrier layer is performed immediately after the barrier layer is formed and on the sidewalls of the exposed barrier layer pattern after the lower electrode and the barrier layer pattern are formed. In the manufacture of ferroelectric capacitors, the oxidation resistance of the barrier layer can be effectively improved. Therefore, diffusion of oxygen from the lower electrode and the barrier layer sidewall of the ferroelectric capacitor can be prevented.

이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.The present invention has been described in detail with reference to preferred embodiments, but the present invention is not limited to the above embodiments, and various modifications can be made by those skilled in the art within the scope of the technical idea of the present invention. Do.

Claims (18)

반도체 기판상에 상기 반도체 기판의 활성 영역을 노출시키는 콘택홀을 포함하는 층간 절연막을 형성하는 단계와, 상기 콘택홀 내에 콘택 플러그를 형성하는 단계와, 상기 콘택 플러그가 형성된 결과물 전면에 장벽층을 형성하는 단계와, 상기 장벽층 표면을 질화처리하는 단계와, 상기 질화처리된 장벽층 위에 하부 전극, 강유전막 및 상부 전극을 차례로 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 강유전체 커패시터 제조 방법.Forming an interlayer insulating film including a contact hole exposing an active region of the semiconductor substrate on the semiconductor substrate, forming a contact plug in the contact hole, and forming a barrier layer on the entire surface of the resultant product on which the contact plug is formed And nitriding the barrier layer surface, and sequentially forming a lower electrode, a ferroelectric film, and an upper electrode on the nitrided barrier layer. 제1항에 있어서, 상기 콘택 플러그를 형성하는 단계는The method of claim 1, wherein the forming of the contact plug is performed. 상기 콘택홀 내에 도전층을 채우는 단계와,Filling a conductive layer in the contact hole; 상기 도전층 위에 오믹 콘택층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 강유전체 커패시터 제조 방법.And forming an ohmic contact layer over the conductive layer. 제2항에 있어서, 상기 도전층은 도핑된 폴리실리콘층인 것을 특징으로 하는 반도체 장치의 강유전체 커패시터 제조 방법.The method of claim 2, wherein the conductive layer is a doped polysilicon layer. 제1항에 있어서, 상기 장벽층을 형성하는 단계는 TaSiO.6을 타겟으로 하고, N2가스를 사용하여 반응성 스퍼터링을 행함으로써 Ta-Si-N막을 형성하는 것을 특징으로 하는 반도체 장치의 강유전체 커패시터 제조 방법.The ferroelectric capacitor of the semiconductor device according to claim 1, wherein the forming of the barrier layer comprises TaSiO.6 as a target and forming a Ta-Si-N film by reactive sputtering using N 2 gas. Manufacturing method. 제1항에 있어서, 상기 장벽층 표면을 질화처리하는 단계는 NH3가스를 사용한 플라즈마 처리에 의하여 행하는 것을 특징으로 하는 반도체 장치의 강유전체 커패시터 제조 방법.The method of manufacturing a ferroelectric capacitor of a semiconductor device according to claim 1, wherein the nitriding of the barrier layer surface is performed by plasma treatment using NH 3 gas. 제5항에 있어서, 상기 장벽층 표면을 질화처리하는 단계는 200 ∼ 400Watt의 파워로 50 ∼ 150초 동안 행하는 것을 특징으로 하는 반도체 장치의 강유전체 커패시터 제조 방법.The method of manufacturing a ferroelectric capacitor of a semiconductor device according to claim 5, wherein the nitriding of the barrier layer surface is performed for 50 to 150 seconds at a power of 200 to 400 Watts. 제1항에 있어서, 상기 장벽층 표면을 질화처리하는 단계는 NH3가스를 사용한 RTN(Rapid Thermal Nitridation) 처리에 의하여 행하는 것을 특징으로 하는 반도체 장치의 강유전체 커패시터 제조 방법.The method of claim 1, wherein nitriding the surface of the barrier layer is performed by a rapid thermal nitridation (RTN) process using NH 3 gas. 제7항에 있어서, 상기 장벽층 표면을 질화처리하는 단계는 적어도 700℃의 온도에서 적어도 30초 동안 행하는 것을 특징으로 하는 반도체 장치의 강유전체 커패시터 제조 방법.8. The method of claim 7, wherein nitriding the barrier layer surface is performed for at least 30 seconds at a temperature of at least 700 < 0 > C. 제1항에 있어서, 상기 강유전막은 BST(Ba(Sr, Ti)O3)막으로 형성되는 것을 특징으로 하는 반도체 장치의 강유전체 커패시터 제조 방법.The method of manufacturing a ferroelectric capacitor of a semiconductor device according to claim 1, wherein the ferroelectric film is formed of a BST (Ba (Sr, Ti) O 3 ) film. 반도체 기판상에 상기 반도체 기판의 활성 영역에 연결되는 콘택 플러그를 형성하는 단계와, 상기 콘택 플러그가 형성된 결과물 전면에 장벽층을 형성하는 단계와, 상기 장벽층 위에 도전층을 형성하는 단계와, 상기 도전층 및 장벽층을 패터닝하여 상기 콘택 플러그를 통하여 상기 활성 영역에 연결되는 하부 전극과 장벽층 패턴을 형성하는 단계와, 상기 장벽층 패턴의 측벽을 질화처리하는 단계와, 상기 결과물상에 강유전막을 형성하는 단계와, 상기 유전막상에 상부 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 강유전체 커패시터 제조 방법.Forming a contact plug on the semiconductor substrate, the contact plug being connected to an active region of the semiconductor substrate, forming a barrier layer on the entire surface of the resultant product on which the contact plug is formed, forming a conductive layer on the barrier layer, and Patterning a conductive layer and a barrier layer to form a lower electrode and a barrier layer pattern connected to the active region through the contact plug, nitriding a sidewall of the barrier layer pattern, and forming a ferroelectric film on the resultant And forming an upper electrode on the dielectric layer. 제10항에 있어서, 상기 도전층은 Pt층인 것을 특징으로 하는 반도체 장치의 강유전체 커패시터 제조 방법.The method of manufacturing a ferroelectric capacitor of a semiconductor device according to claim 10, wherein the conductive layer is a Pt layer. 제10항에 있어서, 상기 장벽층을 형성하는 단계는 TaSiO.6을 타겟으로 하고, N2가스를 사용하여 반응성 스퍼터링을 행함으로써 Ta-Si-N막을 형성하는 것을 특징으로 하는 반도체 장치의 강유전체 커패시터 제조 방법.The ferroelectric capacitor of the semiconductor device according to claim 10, wherein the forming of the barrier layer is performed by targeting TaSiO.6 and forming a Ta-Si-N film by reactive sputtering using N 2 gas. Manufacturing method. 제10항에 있어서, 상기 장벽층 패턴의 측벽을 질화처리하는 단계는 NH3가스를 사용한 플라즈마 처리에 의하여 행하는 것을 특징으로 하는 반도체 장치의 강유전체 커패시터 제조 방법.The method of claim 10, wherein nitriding the sidewalls of the barrier layer pattern is performed by plasma treatment using NH 3 gas. 제13항에 있어서, 상기 장벽층 패턴의 측벽을 질화처리하는 단계는 200 ∼ 400Watt의 파워로 50 ∼ 150초 동안 행하는 것을 특징으로 하는 반도체 장치의 강유전체 커패시터 제조 방법.The method of manufacturing a ferroelectric capacitor of a semiconductor device according to claim 13, wherein the nitriding of the sidewall of the barrier layer pattern is performed for 50 to 150 seconds at a power of 200 to 400 Watts. 제10항에 있어서, 상기 장벽층 패턴의 측벽을 질화처리하는 단계는 NH3가스를 사용한 RTN(Rapid Thermal Nitridation) 처리에 의하여 행하는 것을 특징으로 하는 반도체 장치의 강유전체 커패시터 제조 방법.The method of claim 10, wherein nitriding the sidewalls of the barrier layer pattern is performed by Rapid Thermal Nitridation (RTN) treatment using NH 3 gas. 제15항에 있어서, 상기 장벽층 패턴의 측벽을 질화처리하는 단계는 적어도 700℃의 온도에서 적어도 30초 동안 행하는 것을 특징으로 하는 반도체 장치의 강유전체 커패시터 제조 방법.The method of claim 15, wherein nitriding the sidewalls of the barrier layer pattern is performed at a temperature of at least 700 ° C. for at least 30 seconds. 제10항에 있어서, 상기 강유전막은 BST막으로 형성되는 것을 특징으로 하는 반도체 장치의 강유전체 커패시터 제조 방법.The method of claim 10, wherein the ferroelectric film is formed of a BST film. 반도체 기판상에 상기 반도체 기판의 활성 영역에 연결되는 콘택 플러그를 형성하는 단계와, 상기 콘택 플러그가 형성된 결과물 전면에 Ta-Si-N으로 이루어지는 장벽층을 형성하는 단계와, 상기 장벽층 표면을 질화처리하는 단계와, 상기 질화처리된 장벽층 위에 도전층을 형성하는 단계와, 상기 도전층 및 장벽층을 패터닝하여 상기 콘택 플러그를 통하여 상기 활성 영역에 연결되는 하부 전극과 장벽층 패턴을 형성하는 단계와, 상기 장벽층 패턴의 측벽을 질화처리하는 단계와, 상기 결과물상에 강유전막을 형성하는 단계와, 상기 강유전막상에 상부 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 강유전체 커패시터 제조 방법.Forming a contact plug on the semiconductor substrate, the contact plug being connected to an active region of the semiconductor substrate, forming a barrier layer of Ta-Si-N on the entire surface of the resultant product on which the contact plug is formed, and nitriding the barrier layer surface Processing, forming a conductive layer on the nitrided barrier layer, patterning the conductive layer and the barrier layer to form a lower electrode and a barrier layer pattern connected to the active region through the contact plug. And nitriding the sidewalls of the barrier layer pattern, forming a ferroelectric film on the resultant, and forming an upper electrode on the ferroelectric film. .
KR1019970033244A 1997-07-16 1997-07-16 Method for manufacturing ferroelectric capacitor of semiconductor device KR100450654B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970033244A KR100450654B1 (en) 1997-07-16 1997-07-16 Method for manufacturing ferroelectric capacitor of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970033244A KR100450654B1 (en) 1997-07-16 1997-07-16 Method for manufacturing ferroelectric capacitor of semiconductor device

Publications (2)

Publication Number Publication Date
KR19990010448A true KR19990010448A (en) 1999-02-18
KR100450654B1 KR100450654B1 (en) 2005-06-07

Family

ID=37302734

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970033244A KR100450654B1 (en) 1997-07-16 1997-07-16 Method for manufacturing ferroelectric capacitor of semiconductor device

Country Status (1)

Country Link
KR (1) KR100450654B1 (en)

Also Published As

Publication number Publication date
KR100450654B1 (en) 2005-06-07

Similar Documents

Publication Publication Date Title
US5763300A (en) Method of fabricating microelectronic capacitors having tantalum pentoxide dielectrics and oxygen barriers
US6144060A (en) Integrated circuit devices having buffer layers therein which contain metal oxide stabilized by heat treatment under low temperature
US6534357B1 (en) Methods for forming conductive structures and structures regarding same
US6548368B1 (en) Method of forming a MIS capacitor
US6265260B1 (en) Method for making an integrated circuit capacitor including tantalum pentoxide
US5985730A (en) Method of forming a capacitor of a semiconductor device
US6656789B2 (en) Capacitor for highly-integrated semiconductor memory devices and a method for manufacturing the same
KR100360413B1 (en) Method of manufacturing capacitor of semiconductor memory device by two-step thermal treatment
KR100284737B1 (en) Manufacturing method of capacitor having dielectric film of high dielectric constant in semiconductor device
US7064052B2 (en) Method of processing a transistor gate dielectric film with stem
US6346424B1 (en) Process for producing high-epsilon dielectric layer or ferroelectric layer
KR100450654B1 (en) Method for manufacturing ferroelectric capacitor of semiconductor device
KR19980036484A (en) Method of manufacturing ferroelectric capacitor
KR100318453B1 (en) METHOD FOR FORMING CAPACITOR HAVING BOTTOM ELECTRODE FORMED BY Ir/Pt DOUBLE LAYER
KR100614576B1 (en) Method for forming capacitor
KR20000042429A (en) Method for manufacturing ferroelectric capacitor of semiconductor device
US20020047148A1 (en) Methods of manufacturing integrated circuit capacitors having ruthenium upper electrodes and capacitors formed thereby
KR100373162B1 (en) Method of manufacturing a capacitor in a semiconductor device
KR100238225B1 (en) Method for fabricating of capacitor in semiconductor device
KR100265333B1 (en) Method for high dielectric capacitor of semiconductor device
KR100268415B1 (en) Capacitor Manufacturing Method of Semiconductor Memory Device
JP2000106421A (en) Material layer, laminating device having diffusion barrier and manufacture therefor
KR100268782B1 (en) Method for manufacturing capacitor of semiconductor device
KR0161451B1 (en) Semiconductor memory device and its fabrication
KR100463241B1 (en) Capacitor manufacturing method that can prevent oxidation of the adhesive film

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee