KR0161451B1 - Semiconductor memory device and its fabrication - Google Patents
Semiconductor memory device and its fabrication Download PDFInfo
- Publication number
- KR0161451B1 KR0161451B1 KR1019950040852A KR19950040852A KR0161451B1 KR 0161451 B1 KR0161451 B1 KR 0161451B1 KR 1019950040852 A KR1019950040852 A KR 1019950040852A KR 19950040852 A KR19950040852 A KR 19950040852A KR 0161451 B1 KR0161451 B1 KR 0161451B1
- Authority
- KR
- South Korea
- Prior art keywords
- diffusion barrier
- memory device
- semiconductor memory
- nitride
- capacitor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000009792 diffusion process Methods 0.000 claims abstract description 34
- 230000004888 barrier function Effects 0.000 claims abstract description 33
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910052751 metal Inorganic materials 0.000 claims abstract description 19
- 239000002184 metal Substances 0.000 claims abstract description 19
- 150000004767 nitrides Chemical class 0.000 claims abstract description 19
- 239000003990 capacitor Substances 0.000 claims abstract description 18
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 11
- 239000010937 tungsten Substances 0.000 claims abstract description 11
- -1 tungsten nitride Chemical class 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 19
- 238000002230 thermal chemical vapour deposition Methods 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 3
- 238000010791 quenching Methods 0.000 abstract 1
- 230000000171 quenching effect Effects 0.000 abstract 1
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 26
- 239000010410 layer Substances 0.000 description 17
- 239000010408 film Substances 0.000 description 15
- 230000008569 process Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 229910052697 platinum Inorganic materials 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910015846 BaxSr1-xTiO3 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000003963 antioxidant agent Substances 0.000 description 1
- 230000003078 antioxidant effect Effects 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
신규한 다층 구조의 금속질화물로 형성된 확산방지막을 갖는 커패시터가 포함된 반도체 기억장치 및 그 제조방법이 개시되어 있다. 반도체기판 상에 형성된 도전층 상에, 텅스텐 나이트라이드/ 티타늄 나이트라이드를 포함하는 다층구조의 금속 질화물로 이루어진 확산벙지막이 형성된다. 상기 확산방지막 상에 차례로 커패시터의 하부전극, 유전막 및 상부전극이 형성된다. 따라서, 리프팅 현상을 제거할 수 있다.Disclosed are a semiconductor memory device including a capacitor having a diffusion barrier formed of a metal nitride having a novel multilayer structure, and a manufacturing method thereof. On the conductive layer formed on the semiconductor substrate, a diffusion quenching film made of a metal nitride having a multilayer structure including tungsten nitride / titanium nitride is formed. The lower electrode, the dielectric film and the upper electrode of the capacitor are sequentially formed on the diffusion barrier. Therefore, the lifting phenomenon can be eliminated.
Description
제1도는 본 발명에 의해 도전성 플러그가 형성되는 공정을 설명하기 위한 단면도.1 is a cross-sectional view for explaining a step of forming a conductive plug according to the present invention.
제2도는 본 발명에 의해 확산 방지막 도전층 및 백금으로 이루어진 커패시터 하부전극이 순차적으로 형성하는 공정을 설명하기 위한 단면도.2 is a cross-sectional view for explaining a step of sequentially forming a capacitor lower electrode made of a diffusion barrier conductive layer and platinum according to the present invention.
제3도는 본 발명에 의한 다층구조의 금속질화물로 형성된 커패시터가 포함된 반도체 기억장치의 제조방법을 설명하기 위한 단면도.3 is a cross-sectional view for explaining a method of manufacturing a semiconductor memory device including a capacitor formed of a metal nitride of a multilayer structure according to the present invention.
본 발명은 반도체 기억장치 및 그 제조방법에 관한 것으로, 더 상세하게는 다층구조의 금속질화물로 형성된 확산방지망을 갖는 커패시터가 포함된 반도체 기억장치 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor memory device and a method for manufacturing the same, and more particularly, to a semiconductor memory device including a capacitor having a diffusion barrier network formed of a metal nitride having a multilayer structure, and a method for manufacturing the same.
DRAM(Dynamic Random Access Memory)의 집적도가 증가함에 따라, 제한된 셀 면작내에서 커패시턴스를 증가시키기 위한 많은 방법들이 제안되고 있는데, 보통 다음의 세가지로 나뉘어질 수 있다. 즉, ①유전체막을 박막화하는 방법, ②커패시터의 유효면적을 증가시키는 방법, 및 ③유전상수가 큰 물질을 사용하는 방법이 그것이다.As the density of dynamic random access memory (DRAM) increases, many methods for increasing capacitance within limited cell sizes have been proposed, which can be divided into three types. That is, (1) thinning the dielectric film, (2) increasing the effective area of the capacitor, and (3) using a material having a large dielectric constant.
이 중, 첫 번째 방법은 유전체막의 두께를 100Å 이하로 박막화하는 경우 파울러 노드하임(Fowler-Nordheim) 전류에 의해 신뢰성이 저하되므로 대용량 메모리소자에 적용하기가 어렵다는 단점이 있다.Among these, the first method has a disadvantage in that it is difficult to apply to a large-capacity memory device when the thickness of the dielectric film is reduced to 100 Å or less because reliability is degraded by Fowler-Nordheim current.
두 번째 방법은, 3차원 구조의 커패시터를 제조하기 위하여 공정이 복잡해지고 이에 따라 공정단가가 상승하게 되는 단점이 있다.The second method has a disadvantage in that a process is complicated to manufacture a capacitor having a three-dimensional structure and accordingly, a process cost increases.
따라서, 최근에는 세 번째 방법인, 바듐스트론튬타이타네이트(BaxSr1-xTiO3)와 같은 고유전체막을 사용하는 방법이 각광받고 있는데, 현재, 256Mb 및 1Gb급 DRAM에서는 고유전막을 적용하여 간단한 스택형 구조로 커패시터를 형성할 가능성이 가장 크다.Therefore, recently, a third method, a method of using a high dielectric film such as barium strontium titanate (BaxSr1-xTiO3), has been in the spotlight. Currently, 256Mb and 1Gb DRAMs have a simple stack structure by applying a high dielectric film. It is most likely to form a capacitor.
이러한 고유전막을 증착시킬 때는 높은 열처리 온도가 필요하게 된다. 특히, 반도체 제조공정에서 실시되는 대부분의 열처리는 산소 분위기에서 일어나기 때문에, 여기에서 잘 견딜 수 있는 커패시터의 하부전극 재료로 무엇을 선택하느냐가 중요한 문제이다. 지금까지는 산소와 반응성이 없는 백금(Pt)이 하부전극으로 가장 많이 사용되고 있는데, 이에 따라 고요전막 아래의 구조는 백금/ 확산방지막/ 실리콘으로 이루어진다. 여기서, 확산방지막이란 백금과 실리콘과의 실리사이드 반응을 억제시키기 위한 박막으로서, 주로 금속 질화물, 예컨대 티타늄 나이트라이드(TiN), 탄탄륨 나이트라이드(TaN) 등이 사용되고 있다.When the high dielectric film is deposited, a high heat treatment temperature is required. In particular, since most of the heat treatment performed in the semiconductor manufacturing process takes place in an oxygen atmosphere, it is an important issue to select what is the lower electrode material of the capacitor that can withstand well here. Until now, platinum (Pt), which is not reactive with oxygen, is most commonly used as a lower electrode. Accordingly, the structure under the highly conductive film is made of platinum / diffusion barrier film / silicon. Here, the diffusion barrier is a thin film for suppressing the silicide reaction between platinum and silicon, and mainly metal nitrides such as titanium nitride (TiN), tantalum nitride (TaN), and the like are used.
그러나, 현재 가장 많이 사용되고 있는 Pt/ TiN/ Si의 구조는 심각한 문제점을 갖고 있는 것으로 보고되고 있다. 즉, 600℃ 이상의 높은 증착온도와 산화분위기 하에서 Pt와 TiN이 리프팅(lifting)되는 현상이 발생한다. 이러한 문제를 해결하기 위해 금속 질화물을 비롯한 여러 물질의 공정조건과 물질의 종류, 하부전극의 구조 등을 변경시키는 실험 등이 계속 진행되고 있는 실정이다.However, the structure of Pt / TiN / Si, which is currently used the most, is reported to have serious problems. That is, Pt and TiN are lifted under a high deposition temperature of 600 ° C. and an oxidation atmosphere. In order to solve this problem, experiments are being conducted to change process conditions, types of materials, and structures of lower electrodes such as metal nitrides.
따라서, 본 발명의 목적은 커패시터 제조시 리프팅 현상을 제거할 수 있는 반도체 기억장치를 제공하는데 있다.Accordingly, it is an object of the present invention to provide a semiconductor memory device capable of eliminating the lifting phenomenon during capacitor manufacturing.
본 발명의 다른 목적은 상기 반도체 기억장치를 제조하는데 특히 적합한 반도체 기억장치의 제조방법을 제공하는데 있다.Another object of the present invention is to provide a method of manufacturing a semiconductor memory device which is particularly suitable for manufacturing the semiconductor memory device.
상기 목적을 달성하기 위하여 본 발명은, 반도체기판 상에 형성된 도전층; 상기 도전층상에 형성되고, 텅스텐 나이트라이드/ 티타늄 나이트라이드를 포함하는 금속 질화물의 다층구조로 이루어진 확산방지막; 및 상기 확산방지막 상에 차례로 형성된 하부전극과 유전막 및 상부전극을 구비하는 커패시터가 형성되어 있는 것을 특징으로 하는 반도체 기억장치를 제공한다.In order to achieve the above object, the present invention, a conductive layer formed on a semiconductor substrate; A diffusion barrier layer formed on the conductive layer and formed of a multilayer structure of a metal nitride including tungsten nitride / titanium nitride; And a capacitor including a lower electrode, a dielectric layer, and an upper electrode sequentially formed on the diffusion barrier layer.
상기 유전막은 PbxZr1-xTi03, BaxSr1-xTi03, Bi4Ti3012, 및 SrBi2Tz209의 군에서 선택된 어느 하나로 형성된 것이 바람직하다.The dielectric film is preferably formed of any one selected from the group consisting of PbxZr1-xTi03, BaxSr1-xTi03, Bi4Ti3012, and SrBi2Tz209.
상기 상부전극 상에 형성된, 텅스텐 나이트라이드/ 티타늄 나이트라이드를 포함하는 금속질화물의 다층구조로 이루어진 확산방지막을 더 구비할 수 있다.The diffusion barrier layer may further include a diffusion barrier layer formed on the upper electrode and formed of a multilayer structure of a metal nitride including tungsten nitride / titanium nitride.
상기 도전층은 반도체기판 상에 콘택 플러그로 형성될 수 있다.The conductive layer may be formed as a contact plug on a semiconductor substrate.
상기 다른 목적을 달성하기 위하여 본 발명은, 반도체기판 상에 도전층을 형성하는 단계; 상기 도전층 상에, 텅스텐 나이트라이드/ 티타늄 나이트라이드를 포함하는 금속 질화물의 다층구조로 이루어진 확산방지막을 형성하는 단계 및 상기 확산방지막 상에 하부전극, 유전막 및 상부전극을 차례로 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 기억장치의 제조방법을 제공한다.In order to achieve the above object, the present invention, forming a conductive layer on the semiconductor substrate; Forming a diffusion barrier layer having a multilayer structure of a metal nitride including tungsten nitride / titanium nitride on the conductive layer, and sequentially forming a lower electrode, a dielectric layer, and an upper electrode on the diffusion barrier layer; A method of manufacturing a semiconductor memory device is provided.
상기 텅스텐 나이트라이드는 열 화학기상증착 방법으로 증착하는 것이 바람직하다.The tungsten nitride is preferably deposited by a thermal chemical vapor deposition method.
본 발명은, 커패시터의 하부전극과 다결정 실리콘으로 이루어진 콘택 플러그 사이에 텅스텐 나이트라이드/ 티타늄 나이트라이드를 포함하는 금속 화학물의 다층구조(또는, 다층구조의 금속질화물)로 이루어진 확산방지막을 형성함으로써, 하부전극의 러프팅 현상을 제거할 수 있다.The present invention provides a diffusion barrier between a lower electrode of a capacitor and a contact plug made of polycrystalline silicon, thereby forming a diffusion barrier formed of a multilayer structure (or multilayer metal nitride) of a metal chemical including tungsten nitride / titanium nitride. Roughening of the electrode can be eliminated.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
제1도 내지 제3도는 본 발명에 의한 반도체 기억장치의 커패시터 제조방법을 설명하기 위한 단면도들이다.1 to 3 are cross-sectional views illustrating a method of manufacturing a capacitor of a semiconductor memory device according to the present invention.
제1도는 콘택 플러그를 형성하는 단계를 도시한다. 트랜지스터가 형성되어 반도체기판(도시되지 않음) 상에 층간절연막을 형성한 후, 사진식각 공정으로 상기 층간절연막을 식각하여 도전성 영역, 예컨대 상기 트랜지스터의 소오스영역을 노출시키는 콘택홀을 형성한다. 이어서, 상기 콘택홀의 내부를 도전물질, 예컨데 다결정 실리콘으로 매립하여 도전성 콘택 플러그를 형성한다.1 shows a step of forming a contact plug. After forming a transistor to form an interlayer insulating film on a semiconductor substrate (not shown), the interlayer insulating film is etched by a photolithography process to form a contact hole exposing a conductive region, for example, a source region of the transistor. Subsequently, the contact hole is filled with a conductive material such as polycrystalline silicon to form a conductive contact plug.
제2도는 확산방지막 및 하부전극을 형성하는 단계를 도시한다. 상기 콘택 플러그가 형성된 결과물 상에 티타늄 나이트라이드(TiN)를 증착한 후, 그 위에 텅스텐 나이트라이드(W2N)를 증착하여 하부전극 물질의 실리사이드 반응을 방지하기 위한 확산방지막을 형성한다. 여기서, 상기 W2N은 열-CVD 방법으로 증착하는 것이 바람직하며, 질소의 비율은 약30%내외인 것이 가장 바람직하다. WN은 저항측면에서 유리하지만 고온에서 WOx를 계면에 만들기 때문에 400∼600℃의 고온, 산소 분위기에서 잘 견딜 수 있는 WxN을 확산방지막 재료로 사용하였다. 이 물질에서는 하부전극을 구성하는 백금(Pt)에서 힐록(hillock) 현상이 발생하지 않는다. 이어서, 상기 확산방지막 상에 도전물질, 예컨대 Pt를 증착한다.2 shows forming the diffusion barrier and the lower electrode. After depositing titanium nitride (TiN) on the resultant formed contact plug, tungsten nitride (W2N) is deposited thereon to form a diffusion barrier for preventing a silicide reaction of the lower electrode material. Here, the W 2 N is preferably deposited by a thermal-CVD method, and the nitrogen ratio is most preferably about 30%. WN is advantageous in terms of resistance, but WxN, which can withstand high temperatures and oxygen atmospheres of 400 to 600 ° C, is used as a diffusion barrier material because WOx is formed at an interface at high temperatures. In this material, a hillock phenomenon does not occur in the platinum Pt constituting the lower electrode. Subsequently, a conductive material such as Pt is deposited on the diffusion barrier.
제3도는 사진식각 공정으로 상기 Pt막 및 W2N/ TiN의 확산방지막을 식각함으로써, 스택형 커패시터 하부전극을 형성하는 단계를 도시한다. 이어서, 도시하지는 않았으나, 상기 스택형 하부전극 상에 고유전막 및 상부전극을 차례로 형성하여 커패시터를 완성한다. 여기서, 상기 고유전막은 PbxZr1-xTiO3, BaxSr1-xTiO3, Bi4Ti3O12, 및 SrBi2Tz2O9의 군에서 선택된 어느 하나로 형성하는 것이 바람직하다. 또한 상기 상부전극 상과 후속공정에서 형성될 금속배선 사이에, W2N/ TiN을 포함하는 금속 질화물의 다층구조로 이루어진 확산방지막을 더 형성할 수도 있다.FIG. 3 illustrates a step of forming a stacked capacitor lower electrode by etching the Pt film and the W2N / TiN diffusion barrier film by a photolithography process. Subsequently, although not shown, a capacitor is formed by sequentially forming a high dielectric film and an upper electrode on the stacked lower electrode. Here, the high-k dielectric layer is preferably formed of any one selected from the group consisting of PbxZr 1- xTiO 3 , BaxSr 1- xTiO 3 , Bi 4 Ti 3 O 12 , and SrBi 2 Tz 2 O 9 . In addition, a diffusion barrier layer formed of a multilayer structure of a metal nitride including W 2 N / TiN may be further formed between the upper electrode and the metal wiring to be formed in a subsequent process.
본 발명에서 Pt/W2N 구조에서는 Pt/TiN의 구조에서 자주 발생하는 리프팅 현상이 나타나지 않는다. 그러나, Pt/W2N/Si의 구조와 Pt/TiN/Si의 구조를 비교해 보면, 후자가 실리사이드 반응을 더 잘 억제하는 것으로 나타난다. 따라서, 두 종류의 금속 질화물을 사용하는 복합 확산방지막, 즉 Pt/W2N/Tin/Si 구조를 형성함으로써, 실리사이드 반응을 억제하면서 리프팅 현상을 제거할 수 있다. 이 때, 산화반응에 강한 W2N은 산화방지막과 점착제의 역할을 하며, TiN은 확산방지막의 역할을 한다. 이와 같이 종래의 TiN 단일 확산방지막 대신에 복합 확산방지막을 사용하게 되면 다음과 같은 잇점들을 얻을 수 있다.In the present invention, in the Pt / W2N structure, the lifting phenomenon that occurs frequently in the Pt / TiN structure does not appear. However, comparing the structure of Pt / W2N / Si with that of Pt / TiN / Si, the latter appears to better inhibit the silicide reaction. Therefore, by forming a composite diffusion barrier film using two kinds of metal nitrides, that is, a Pt / W2N / Tin / Si structure, the lifting phenomenon can be eliminated while suppressing the silicide reaction. At this time, W2N, which is resistant to oxidation, serves as an antioxidant and an adhesive, and TiN serves as a diffusion barrier. Thus, when using the composite diffusion barrier instead of the conventional TiN single diffusion barrier, the following advantages can be obtained.
첫째, 고온에서 Pt를 사용할 때 생기는 힐록이 W2N에서는 나타나지 않는다. 참고로, 힐록은 고유전막의 전기적 성질을 급격히 저하시키며 대부분의 전기적 단락의 원인으로 알려져 있다.First, the hillocks generated when Pt is used at high temperatures do not appear in W2N. For reference, Hillock sharply degrades the electrical properties of the high-k dielectric and is known to be the cause of most electrical short circuits.
둘째, 고온의 산소 분위기에서 Pt를 통한 산소의 장벽층 내로의 침투문제를 완화시킬 수 있다. 이는 W2N이 TiN보다 산화에 강하기 때문으로, Pt 밑에 TiN이 접해있는 구조보다 W2N이 접해있는 구조가 보다 안정적이다.Second, it is possible to alleviate the problem of penetration of oxygen through Pt into the barrier layer in a high temperature oxygen atmosphere. This is because W2N is more resistant to oxidation than TiN, so that the structure in which W2N is in contact is more stable than the structure in which TiN is in contact under Pt.
셋째, W2N은 Pt와의 점착성이 좋은 물질로서, TiN과 Pt의 리프팅 문제를 해결할 수 있다. 특히, 열-CVD 방법으로 질화물을 증착하는 공정이 진전됨에 따라 현재보다 더 나은 확산방지막 특성을 갖는 물질을 만들 수 있다. 이때, W2N의 두께는 5∼30mm 내외로 매우 얇게 할 수 있다.Third, W2N is a material having good adhesion with Pt, and can solve the lifting problem of TiN and Pt. In particular, as the process of depositing nitride by the thermal-CVD method advances, it is possible to make a material having better anti-diffusion properties than the present. At this time, the thickness of W2N can be made very thin, about 5 to 30 mm.
이상 상술한 바와 같이 본 발명에 의하면, 커패시터의 하부전극과 다결정 실리콘으로 이루어진 톤택 플러그사이에 텅스텐 나이트라이드/ 티타늄 나이트라이드를 포함하는 다층구조의 금속 질화물로 이루어진 확산방지막을 형성함으로써, 하부전극 및 티타늄 나이트라이드의 리프팅 현상을 제거할 수 있다.As described above, according to the present invention, the lower electrode and the titanium are formed between the lower electrode of the capacitor and the ton plug formed of polycrystalline silicon by forming a diffusion barrier film made of a metal nitride having a multilayer structure including tungsten nitride / titanium nitride. The lifting phenomenon of nitride can be eliminated.
본 발명이 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.The present invention is not limited to the above embodiments, and it is apparent that many modifications are possible by those skilled in the art within the technical idea of the present invention.
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950040852A KR0161451B1 (en) | 1995-11-11 | 1995-11-11 | Semiconductor memory device and its fabrication |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950040852A KR0161451B1 (en) | 1995-11-11 | 1995-11-11 | Semiconductor memory device and its fabrication |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970030798A KR970030798A (en) | 1997-06-26 |
| KR0161451B1 true KR0161451B1 (en) | 1998-12-01 |
Family
ID=19433774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950040852A KR0161451B1 (en) | 1995-11-11 | 1995-11-11 | Semiconductor memory device and its fabrication |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0161451B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100505455B1 (en) * | 1997-12-30 | 2005-10-07 | 주식회사 하이닉스반도체 | Capacitor Formation Method of Semiconductor Device |
-
1995
- 1995-11-11 KR KR1019950040852A patent/KR0161451B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100505455B1 (en) * | 1997-12-30 | 2005-10-07 | 주식회사 하이닉스반도체 | Capacitor Formation Method of Semiconductor Device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970030798A (en) | 1997-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6682969B1 (en) | Top electrode in a strongly oxidizing environment | |
| US7157783B2 (en) | Platinum stuffed with silicon oxide as a diffusion oxygen barrier for semiconductor devices | |
| KR100583703B1 (en) | Integrated circuit capacitor | |
| US5742472A (en) | Stacked capacitors for integrated circuit devices and related methods | |
| KR100235949B1 (en) | Manufacturing method of capacitor of semiconductor device | |
| US6117689A (en) | Stable high-dielectric-constant material electrode and method | |
| US6828190B2 (en) | Method for manufacturing capacitor of semiconductor device having dielectric layer of high dielectric constant | |
| US20030059959A1 (en) | Method for fabricating capacitor | |
| KR0161451B1 (en) | Semiconductor memory device and its fabrication | |
| KR100614576B1 (en) | Method for forming capacitor | |
| US6306666B1 (en) | Method for fabricating ferroelectric memory device | |
| KR100318453B1 (en) | METHOD FOR FORMING CAPACITOR HAVING BOTTOM ELECTRODE FORMED BY Ir/Pt DOUBLE LAYER | |
| KR100451501B1 (en) | Capacitor Formation Method of Semiconductor Memory Device | |
| KR100238225B1 (en) | Method for fabricating of capacitor in semiconductor device | |
| KR19990018070A (en) | Capacitor of semiconductor memory device and manufacturing method thereof | |
| KR20010059002A (en) | A method for forming capacitor in semiconductor device | |
| KR0175006B1 (en) | Capacitor & its fabrication of semiconductor device | |
| KR0180786B1 (en) | Method for manufacturing semiconductor capacitor | |
| KR100235955B1 (en) | Method for manufacturing capacitor semiconductor device | |
| KR100400290B1 (en) | Method for manufacturing capacitor of semiconductor device | |
| KR19990055209A (en) | Method of forming diffusion barrier in semiconductor device | |
| KR19980077339A (en) | Capacitor Manufacturing Method of Semiconductor Device | |
| KR0150985B1 (en) | The manufacture of capacitor using the oxide electrode | |
| KR100406547B1 (en) | Method for fabricating capacitor in semiconductor memory device | |
| KR20000042398A (en) | Method for manufacturing semiconductor device capable of preventing characteristic of lower electrode of capacitor from deteriorating |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060728 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |