KR19990007788A - 디지털 시퀀스 감지를 위한 브랜치 메트릭 보정 - Google Patents

Abstract

본 발명은 자기 매체 상의 인접 자화 영역들에 의하여 야기되는 크기 그리고/또는 시간 왜곡을 고려하는 시퀀스 감지 기술을 제공하며, 하나의 자화 영역에서의 왜곡은 그들의 한쪽 또는 양쪽에서의 인접 자화 천이들의 근접성에 의하여 야기된다. 본 발명에 따른 시퀀스 감지는 선행 그리고/또는 후행 자화 천이들의 효과를 포함하기 위하여 확장된 상태도를 제공한다. 더 구체적으로, 후행 천이들의 효과를 설명하는 것은 바이테르비 감지기(60)를 형성하기 위하여 사용된 상태도에서 상태들 S0 - S7의 수의 증가를 요구한다는 것이 확인되었다. 선행 천이들은 바이테르비 감지기(60) 내의 상태들 사이의 브랜치들(AA-HB, AAO-HBI)의 수의 증가에 의하여 중화된다. 상태들이 아닌 브랜치들(AA-HB, AAO-HBI)의 수를 증가시키는 것은 복잡성을 감소하게 하며 따라서 하드웨어 및 관련 비용을 줄이게 한다.

Description

디지털 시퀀스 감지를 위한 브랜치 메트릭 보정

디지털 자기 기록 시스템에 있어서, 데이터는 저장장치, 또는 기록 전류-자기장 변환기, 또는 거기에 바로 인접 위치한 헤드에 의하여 가동 자기매체 층에 기록된다. 데이터는 자기매체에 저장 또는 기록되는데 그것은 기록 변환기의 권선을 통하여 흐르는 사실상 일정한 크기의 기록전류의 흐름 방향을 전환함으로써 이루어진다. 각 기록전류의 방향전환은 반대방향으로의 이전 전류의 흐름에 의하여 유도되는 매체에서의 자기방향과 관련하여 새로운 방향으로의 전류의 흐름동안 변환기에 의하여 통과되는 자기매체의 그 부분에서 자화방향의 역전을 야기한다. 한가지 방식에서, 변환기를 통과하여 지나가는 매체의 일부에 걸친 자화방향의 역전은 이진 디짓 1을 나타내며, 그 부분에서의 역전이 이루어지지 아니하는 것은 이진 디짓0을 나타낸다.

데이터가 복구되어야 할 때, 탐색 또는 판독 자기필드-전압 변환기(만약 두 개가 모두 유도성이면 기록변환기와 같은 것일 수 있음)는 이전에 저장된 데이터를 포함하는 자기 매체가 그 매체의 플럭스 역전 영역들이 그 변환기를 위하여 출력 판독 신호를 형성하기 위한 전압 펄스를 제공하기 위하여 회로 인자를 유도하거나 아니면 변화시키도록 통과하도록 위치된다. 상기의 방식에서, 관련된 매체 일부에서의 자화 때문에 각각의 그런 전압 펄스는 이진 디짓 1 그리고 그 부분과 관련된 펄스의 부존재는 이진 디짓0을 나타낸다.

판독 신호를 디지털화하기 위한 데이터 회복 방법과 같이 그런 전압 펄스들의 피크 감지를 사용하는 디지털 자기 기록 시스템에서, 전압 펄스들 사이의 시간들은 상기에서 설명한 통로부를 정의하기 위하여 자기 매체에 이전에 저장된 데이터를 기록하는데 사용되는 타이밍 정보를 재구축하기 위하여 사용된다. 더 구체적으로, 피크 감지기의 출력은 판독 신호의 감지된 피크부로부터 출력 클럭 신호를 만들어내는 제어 발진기, 또는 위상동기 발진기(PLO), 또는 동기화기를 형성하는 위상동기루프에 대한 입력 신호로써 사용된다. 데이터 탐색 시스템을 작동시키기 위하여 절대적 시간이 사용되지 아니하는데, 그것은 자기 매체의 속도는 시간에 따라 달라서 판독 신호 전압 사이는 일정하지 아니한 시간 간격들이 되기 때문이다.

런렝쓰 제한(ren-length-limited(RLL)) 코딩으로 알려진 데이터 인코딩 기법은 전압 판독 신호 펄스들 사이의 너무 많은 시간 때문에 그 주파수에서의 드리프트를 피한다는 측면에서 PLO의 재구축된 클럭신호 정확성을 개선하기 위하여 일반적으로 사용된다. RLL 코드가 사용될 때, 판독신호 전압펄스 천이들 사이의 시간간격은 묶이게되는데, 즉, 판독신호에서 값 1의 이진 디짓을 분리할 수 있는 값 0의 이진의 수가 제한된다. 이 제약은 (d, k) 제약으로 알려져있는데, 각 제약 d는 0의 최소한의 런렝쓰, 또는 그들 사이의 수를 나타내며, 각 k는 허용된 0의 최대한의 런렝쓰를 나타낸다. 상기 제약의 d 부분은 판독신호 전압펄스의 그 부분들이 중첩되는 심볼간의 간섭 문제를 감소시킬 수 있는 판독 신호에서의 전압펄스들의 번잡함을 피하기 위하여 선택될 수 있다. 0의 연속적인 수를 제한함으로써, k 제약은 탐색 시스템을 위한 정확한 클럭 신호를 제공할 때 PLO의 신뢰도를 유지한다. 자동이득제어(AGC) 시스템은 PR4 채널을 위한 신호크기를 유지하기 위하여 사용되며, k 제약도 AGC의 신뢰도를 유지한다.

심볼간 간섭의 수용을 포함하는, 부분응답(partial response(PR)) 신호를 사용하는 디지털 자기기록 시스템에서, 데이터 회복은 PLO의 클럭 펄스에 의하여 개시되었듯이, 그 신호를 디지털화하기 위하여 판독변환기 출력신호의 크기를 주기적으로 샘플링함으로써 이루어진다. 이 방식에서, PLO의 각 클럭 펄스는 변환기 판독신호에서 하나 이상의 펄스에 의하여 그것에 주어진 값을 가지는 샘플을 개시시킨다. 따라서, PR 채널을 위한 부분응답 감지 시스템은 그런 심볼간 간섭의 효과를 수용하기 위하여 설계되며, 따라서 d 제약(즉, d=0)은 필연적인 것은 아니다. 그러나 k 제약은 PR 시그널링에서 필요한데 이는 PLO가 여전히 판독 신호를 샘플링하기 위한 타이밍을 제공하기 위하여 사용되며, 그리고 AGC가 PR 채널과 연결되어 샘플 크기를 유지하기 위하여 사용되기 때문이다.

클래스 4 PR 채널은 전형적으로 판독신호가 그 감지 이전에 통과하는 신호 채널을 위하여 선택된 선택 주파수응답인데, 채널이 이 클래스 4 응답의 전반적인 일치를 위하여 매우 적은 등화(equalization)를 요구하기 때문에 전형적인 펄스 특성을 가지고 자기 기록을 하는데 특히 적당하다. 전형적인 펄스 특성을 위한 클래스 4 PR 채널에서, 신호 샘플들은 바로 인접하는 샘플들에 독립이지만, 2 클럭 샘플 떨어진 샘플들에 종속한다. 판독 샘플들은 샘플값을 가장 만들어내기 쉬운 데이터를 생성하는 바이테르비(Viterbi) 감지기에 따르게 된다. 더 구체적으로, 클럭은 아날로그 디지털 컨버터(ADC)를 사용하여 디지털 샘플값을 포착하는데 거기에서 각 샘플값은 자기 매체에서 판독한 하나 이상의 펄스의 합계일 수 있다. 이 샘플들은 신호처리 기술에 의하여 어떤 목표값에 일치하도록 변형된다. 바이테르비 감지기 또는 시퀀스 감지기가 데이터를 회복하는 것은 이 변형된 데이터에 기초하여 이루어진다.

일단 특정의 시그널링 방식이 선택되면, 바이테르비 감지기의 구조는 시그널링 기법을 위하여 상태도를 따라서 구성된다. 트렐리스(trellis)의 형태로 된 상태도는 시간 요소와 함께 하기 때문에 바이테르비 감지기를 위하여 특히 적합하다. 입/출력 관계는 트렐리스의 각 분기와 관련되어 있다. 트렐리스의 특정 분기를 위하여 입력 상태에 기초한 목표값은 그 분기를 위한 메트릭(metric)으로 알려져있다. 2상 바이테르비 감지기는 두 개의 허용가능 채널 출력 시퀀스를 가지고 채널 출력에서 시간으로 인덱스된 샘플값들 각각에 알맞게 된다. 한 허용가능한 출력 시퀀스는 시간 k에서 트렐리스의 제 1의 상태에서 종료하는 모든 가능한 잡음없는 출력 시퀀스에 걸친 에러 제곱값의 합을 최소화시킨다. 바이테르비 감지기는 샘플 데이터를 목표값에 가장 잘 맞게하는 통로를 결정하기 위하여 예정된 시간간격동안 트렐리스를 통하여 각 상태에 대한 누적적인 분기 메트릭의 트랙을 유지한다. 부분응답 채널, 코딩 기법 그리고 바이테르비 감지의 완전한 설명은 예를 들면 1991년 12월 발간된 IEEE 통신잡지에 Paul Siegel 및 Jack Wolf에 의한 정보저장을 위한 변조 빛 코딩 68-86 페이지에 나타나있다.

상기에서 설명한 바와 같이, 부분응답 시그널링은 어떤 목표값으로 자기 매체로부터 읽혀진 전압 펄스를 등화하기 위한 것이며 자기 디스크 상의 주어진 영역에 더 많이 기록하기 위하여 펄스들의 조합에 대한 선형 겹침을 인가한다. 디스크로부터의 재판독 신호의 각 목표값은 시그널링 방식에서 고려되는 펄스들의 선형 합계이다. 그러나, 부분응답 시그널링과 같은, 고밀도 기록에서의 문제들 중의 하나는 재판독 파형이 단순히 펄스의 선형 합계가 아니라는 것이다. 매체상의 자기 천이는 판독 및 기록 프로세스 두 가지 모두에서 인접 천이들에 의하여 비선형적으로 영향을 받을 수 있어서 재판독 파형은 왜곡된다. 판독 펄스의 크기 및 위치가 어떤 인접 자기 천이들에 의하여 비선형적으로 왜곡될 수 있기 때문에, 그런 자기 왜곡을 고려하고 수정하는 감지 방식을 제공하는 것이 바람직하다.

발명의 요약

본 발명은 자기 매체 상의 인접 자화영역에 의하여 발생하는 자기 왜곡 그리고/또는 크기 그리고/또는 시간을 고려하는 시퀀스 감지 기법을 제공하며, 거기에서 하나의 자화 영역에서의 왜곡은 한 또는 양측에서 인접 자기천이의 근접성에 의하여 발생한다. 본 발명에 따른 감지 기법은 선도(과거) 그리고/또는 추종(미래) 자화 천이의 효과를 포함하기 위하여 확장된 상태도를 제공한다. 더 구체적으로, 추종 천이들의 효과를 고려하는 것은 바이테르비 감지기를 형성하기 위하여 사용되는 상태도에서 상태들의 수가 증가도리 것을 요구한다. 상태가 아닌 분기들의 수를 증가시키는 것은 복잡성을 낮추고 따라서 하드웨어 및 관련 비용을 절약하게 된다.

한 실시예에서, 본 발명에 따른 데이터 시퀀스 감지기는 디지털 자기 기록 및 판독 시스템에서의 사용을 위하여 클래스 4 부분응답 채널을 위하여 채용된다. 그런 시스템에서, 시퀀스 감지기는 이진 데이터[A₁, ..., A_k, ..., A_n] 비트의 직교 시퀀스에 가장 상응하는 이진 데이터[a₁, ..., a_k, ..., a_n] 비트의 예상 시퀀스를 회복한다. 원래의 시퀀스는 자기 매체상의 자화 영역에 의하여 나타난 이진 데이터[B₁, ..., B_k, ..., B_n] 비트의 기록 시퀀스로 미리 코드화된다. 이진 데이터 비트들의 예상 시퀀스는 자기 매체로부터 판독되는 파형으로부터 회복되며 디지털 파형 [X₁, ..., X_k, ..., X_n]으로 변형된다.

인접 자화 천이의 근접성에 의하여 생긴 한 자화 영역에서 크기 그리고/또는 시간 왜곡을 계산하기 위하여, 데이터 시퀀스 감지기는 예정된 트렐리스 모델에 따라서 구성되는데, 이것은 기록 시퀀스의 비트들(B_k-2, B_k-1, B_k)에 의하여 식별되는 여덟개(8)의 현 상태, 기록 시퀀스의 비트들(B_k-1, B_k, B_k+1)에 의하여 식별되는 여덟개(8)의 다음상태, 각 현 상태에서 분기하는 적어도 두 개(2)의 분기, 한 쌍의 분기들 중의 하나를 선택하기 위하여 분기 메트릭 계산에서 사용하기 위하여 트렐리스의 각 분기를 위한 목표값 Y_k, 그리고 트렐리스의 각 상태에 대한 출력으로써 결합된 예상 시퀀스의 적어도 두 개(2)의 비트를 가진다.

인접 자화 천이의 근접성에 의하여 생긴 한 자화 영역에서 크기 그리고/또는 시간 왜곡을 계산하기 위하여, 데이터 시퀀스 감지기는 앞에서 설명한 바와 같이 예정된 트렐리스 모델에 따라서 구성되며, 각 현 상태로부터 분기하는 네 개(4)의 분기, 각 다음의 상태로 융합되는 네 개(4)의 분기들, 네 개의 분기쌍 중에서 하나를 식별하는 기록 시퀀스의 부가비트 B_k-3, 그리고 각 상태를 위한 출력으로써 결합된 예정 시퀀스의 세 개(3)의 비트를 제공하도록 수정된다.

본 발명은 일반적으로는 정보 저장 및 검색 시스템과 관련이 있고, 더 구체적으로는 디지털 자기 기록 시스템에 있어서 디지털 시퀀스(sequence) 탐색을 위한 분기 메트릭 보정(branch metric compensation)과 관련이 있다.

도 1A는 바이테르비 감지기를 채용한 디지털 자기기록 시스템의 블록도.

도 1B는 도 1A의 블록도에서 사용하기 위한 선행기술인 프리코더의 블록도.

도 2A는 선행기술에 의하여 공지된 1-D²프리코더를 가지고 클래스4 부분응답채널에서의 바이테르비 감지기에서 사용하기 위한 테이블 형식의 예정된 상태천이도.

도 2B는 도 2A의 상태천이 테이블의 트렐리스도.

도 3A는 본 발명의 원칙에 따라, 1-D²프리코더를 가지고 클래스4 부분응답채널에서의 바이테르비 감지기에서 사용하기 위한 테이블 형식의 예정된 상태천이도.

도 3B는 도 3A의 상태천이 테이블의 트렐리스도.

도 4A-4D는 본 발명의 원칙에 따라, 1-D²프리코더를 가지고 클래스4 부분응답채널에서의 바이테르비 감지기에서 사용하기 위한 테이블 형식의 예정된 상태천이도.

도 4E는 도 4A-4D의 상태천이 테이블의 트렐리스도.

개요

도 1A는 일반적으로 10으로 지정되는 자기기록 저장 및 검색 시스템의 블록도이다. 자기기록 및 검색 시스템(10)은 사용자 데이터를 일련의 이진 데이터 비트의 형태로 저장하는 자기디스크 매체(12), 자기디스크 매체(12)에 일련의 이진 데이터 비트들을 기록하기 위한 기록동작 회로, 그리고 자기디스크 매체(12)로부터 일련의 이진 데이터 비트들을 읽기 위한 판독동작 회로를 포함한다.

기록 동작

기록동작 회로는 런렝쓰 제한(RLL) 인코더(20), 프리코더(24), 기록 보정회로(30), 그리고 변환기(34)를 포함한다. 기록동작을 위하여, 이진 데이터 형태로 들어오는 사용자 데이터는 RLL 인코더(20)로의 입력이다. RLL 인코더(20)의 출력은 프리코더(24)로의 입력이다. 프리코더(24)의 출력은 기록 보정회로(30)에 연결된다. 기록 보정회로(30)의 출력은 기록 변환기(34)를 구동시켜 데이터를 자기디스크 매체(12)에 기록하도록 한다.

더 구체적으로, 인코더(20)는 비제약 사용자 데이터 시퀀스를 제약 시퀀스로의 일대일 매핑을 수행하는데, [A₁, ..., A_k, ..., A_n]으로 표시된다. 즉, 인코더(20)의 출력은 [A₁, ..., A_k, ..., A_n]이 상기에서 설명한 (d, k) 제약을 만족하도록 정해진 다수의 연속 이진 디짓 0을 가지는 이진 데이터의 시퀀스이다. (d, k) 제약은 자기 디스크 매체(12)로부터 판독된 파형의 펄스들 사이의 기간이 위상동기루프(PLO)가 클럭 정밀도를 유지하도록 그리고 자동이득제어(AGC)가 데이터 검색(판독) 동작에 대하여 신호 크기를 안정하게 유지할 수 있도록 제한된다는 것을 보증한다.

그리고 시퀀스 [A₁, ..., A_k, ..., A_n]은 단순성과 [A₁, ..., A_k, ..., A_n]과의 직접적인 수학적 관련성을 가지는 기록 파형 시퀀스 [B₁, ..., B_k, ..., B_n]를 생성하는 프리코더(24)를 통하여 전달된다. 기록 시퀀스 [B₁, ..., B_k, ..., B_n]는 인접한 B_k에서 1 또는 10의 천이 시퀀스가 역방향으로의 기록 전류를 야기할 수 있다는 것을 의미하는 2-레벨 기록 전류를 제공한다. 기록전류 역전의 정확한 타이밍은 기록 보정회로(30)에 의하여 더 수정되는데, 이는 자기 디스크 매체(12)로부터 판독된 펄스들을 사용된 특정 감지 기법에 더 잘 맞는 시간에 발생하도록 하는 모양을 갖도록 하기 위한 것이다. 기록 보정 회로(30)는 지연 요소를 사용하여 서로에 관하여 선행 및 후행 천이들이 얼마나 떨어져있는가에 따라서 기록 전류의 역전시간을 조절하기 위하는데, 이는 당업자들에게 공지된 것이다. 그리고 보정회로(30)로부터의 기록 전류는 결과적으로 자기매체(12)를 자화하기 위하여 기록 헤드 변환기(34)의 유도 코일 권선으로 흐른다.

판독 동작

판독 동작 회로는 변환기(36)(이것은, 만약 양자가 모두 유도성이라면, 기록 변환기(34)와 동일한 것일 수 있다), 등화회로(38), 바이테르비 감지기(60), 그리고 RLL 디코더(70)를 포함한다. 판독 변환기(36)는 등화회로(38)와 연결된다. 등화기(38)의 출력은 바이테르비 감지기(60)의 입력과 연결된다. 바이테르비 감지기(60)의 출력은 사용자 데이터를 리턴하기 위한 RLL 디코더(70)로 입력된다.

등화기(equalizer(38))는 전압이득회로(VGA)(40), 아날로그 필터(42), 아날로그-디지털 변환기(ADC)(44), 위상동기루프(PLO)(44), VGA/PLO 제어기(48), 그리고 디지털 필터(50)를 포함한다. 판독 변환기(36)의 출력은 VGA(40)의 입력에 연결된다. VGA(40)의 출력은 아날로그 필터(42)의 입력에 연결된다. 아날로그 필터(42)의 출력은 ADC(44)의 입력에 연결된다. ADC(44)의 출력은 디지털 필터(50)의 입력에 연결된다. 디지털 필터(50)의 출력은 바이테르비 감지기(60)의 입력에 연결된다. VGA/PLO 제어기(48)의 출력은 VGA(40) 및 PLO(46)을 제어한다. PLO(46)의 출력은 ADC(44), 디지털 필터(50), 바이테르비 감지기(60), 그리고 RLL 디코더(70)를 클럭한다.

판독 또는 데이터 검색 동작은 전압 펄스 신호를 만드는 판독 헤드 변환기36)를 가지고 시작된다. 전압 펄스 전압은 자기 매체(12) 상의 천이 영역으로부터 얻어지는 자기 디스크 매체(12) 상의 자기 플럭스에 의하여 판독 헤드 변환기(36)에서 유도된다. 등화회로(38)는 전압신호를 클래스4 부분응답 채널과 등화시킨다. 그리고 전압 신호는 판독 신호의 크기를 유지하는 전압 이득 증폭기(VGA)(40)에 의하여 제어된다. 그리고 아날로그 필터(42)는 판독 신호로부터 고주파수 노이즈를 제거한다. 필터된 아날로그 신호는 판독 클럭 신호의 상승단에서 래치되는 ADC(44)에 의하여 디지털 값으로 변환된다. 다시 이 디지털 샘플값들은 판독 클럭 신호를 만들어내는 PLO(46) 및 VGA/PLO 제어기(48)를 제어한다. 판독 파형의 등화는 당업자들에게 공지된 것이다.

ADC(44)로부터의 디지털 샘플값들은 변환 필터의 형태로 구성되는 디지털 필터로 쉬프트된다. 변환 디지털 필터(50)에서, ADC(44)로부터의 각 디지털 샘플은 가중치가 주어진 선행 샘플 및 가중치가 주어진 후속 샘플과 합이 계산된다. 디지털 필터(50)에서의 가중치들은 판독 시퀀스의 디지털 샘플들을 감지 전략 내에서 어떤 목표값들과 일치시키기 위하여 변환하도록 설계된다. 그리고 [X₁, ..., X_k, ..., X_n]로 표기되는 디지털 필터(50)의 출력 샘플값들은 판독 샘플값들 [X₁, ..., X_k, ..., X_n]과 가장 잘 부합하는 시퀀스 [a₁, ..., a_k, ..., a_n]의 감지를 위하여 바이테르비 감지기(60)로 쉬프트된다. 여기에서 바이테르비 감지기(60)는 가능한 고정도의 정확도를 가지고 원래의 시퀀스 [A₁, ..., A_k, ..., A_n]를 식별한다.

바이테르비 감지기(60)는 상태도로부터 만들어질 수 있다. 상태도에서 시간 k에서의 현 상태(기록 시퀀스 [B₁, ..., B_k, ..., B_n]의 기호 B_k-2및 B_k-1로 표현됨) 및 목표 입력 Y_k(판독 신호 샘플값들 [X₁, ..., X_k, ..., X_n]의 X_k와 비교할 때 사용됨)는 출력(예상 시퀀스 [a₁, ..., a_k, ..., a_n]의 a_k로 표현됨) 및 다음 상태(기록 시퀀스 [B₁, ..., B_k, ..., B_n]의 기호 B_k-1및 B_k로 표현됨)와 링크된다. 상태도 및 테이블은 각 기간 k 동안 가장 가능성이 있는 상태 천이를 결정하기 위하여 바이테르비 감지기(60) 내에서 트렐리스(trellis)의 형태로 표현된다. 트렐리스 내에서의 현 상태 및 다음 상태 사이의 경로는 브랜치(branch)라고 불린다. 각 브랜치는 판독 샘플값 [X₁, ..., X_k, ..., X_n]의 가능한 비트와 상응하는 목표 입력값 Y_k와 결합된다. 트렐리스(trellis)의 각 브랜치를 따라서, 판독 시퀀스의 샘플값 X_k는 그 브랜치에 대한 메트릭 목표값 Y_k와 비교된다. 이 비교는 주어진 기간 k동안 다음 상태로 융합하는 모든 브랜치들에 대하여 반복된다. 각 X_k와 Y_k차이의 제곱 합의 최소값 즉, (X_k- Y_k)²와 브랜치가 일어난 상태에서 에러 제곱의 누적 합계를 합한 것을, 여기에서 샘플 X_k의 브랜치 메트릭 목표값 Y_k에의 근접성을 측정함, 갖는 트렐리스 브랜치는 기간 k에서 위너(잔존자(survivor)가 되도록 결정된다. 각 시간 k 동안 각 상태로 유도하는 연쇄된 브랜치들의 최소 누적 메트릭 합계를 사용함으로써, 바이테르비 감지기(60)는 트렐리스를 통하여 잔존 경로를 매핑한다. 이 잔존 경로는 필터된 판독 샘플값 [X₁, ..., X_k, ..., X_n]과 가장 조화되는 데이터 시퀀스 [a₁, ..., a_k, ..., a_n]을 만들어 낸다. 즉, 바이테르비 감지기(60)는 판독 샘플된 시퀀스 [X₁, ..., X_k, ..., X_n]를 만들어낼 것같은 예상 시퀀스 [a₁, ..., a_k, ..., a_n] 그리고 ,따라서, 원래의 시퀀스 [A₁, ..., A_k, ..., A_n]의 가장 가능성이 있는 표현인 것을 찾는다.

그리고 예상 시퀀스 [a₁, ..., a_k, ..., a_n]은 사용자 데이터를 복구하기 위하여 RLL 시퀀스의 역 매핑을 수행하는 RLL 디코더(70)로 쉬프트하며, 이는 당업자들에게 공지된 기술이다.

본 발명에 따라서, 바이테르비감지기(60)를 구성하기 위하여 사용되는 상태도는 여기에서 트렐리스 구조인 판독 파형 샘플값들 [X₁, ..., X_k, ..., X_n]의 선행(과거) 전압 펄스 천이 및 판독 파형 샘플값들 [X₁, ..., X_k, ..., X_n]의 후행(미래) 전압 펄스 천이를 통하여 맵으로 확장된다. 그것에 의하여 본 발명은 다른 패턴 경우에 따라서 Y_k의 선택들을 증가시킨다. 즉, 바이테르비 감지기(60)를 통하여 일 시점에 판독 파형 샘플값들 [X₁, ..., X_k, ..., X_n]의 오직 하나의 상태 천이의 트랙을 유지하는 대신에, 본 발명도 역시 다음의 선행 펄스 천이 및 후속 펄스 천이를 제공한다. 이 부가적인 샘플들을 조사함으로써, 바이테르비 감지기(60)는 판독 파형 샘플값들 [X₁, ..., X_k, ..., X_n]의 각 샘플 X_k와 가장 잘 조화되도록 할 수 있다. 부가적인 브랜치들 및 그들의 대응 브랜치 메트릭들은 트렐리스들 내에서 매핑되는 판독 파형의 부분에 선행 및 후속 펄스의 비선형 자기 상호작용에 의하여 생기는 각 전압 펄스 천이에 대한 크기 및 그 시간에서의 왜곡을 중화시킴으로써 더 정확한 판독 파형을 제시한다. 클래스4 부분응답(PR4) 채널은 본 발명에 의하여 중시되는 브랜치 메트릭 보정을 나타내는 예로써 사용된다. 그럼에도 불구하고, 이 브랜치 메트릭 보정 방법은 다른 부분응답의 클래스들에 적용가능하고 다른 유형의 시퀀스 감지에도 채용될 수 있다.

선행기술인 바이테르비 감지기

선행 천이 펄스 및 후속 천이 펄스에 대한 브랜치 메트릭 보정을 알아보기 전에, 도 2A 및 2B에서 도시된 바와 같이, PR4 채널에 대한 선행기술인 상태천이 테이블 및 트렐리스들을 알아보는 것이 도움이 된다. PR4 채널은 (1-D²) 채널이라고 알려져 있는데, 이는 부분 응답 다항식 1-D²에 의하여 표현되기 때문이다. Dⁱ는 기록 시퀀스 [B₁, ..., B_k, ..., B_n]의 비트들 사이의 i 샘플-클럭 시간 단위들의 지연을 의미한다. 도 1B는 그런 시스템에 대한 프리코더(24')를 나타낸다. 프리코더(24')는 원래의 이진 시퀀스 [A₁, ..., A_k, ..., A_n]의 각 비트 A_k를 기록 시퀀스 [B₁, ..., B_k, ..., B_n]의 대응 비트 B_k로 변환하며, 다음의 식을 따른다.

A_k= (B_k-2) XOR (B_k)

따라서, PR4 채널에 대한 선행기술인 프리코더(24')에서, 각각 하나 또는 두 개의 클럭기간 만큼의 B_k의 지연된 것인 B_k-2및 B_k-1로 나타내지는 오직 두 개의 B_k의 지연 버젼만이 존재한다. 레지스터 B_k-2및 B_k-1의 내용은 각 클럭 사이클에서 변화하며 따라서 사이클의 현 상태를 나타낸다. 따라서, 비트 B_k-2B_k-1로 표현되는 현 상태에 대한 네 개의 값들이 존재한다. 이 가능한 값들은 0, 1, 10 그리고 11이며 도 2A 및 2B에서 네 개의 상태 S0, S1, S2, S3으로 각각 표현된다. 즉, 자기 매체 상의 현재의 경계 영역은 비트 B_k-2및 B_k-1사이에 있는 것으로 표현되며 자기 매체 상의 다음 경계 영역은 비트 B_k-1및 B_k사이에 있는 것으로 표현된다. 각 X_k의 입력에 대한 목표 출력값 Y_k(그것은 다음에 수학식 1.a에 의하여 A_k와 관련된다)는, 다음의 식이 성립하도록, 다항식 1-D²를 B_k에 적용함으로써 얻어진다.

Y_k= B_k- B_k-2

도 2A는 세 개의 연속되는 기간동안, 현 상태, 다음상태, 목표값 Y_k, 출력값 A_k, 그리고 브랜치 A-H에 대한 모든 가능한 B_k의 리스트를 나타낸다. 모든 가능한 B_k시퀀스 리스트는 B_k-2, B_k-1및 B_k로 표시되며 각 시퀀스는 브랜치들 A - H 주의 하나로 나타내진다. 또한, 각 가능한 B_k-2B_k-1B_k시퀀스에 대하여 현 상태는 S0 - S3으로 나타내지며(각 상태는 비트 B_k-2B_k-1로 표시된다) 다음 상태는 S0 - S3으로 나타내진다(각 상태는 비트 B_k-1B_k로 표시된다). 다음 상태 및 출력은 전술과 같이 각 상태에 대한 모든 가능한 입력 A_k의 리스트 및 그들의 대응 목표값 Y_k에 기초하여 브랜치 메트릭 계산에 의하여 결정된다. 도 2A에서, Y_k는 두 개의 천이 B_k-2B_k-1및 B_k-1B_k와 결합된다.

도 2B는 트렐리스의 형태로 도 2A의 테이블을 보여주며, 여기에서 각 브랜치 (A - H)에 대한 메트릭 및 출력 관계에 대한 표현은 Y_k/A_k이다. 각 현 상태로부터 분기하는 두 개의 브랜치 및 각 다음 상태에서 융합되는 두 개의 브랜치가 존재한다. 상태당 오직 두 개의 브랜치만이 존재한다는 사실이 의미하는 것은 각 상태는 두 개의 메트릭 합계를 비교하고 각 클럭 사이클에서 하나의 잔존자를 선택하기만 하면 된다는 것이다. 도 2A 및 2B는 잘 알려진 상태도 및 PR4 채널을 위한 선행기술 바이테르비 감지기에서 사용되는 트렐리스들을 표현한다.

후행 천이 펄스의 효과를 설명하는 바이테르비 감지기

본 발명에 따른 후행(미래) 천이 펄스의 효과를 설명하기 위하여, 모든 기록 시퀀스 [B₁, ..., B_k, ..., B_n]에 대한 비트 B_k및 B_k+1(도 2A 및 2B와 관련하여 전술한 방식을 사용하여) 사이의 천이를 고려하는 것이 필요하다. 따라서, 도 3A에 도시된 것과 같이, 새로운 칼럼 A_k+1및 B_k+1은 상태 천이 테이블에 다음이 성립하도록 추가된다.

B_k+1= (B_k-1) XOR (A_k+1)

또는 :

A_k+1= (B_k-1) XOR (B_k+1)

분기 또는 융합 브랜치들의 수를 상태당 두 개로 유지하기 위하여, 상태의 수는 도 2A에서의 네 개(S0-S3)로부터 도 3A에서의 여덟 개(S0-S7)로 두 배가 된다. 현 상태는 세 개의 디짓 B_k-2B_k-1B_k에 의하여 표현되며 다음 상태는 세 개의 디짓 B_k-1B_kB_k+1에 의하여 표현된다. 이 실시예에서 프리코더(24)(도 1B 참조)는 전술과 같은 B_k-2및 B_k-1을 제공하기 위하여 사용된다.

도 3A 및 3B를 참조하면, 각 클럭 사이클에서 하나의 상태는 다음 상태에 대한 최소의 누적 메트릭 합계를 만들어내는 융합 브랜치를 선택하여야 한다. 융합 브랜치들을 상태당 두 개로 제한하는 것은 브랜치 선택 시간을 하나의 사이클 내에 유지시키는데 도움이 된다. 펄스들의 선형 겹침을 가정하면, Y_k칼럼은 상기의 수학식 2를 적용함으로써 다시 얻어진다. 도 2A 및 2B에서 보여진 선행기술 상태도와 비교할 때, 상태들(S0-S7)의 수가 두 배이므로, 브랜치들(AA-HA)의 총 수도 역시 두 배가 된다. 이러한 배열에서, Y_k는 세 개의 천이들 즉, B_k-2B_k-1, B_k-1B_k,B_kB_k+1과 결합된다. 왜곡이 없는 이상적인 환경에서, Y_k의 가능한 노이즈가 없는 값은 도면에 도시되었듯이 -1, 0, +1이다. 각 브랜치에 대한 Y_k의 실제 측정값들의 적당한 통계적 평균치를 선택함으로써, 펄스들의 비선형적인 왜곡은 교정될 수 있다. 따라서, 도 3A 및 3B에서 상태의 천이 및 트렐리스들은 도 2A 및 2B에서의 그것과 비교하여 더 정확하고 진보된 바이테르비 감지기(60)를 위한 기법을 제공하며, 이것은 현재의 천이 영역에서의 가능한 추적 천이 펄스의 효과가 이제 고려되기 때문이다.

선행 천이 펄스의 효과를 설명하는 바이테르비 감지기

본 발명에 따른 선행(과거) 천이 펄스의 효과를 설명하기 위하여, 모든 기록 시퀀스 [B₁, ..., B_k, ..., B_n]에 대한 비트 B_k-3및 B_k-2(도 2A, 2B, 3A 및 3B와 관련하여 전술한 방식을 사용하여) 사이의 천이를 고려하는 것이 필요하다. 따라서, 도 4A-4D에 도시된 것과 같이, 새로운 칼럼 A_k-1및 B_k-3은 도 3A에 나타난 상태 천이 테이블에 다음이 성립하도록 추가된다.

B_k-3= (B_k-1) XOR (A_k-1)

또는 :

A_k-1= (B_k-1) XOR (B_k-3)

도 4E는 도 4A - 4D에서의 테이블에 대하여 트렐리스 형태로 상태도를 나타내고 있다. 부가적인 8 상태들이 선행 천이의 부가를 추적하기 위하여 필요하다는 것이 논리적인 것 같지만, 상태들의 수는 각 상태에 대한 융합하는 브랜치들의 수가 증가하는 동안 도 3A 및 3B에서와 같이 여덟으로 유지된다. 이것이 가능하게 되는 것은 선행(과거) 천이 펄스들과 결합한 브랜치 메트릭들이 이미 이전의 기간에 측정되었기 때문이다. 샘플 프리코더(24)가 여기에서 사용되지만, 상태도는 각각 1, 2, 3 클럭 기간만큼 지연된 B_k의 버전인 B_k의 세 개의 지연 버젼을 고려하여야 한다.

더욱이, 융합 브랜치의 수가 여기에서 상태당 4로 명확히 증가되지만, 임의의 두 특별한 상태들 사이의 브랜치들은 두 개의 쌍으로 되어있으며 각 쌍에 대한 선택 절차는 본 발명에 따라 더욱 단순화된다. 정보 비트 A_k-1은 이전 클럭 사이클에서 결정된 대로 각 상태에 대한 이전에 선택된 출력을 반영한다. 정보 비트 A_k-1은 이미 결정되었기 때문에, 브랜치 **0 또는 브랜치 **1이 임의의 두 개의 상태 사이의 두 브랜치 쌍 각각에 대한 최소 누적 브랜치 메트릭을 결정할 때 사용되어야 하는지를 결정하는 것이 가능하다. 더 구체적으로, 도 4A - 4D에서의 테이블의 마지막 칼럼에서, '--0'으로 끝나는 라벨을 가지는 브랜치는 A_k-1= 0에 상응하며 '--1'로 끝나는 라벨을 가지는 브랜치는 A_k-1= 1에 상응한다. 그러므로, 상태 m에서 상태 n으로 가는 브랜치 쌍에 대하여, 상태 'm'의 비트 A_k-1은 두 개의 브랜치(메트릭)들 중에서 어느 것이 사용되어야 하는지를 결정하기 위한 선택 신호로써 사용된다. 이 손쉬운 기술은 상태당 두 개의 브랜치로 바이테르비 감지기(60) 내에서 프로세스를 비교 및 선택하는 것을 유지하는 것과 프로세스 시간을 보존하는 것이 필수적이다.

도 4A - 4D에서의 Y_k칼럼은 다시 상기의 수학식 2에 나타난 바와 같이 (B_k- B_k-2)의 선형 중첩이다. 이러한 배열에서, Y_k는 세 개의 천이들 즉, B_k-3B_k-2, B_k-2B_k-1,B_k-1B_k그리고 B_kB_k+1과 결합된다. 판독 펄스가 비선형적으로 상호작용 하는 기록 시스템에 있어서, 결과적인 판독 샘플값들 [X₁, ..., X_k, ..., X_n]은 Y_k목표로부터 일탈할 것이다. 그런 기록 시스템에 대한 적절한 목표값을 찾기 위하여, 예정된 모든 가능한 브랜치들을 포함한 의사 랜덤 패턴은 자기 매체(12)에 기록된다. 샘플들이 취해지고 각 브랜치에 대하여 각 Y_k에 대한 통계적 평균이 결정된다. 그리고 이 새로운 목표값들은 전술과 같이 바이테르비 감지기(60)에서 사용된다.

요컨대, 현 자화 영역에 관한 인접 선행 그리고/또는 후행 천이 영역들을 참작하는 상태 천이 테이블을 사용함으로써, 바이테르비 감지기(60)는 자기 매체(12)에서 발생하는 크기 그리고/또는 시간에서의 비선형 왜곡을 교정하소 설명한다. 에러 율에 있어서의 중요한 개선사항은 전술과 같이 본 발명을 사용하는 테스트 시스템에서 관찰되었다(전술처럼 약 2차). 여기에 제시된 브랜치 메트릭 보정 방법은 일반적인 프로시져이다. 이 방법은 (1-D)(1+D)ⁿ, 여기에서 n은 1보다 큰 양의 정수형태의 부분응답 다항식을 가지는 확장된 PR4 시스템과 같은 다른 유명한 시그널링 방식들에 응용될 수 있다. 실질적으로, 브랜치 메트릭 보정의 풀-브로운(full-blown) 상태도는 보통 단순화될 수 있다. 예를 들어, 어떤 브랜치 쌍들은 매우 작은 차이를 보이기 때문에 그들은 하나의 단일 브랜치로 생각되어질 수 있다. 그런 단순화는 일반적으로 시스템 또는 채널에 종속한 것으로써 그들은 개별 상황에 따라서 구현되어야 한다.

비록 본 발명이 바람직한 실시예를 참조하여 설명되었지만, 당해 기술분야에서 숙련된 기술자들은 본 발명의 사상 및 범위를 일탈함 없이 그 형태와 세부에 있어서 변경을 할 수 있다는 것을 인식할 것이다.

Claims (23)

1. 이진 데이터 비트의 원래의 시퀀스 [A₁, ..., A_k, ..., A_n]에 가장 잘 상응할 것같은 이진 데이터 비트의 예상 시퀀스 [a₁, ..., a_k, ..., a_n]을 복구하기 위한 디지털 자기기록 및 판독 시스템에서 사용되는 데이터 시퀀스 감지기에 있어서,

   상기 원래의 시퀀스는 자기 매체 상의 자화 영역들에 의하여 표현되는 이진 데이터 비트의 기록 시퀀스 [B₁, ..., B_k, ..., B_n]로 프리코드되고,

   이진 데이터 비트의 예상 시퀀스는 자기 매체로부터 판독된 파형으로부터 복구되며 그리고 파형 샘플값들의 시퀀스 [X₁, ..., X_k, ..., X_n]로 변형되며,

   상기 시퀀스 감지기는 자기 매체 상의 인접 자화 영역에서 자화 천이에 의하여 야기되는 왜곡들을 설명하는 다수의 상태들을 가지는 예정된 상태 머쉰 모델에 따라서 구성되는 것을 특징으로 하는 데이터 시퀀스 감지기.
2. 제 1항에 있어서,

   브랜치 메트릭, M,이 방정식 M = (X_k- Y_k)²에 의하여 결정되고, 상기 Y_k= B_k- B_k-2가 되도록 하는 1-D²부분응답 다항식을 가지는 클래스 4 부분응답 채널을 사용하는 것을 특징으로 하는 데이터 시퀀스 감지기.
3. 제 1항에 있어서,

   상기 자화 천이는 후행(trailing) 자화 천이 및 선행(leading) 자화 천이를 포함하는 것을 특징으로 하는 데이터 시퀀스 감지기.
4. 제 1항에 있어서,

   상태들의 수는 8인 것을 특징으로 하는 데이터 시퀀스 감지기.
5. 제 4항에 있어서,

   각 상태는 그것과 함께 다음 상태들에 선행하는 4개의 분기 브랜치들 및 누적 최소 브랜치 메트릭을 결정하는데 사용하기 위한 4개의 융합 브랜치들과 결합된 것을 특징으로 하는 데이터 시퀀스 감지기.
6. 제 1항에 있어서,

   자기 매체 상의 인접 자화 영역에서 선행 자화 천이에 의하여 발생하는 크기 그리고/또는 시간 왜곡을 설명하는 상태들 사이의 2개 이상의 브랜치들을 가지는 예정된 상태 머쉰 모델에 따라서 구성되는 것을 특징으로 하는 데이터 시퀀스 감지기.
7. 제 6항에 있어서,

   상태들의 수는 8이며 브랜치들의 수는 상태당 4개인 것을 특징으로 하는 데이터 시퀀스 감지기.
8. 디지털 자화 기록 및 판독 시스템에서 사용되는 바이테르비(Viterbi)형 시퀀스 감지기에 있어서,

   상기 바이테르비형 시퀀스 감지기는 예정된 상태 머쉰 모델에 따라 구성되며 그리고 자기 매체 상의 인접 자화 영역에서 자화 천이에 의하여 야기되는 왜곡을 설명하는 다수의 상태들을 가지는 것을 특징으로 하는 바이테르비형 시퀀스 감지기.
9. 제 8항에 있어서,

   상기 자화 천이는 후행의 자화 천이이며, 상기 예정된 상태 머쉰 모델은 자기 매체 상의 인접 자화 영역에서 선행 자화 천이에 의하여 야기되는 왜곡을 설명하는 다수의 브랜치들을 더 포함하는 것을 특징으로 하는 바이테르비형 시퀀스 감지기.
10. 제 9항에 있어서,

    상태들의 수는 8이며 브랜치들의 수는 상태당 4인 것을 특징으로 하는 바이테르비형 시퀀스 감지기.
11. 디지털 자화 기록 및 판독 시스템에서, 이진 데이터 비트의 원래의 시퀀스 [A₁, ..., A_k, ..., A_n]에 가장 잘 상응할 것같은 이진 데이터 비트의 예상 시퀀스 [a₁, ..., a_k, ..., a_n]을 복구하기 위한 방법에 있어서,

    상기 원래의 시퀀스는 자기 매체 상의 자화 영역들에 의하여 표현되는 이진 데이터 비트의 기록 시퀀스 [B₁, ..., B_k, ..., B_n]로 프리코드되며, 상기 방법은

    자기 매체 상의 자화 영역들로부터의 아날로그 파형을 구축하는 단계;

    상기 아날로그 파형을 디지털 파형 샘플값들 [X₁, ..., X_k, ..., X_n]로 변형하는 단계; 그리고

    상기 디지털 파형을 자기 매체 상의 인접 자화 영역에서 자화 천이에 의하여 야기되는 왜곡들을 설명하는 다수의 상태들을 가지는 예정된 상태 머쉰 모델에 따라서 구성되었으며 상기 예상 시퀀스를 만들어내는 데이터 시퀀스 감지기를 통하여 통과시키는 단계를 포함하는 것을 특징으로 하는 이진 데이터 비트의 예상 시퀀스를 복구하기 위한 방법.
12. 제 11항에 있어서,

    상기 원래의 시퀀스는 런렝쓰가 제한된 인코드화 시퀀스이며, 상기 방법은 상기 예상 시퀀스를 디코딩하는 단계를 더 포함하는 것을 특징으로 하는 이진 데이터 비트의 예상 시퀀스를 복구하기 위한 방법.
13. 제 11항에 있어서,

    상기 자화 천이는 후행 자화 천이이며, 상기 예정된 상태 머쉰 모델은 상기 자기 매체 상의 인접 자화 영역에서 선행 자화 천이에 의하여 야기되는 왜곡들을 설명하는 다수의 브랜치들을 더 가지는 것을 특징으로 하는 이진 데이터 비트의 예상 시퀀스를 복구하기 위한 방법.
14. 이진 데이터 비트의 원래의 시퀀스 [A₁, ..., A_k, ..., A_n]에 가장 잘 상응할 것같은 이진 데이터 비트의 예상 시퀀스 [a₁, ..., a_k, ..., a_n]을 복구하기 위한 디지털 자기기록 및 판독 시스템에서 사용되는 데이터 시퀀스 감지기에 있어서,

    상기 원래의 시퀀스는 자기 매체 상의 자화 영역들에 의하여 표현되는 이진 데이터 비트의 기록 시퀀스 [B₁, ..., B_k, ..., B_n]로 프리코드되고,

    이진 데이터 비트의 예상 시퀀스는 자기 매체로부터 판독된 파형으로부터 복구되며 그리고 파형 샘플값들의 시퀀스 [X₁, ..., X_k, ..., X_n]로 변형되며,

    상기 데이터 시퀀스 감지기는 예정된 트렐리스 모델에 따라서 구성되며, 상기 트렐리스 모델은

    기록 시퀀스의 비트들 (B_k-2, B_k-1, B_k)에 의하여 식별되는 8개의 현 상태들;

    기록 시퀀스의 비트들 (B_k-1, B_k, B_k+1)에 의하여 식별되는 8개의 다음 상태들;

    각 현 상태로부터 분기하는 적어도 2개의 브랜치들;

    각 다음 상태로 융합하는 적어도 2개의 브랜치들;

    상기 브랜치들 쌍 중에서 하나를 선택하기 위한 브랜치 메트릭 계산에서 사용하기 위한 상기 트렐리스의 각 브랜치에 대한 목표값 Y_k; 그리고

    상기 트렐리스의 각 상태에 대한 출력으로써 결합된 예상 시퀀스의 적어도 2개의 비트들을 포함하는 것을 특징으로 하는 데이터 시퀀스 감지기.
15. 제 14항에 있어서,

    상기 트렐리스 모델은

    두 개의 쌍으로 배열되며, 각 현 상태로부터 분기하는 4개의 브랜치들;

    두 개의 쌍으로 배열되며, 각 다음 상태로 융합하는 4개의 브랜치들;

    상기 각 쌍 중에서 하나의 브랜치를 식별하는 기록 시퀀스의 부가 비트 B_k-3; 그리고

    각 상태에 대한 출력으로써 결합된 예상 시퀀스의 3개의 비트들을 포함하는 것을 특징으로 하는 데이터 시퀀스 감지기.
16. 데이터 저장 매체로부터 이진 데이터 비트의 시퀀스를 복구하기 위한 데이터 시퀀스 감지기에 있어서,

    상기 시퀀스는 상기 데이터 저장 매체에 기록된 이진 데이터 비트의 원래의 시퀀스에 가장 잘 상응할 것같은 것이며,

    상기 이진 데이터 비트의 시퀀스는 상기 데이터 저장 매체로부터 판독된 파형으로부터 복구되며 디지털 파형으로 변형되며,

    상기 데이터 시퀀스 감지기는 예정된 트렐리스 모델에 따라서 구성되며, 상기 예정된 트렐리스 모델은

    상기 시퀀스의 3개의 비트를 각각 나타내는 8개의 현 상태들;

    상기 시퀀스의 3개의 비트를 각각 나타내는 8개의 다음 상태들;

    각 현 상태로부터 분기하는 적어도 2개의 브랜치들;

    각 다음 상태로 융합하는 적어도 2개의 브랜치들;

    상기 융합 브랜치들 중에서 하나를 선택하기 위한 브랜치 메트릭 계산에서 사용하기 위한 상기 트렐리스의 각 브랜치에 대한 목표값 Y_k; 그리고

    상기 트렐리스의 각 상태에 대한 출력으로써 결합된 상기 시퀀스의 적어도 2개의 비트들을 포함하는 것을 특징으로 하는 데이터 시퀀스 감지기.
17. 제 16항에 있어서,

    상기 트렐리스 모델은

    두 개의 쌍으로 배열되며, 각 현 상태로부터 분기하는 4개의 브랜치들;

    두 개의 쌍으로 배열되며, 각 다음 상태로 융합하는 4개의 브랜치들;

    각 상태에 대한 출력으로써 결합된 상기 시퀀스의 3개의 비트들을 포함하는 것을 특징으로 하는 데이터 시퀀스 감지기.
18. 제 17항에 있어서,

    상기 시퀀스의 부가 비트는 브랜치 메트릭 계산의 수를 줄이기 위하여 각 브랜치들의 쌍 중에서 하나의 브랜치를 식별하기 위하여 사용되는 것을 특징으로 하는 데이터 시퀀스 감지기.
19. 데이터 저장매체로부터 데이터 시퀀스를 복구하는데 사용하는 데이터 시퀀스 감지기에 있어서,

    상기 데이터 시퀀스 감지기는 다수의 상태 및 다른 상태에 선행하는 두 개 이상의 융합 브랜치들을 가지는 예정된 상태 머쉰 모델에 따라 구성되는 것을 특징으로 하는 데이터 시퀀스 감지기.
20. 제 19항에 있어서,

    각 상태에 선행하는 4개의 융합 브랜치들이 있고,

    상기 4개의 융합 브랜치들은 쌍으로 배열되어 있고,

    각 쌍의 하나의 브랜치는 상기 데이터 시퀀스의 이전에 결정된 비트에 기초하여 선택되는 것을 특징으로 하는 데이터 시퀀스 감지기.
21. 제 19항에 있어서,

    상기 예정된 상태 머쉰 모델은 8개의 상태들을 가지는 것을 특징으로 하는 데이터 시퀀스 감지기.
22. 제 19항에 있어서,

    상태들의 수는 4개 이상인 것을 특징으로 하는 데이터 시퀀스 감지기.
23. 제 22항에 있어서,

    각 상태로 융합하는 4개의 브랜치들 및 8개의 상태들이 있는 것을 특징으로 하는 데이터 시퀀스 감지기.