KR19990006655A - How to manufacture a semiconductor device - Google Patents

How to manufacture a semiconductor device Download PDF

Info

Publication number
KR19990006655A
KR19990006655A KR1019980020614A KR19980020614A KR19990006655A KR 19990006655 A KR19990006655 A KR 19990006655A KR 1019980020614 A KR1019980020614 A KR 1019980020614A KR 19980020614 A KR19980020614 A KR 19980020614A KR 19990006655 A KR19990006655 A KR 19990006655A
Authority
KR
South Korea
Prior art keywords
insulating film
film
plasma
semiconductor device
interlayer insulating
Prior art date
Application number
KR1019980020614A
Other languages
Korean (ko)
Inventor
나오히꼬 기미주까
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19990006655A publication Critical patent/KR19990006655A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Abstract

본 발명의 목적은, 종래의 온도보다 낮은 온도에서의 어닐링하는 경우에도 플라즈마 손상을 충분히 제거할 수 있는 반도체 장치를 제조하는 방법, 및 하부층이 티타늄 또는 티타늄 질화물막과 같은 수소 흡수 재료로 형성되는 금속 배선층이 큰 면적의 절연막 바로 위에 피복되는 경우에도 플라즈마를 충분히 제거함으로써 MOSFET의 특성 및 신뢰성이 개선되는 MOSFET과 같은 반도체 장치를 제조하는 방법을 제공하는 것이다. 본 발명은 게이트 절연막, 전극, 금속 배선, 및 층간 절연막이 형성되는 반도체 기판이 적어도 한 번은 플라즈마를 사용하고, 가압 수소 분위기(pressurized hydrogen atmosphere)로 가열되는 공정을 포함하는 제조 공정에 의하여 형성되는 것을 특징으로 한다.SUMMARY OF THE INVENTION An object of the present invention is a method of manufacturing a semiconductor device capable of sufficiently removing plasma damage even when annealing at a temperature lower than a conventional temperature, and a metal in which the lower layer is formed of a hydrogen absorbing material such as titanium or a titanium nitride film. The present invention provides a method for manufacturing a semiconductor device such as a MOSFET in which the characteristics and reliability of the MOSFET are improved by sufficiently removing the plasma even when the wiring layer is coated directly on the insulating film having a large area. The present invention provides that the semiconductor substrate on which the gate insulating film, the electrode, the metal wiring, and the interlayer insulating film are formed is formed by a manufacturing process including a step of using plasma at least once and heating to a pressurized hydrogen atmosphere. It features.

Description

반도체 장치를 제조하는 방법How to manufacture a semiconductor device

본 발명은 금속-산화물-반도체 전계 효과 트랜지스터(MOSFET)와 같은 반도체 장치를 제조하는 방법에 관한 것으로, 특히 어닐링에 의한 플라즈마 공정에 의하여 이러한 장치에 가해진 손상을 감소시키는 방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor device, such as a metal-oxide-semiconductor field effect transistor (MOSFET), and more particularly to a method of reducing damage to such a device by a plasma process by annealing.

종래의 미세한 MOS LSI의 제조 공정에서 금속 배선용 재료를 패터닝할 때, 반응성 이온 에칭이 그 우수한 수직 가공성때문에 일반적으로 사용된다. 또한, 배선층들 간에 절연막을 형성할 때는, 매립성이 탁월한 고밀도의 플라즈마 산화물막이 일반적으로 사용된다. 그러나, 반응성 이온 에칭 공정 또는 플라즈마 산화물막 형성 공정 동안에, 반도체 기판은 플라즈마 분위기에 노출되어야 한다. 이 경우에, 게이트 전극에 연결된 배선은 플라즈마에 대한 일종의 안테나로서의 작용하여, 전하가 MOSFET에 축적되고, 게이트 절연막의 열화 및 게이트 절연막의 표면 레벨이 증가하는 현상(이하에 플라즈마 손상이라 함)이 발생한다. 이러한 상황하에서, 종래의 반도체 장치의 마지막 제조 공정에서는 게이트 절연막에 가해진 손상을 줄이기 위해, 반도체 기판을 수소 가스 분위기에서 가열하는 수소 어닐링 처리를 행한다.When patterning metal wiring materials in the conventional manufacturing process of fine MOS LSI, reactive ion etching is generally used because of its excellent vertical workability. In addition, when forming an insulating film between wiring layers, the high density plasma oxide film excellent in the embedding property is generally used. However, during the reactive ion etching process or the plasma oxide film forming process, the semiconductor substrate must be exposed to the plasma atmosphere. In this case, the wiring connected to the gate electrode acts as a kind of antenna for the plasma, whereby charges accumulate in the MOSFET, deterioration of the gate insulating film and increase in the surface level of the gate insulating film (hereinafter referred to as plasma damage) occur. do. Under these circumstances, in the last manufacturing process of the conventional semiconductor device, in order to reduce the damage to the gate insulating film, a hydrogen annealing process is performed in which the semiconductor substrate is heated in a hydrogen gas atmosphere.

그러나, 배선층의 하부 또는 상부층에 사용되는 티타늄 등의 배리어층(barrier layer)은 일반적으로 수소를 흡수하는 특성을 갖는다. 따라서, 배리어층이 MOSFET에 피복되어 있는 경우, 수소 어닐링에 의한 플라즈마 손상을 제거하는 효과가 만족스럽게 얻어질 수 없다는 문제점이 발생한다. 예를 들면, 큰 면적의 배선 재료가 MOSFET의 게이트 전극 위에 바로 존재할 때, 배선 재료의 하부에 배리어 재료로서 존재하는 티타늄막이 수소를 흡수하여, 그 결과 플라즈마 손상이 충분히 제거될 수 없다는 것이 S.Hirade 등에 의해 1995년 VMIC(Proceedings, p. 376를 참조함)에 보고되어 있다.However, a barrier layer such as titanium used in the lower or upper layer of the wiring layer generally has a property of absorbing hydrogen. Therefore, when the barrier layer is coated on the MOSFET, there arises a problem that the effect of removing plasma damage due to hydrogen annealing cannot be satisfactorily obtained. For example, when a large area wiring material is present directly on the gate electrode of the MOSFET, it is suggested that the titanium film present as a barrier material under the wiring material absorbs hydrogen, so that plasma damage cannot be sufficiently eliminated. Et al., Reported in 1995 VMIC (see Proceedings, p. 376).

예를 들면, 반도체 장치에 일반적으로 설치되는 입력-출력 버퍼 회로에서는, 전원선으로서 다른 부분보다 큰 선폭을 갖는 배선이 일반적으로 사용된다. 이 경우에, 종래의 방법에 따르면, 수소가 전원선 바로 아래에 존재하는 MOSFET의 게이트 절연막 부근으로 확산하지 않아, 플라즈마 손상이 불충분하게 제거되고, 소정의 특성을 갖는 MOSFET를 얻을 수 없게 되는 경우가 발생할 수 있다.For example, in an input-output buffer circuit generally installed in a semiconductor device, wiring having a line width larger than that of other parts is generally used as the power supply line. In this case, according to the conventional method, hydrogen does not diffuse to the vicinity of the gate insulating film of the MOSFET which exists immediately below the power supply line, plasma damage is insufficiently eliminated, and a MOSFET having a predetermined characteristic cannot be obtained. May occur.

최근 몇 년 동안, 배선들 간의 용량을 감소시켜, 회로 지연 시간을 억압하기 위하여, 층간 절연막으로서 저유전율을 갖는 막이 적용되고 있다. 그러나, 이러한 저유전율막은 일반적으로 유기성 분자로 형성되고 열악한 열 저항을 가지므로, 종래의 온도 400℃ 내지 500℃에서 수소 어닐링을 실행할 수 없다. 예를 들면, 불화성 비정질 탄소가 층간 절연막에 사용될 때, 비정질 탄소막이 300℃ 이상에서 가열되면 분해되어, 불화성 탄소계 가스로 기화하는 것이 Endo 등에 의해 보고되어 있다(Applied Physics Letters, Vol. 68(20), 13 May, 1996). 따라서, 열악한 열 저항을 갖는 이러한 층간 절연층이 사용될 때, 종래의 방법보다 낮은 온도에서 공정이 이루어지면서, 플라즈마 손상을 충분히 제거할 수 있는 방법이 요구되었다.In recent years, in order to reduce the capacitance between wirings and suppress the circuit delay time, a film having a low dielectric constant as an interlayer insulating film has been applied. However, since such low dielectric constant films are generally formed of organic molecules and have poor thermal resistance, hydrogen annealing cannot be performed at conventional temperatures of 400 ° C to 500 ° C. For example, when fluorinated amorphous carbon is used in an interlayer insulating film, it is reported by Endo et al. That the amorphous carbon film decomposes when heated at 300 ° C or higher and vaporized with fluorinated carbon-based gas (Applied Physics Letters, Vol. 68). (20), 13 May, 1996). Therefore, when such an interlayer insulating layer with poor thermal resistance is used, a method is required that can sufficiently remove plasma damage while processing is performed at a lower temperature than conventional methods.

종래의 방법에 사용된 수소 가스 대신에, 플라즈마 생성기에 의해 생성된 수소 이온을 사용하여 어닐링하는 방법이 무심사 특허 출원 제Sho 57-118635호의 공보에 개시되어 있다. 상기 공보에 따르면, 기판 온도가 비교적 저온으로 설정될 때도 수소 어닐링의 효과를 관찰할 수 있다고 청구되어 있다. 그러나, 고주파 전력에 의해 생성된 수소 이온이 이 방법에 사용되므로, 플라즈마 손상은 이 공정에 의하여 새롭게 생성되어, 그 결과 만족스러운 손상 제거를 기대할 수 없다는 문제점이 있다.Instead of the hydrogen gas used in the conventional method, a method of annealing using hydrogen ions produced by a plasma generator is disclosed in the publication of Unexamined Patent Application No. Sho 57-118635. According to the above publication, it is claimed that the effect of hydrogen annealing can be observed even when the substrate temperature is set to a relatively low temperature. However, since hydrogen ions generated by high frequency power are used in this method, plasma damage is newly generated by this process, and as a result, there is a problem in that satisfactory removal of damage cannot be expected.

더우기, 실리콘 웨이퍼를 가압 수소 분위기 하에서 어닐링시킴으로써, 실리콘 상에 형성되는 산화물막의 내압 특성을 개선하는 방법이 특허 출원 제Hei 2-177542호의 공보에 개시되어 있다.Furthermore, a method of improving the breakdown voltage characteristics of an oxide film formed on silicon by annealing a silicon wafer under a pressurized hydrogen atmosphere is disclosed in the publication of patent application Hei 2-177542.

그러나, 상기는 산화물막의 형성시에 열로 기인한 결정 결함을 감소시키기 위하여, 산화물막을 형성하기 전에 가압 수소 어닐링이 실행되는 방법이다. 결국, 게이트 산화물막뿐만 아니라, 심지어는 층간 절연막 및 배선을 형성한 후에 플라즈마 손상을 감소시키는 방법이 종래에는 전혀 공지되어 있지 않았다.However, the above is a method in which pressurized hydrogen annealing is performed before forming the oxide film in order to reduce crystal defects due to heat at the time of forming the oxide film. As a result, a method of reducing plasma damage after forming not only the gate oxide film but even the interlayer insulating film and the wiring is not known at all.

본 발명의 목적은, 수소를 흡수하는 티타늄막 또는 티타늄 질화막과 같은 재료를 포함한 배리어층이 큰 면적을 피복하는 절연막 바로 위에 존재하는 금속 배선층의 하부에 설치될 때도, 플라즈마 손상을 만족스럽게 제거함으로써 장치의 특성 및 신뢰성을 개선할 수 있는 MOSFET과 같은 반도체 장치를 제조하기 위한 방법을 제공하는 것이다.An object of the present invention is to provide a device that satisfactorily eliminates plasma damage even when a barrier layer comprising a material such as a titanium film or a titanium nitride film that absorbs hydrogen is provided below the metal wiring layer present directly over the insulating film covering a large area. To provide a method for manufacturing a semiconductor device such as a MOSFET that can improve the characteristics and reliability of the.

본 발명의 다른 목적은 종래의 어닐링 온도보다 낮은 온도에서의 어닐링인 경우에도, 플라즈마 손상을 충분히 제거할 수 있는 반도체 장치를 제조하는 방법을 제공하는 것이다.Another object of the present invention is to provide a method of manufacturing a semiconductor device capable of sufficiently removing plasma damage even in the case of annealing at a temperature lower than the conventional annealing temperature.

본 발명은 게이트 절연막, 전극, 금속 배선, 및 층간 절연막을 갖는 반도체 기판이 적어도 한 번 플라즈마를 사용하며, 가압 수소 분위기에서 가열되는 공정을 포함하는 제조 공정에 의하여 형성되는 반도체 장치를 제조하는 방법을 제공한다.The present invention provides a method of manufacturing a semiconductor device formed by a manufacturing process including a process in which a semiconductor substrate having a gate insulating film, an electrode, a metal wiring, and an interlayer insulating film uses plasma at least once and is heated in a pressurized hydrogen atmosphere. to provide.

도 1은 가압 수소 분위기로 어닐링될 반도체 장치의 구조를 도시한 평면도.1 is a plan view showing the structure of a semiconductor device to be annealed under a pressurized hydrogen atmosphere.

도 2는 도 1에서 선 A-B를 따라 절단한 단면도.2 is a cross-sectional view taken along the line A-B in FIG.

도 3은 가압 수소 분위기로 어닐링될 반도체 장치를 도시한 도면.3 illustrates a semiconductor device to be annealed under a pressurized hydrogen atmosphere.

도 4는 가압 수소 분위기로의 어닐링 공정에 따르는 제조 공정을 도시한 도면.4 shows a manufacturing process according to the annealing process in a pressurized hydrogen atmosphere.

도 5a 내지 도 5e는 본 발명의 제2 실시예에 따른 제조 공정을 도시한 도면.5A-5E illustrate a manufacturing process according to a second embodiment of the present invention.

도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings

1: 반도체 기판1: semiconductor substrate

2: 소자 격리막2: device isolation

3, 13: 플라즈마 실리콘 산화물막3, 13: plasma silicon oxide film

4: 텅스텐 플러그4: tungsten plug

16: 게이트 전극16: gate electrode

31: 제1 층 금속 배선31: first layer metal wiring

32: 제2 층 금속 배선32: second layer metal wiring

본 발명의 상기 및 다른 목적, 이점 및 특징은 첨부한 도면을 참조하여 취해진 다음 설명으로부터 더 명확해질 것이다.The above and other objects, advantages and features of the present invention will become more apparent from the following description taken with reference to the accompanying drawings.

본 발명에서, 게이트 절연막, 전극, 금속 배선, 및 층간 절연막을 반도체 장치의 표면 상에 형성한 후에, 이 형성 공정 동안에 기판에 가해진 플라즈마 손상을 제거하기 위하여, 기판은 가압 수소 분위기에서 수소 어닐링된다. 따라서, 가압 수소 분위기에서의 가열은 반도체 장치의 마지막 제조 공정에 근접한 공정에서 수행되는 것이 바람직하다. 게이트 절연막, 전극, 금속 배선, 및 층간 절연막 이외의 구성요소는 필요에 따라 반도체 기판층 상에 형성될 수 있다.In the present invention, after the gate insulating film, the electrode, the metal wiring, and the interlayer insulating film are formed on the surface of the semiconductor device, the substrate is hydrogen annealed in a pressurized hydrogen atmosphere to remove plasma damage applied to the substrate during this forming process. Therefore, the heating in the pressurized hydrogen atmosphere is preferably performed in a process close to the final manufacturing process of the semiconductor device. Components other than the gate insulating film, the electrode, the metal wiring, and the interlayer insulating film may be formed on the semiconductor substrate layer as necessary.

본 발명에서, 가압 수소 분위기에서, 바람직하게 0.5MPa보다 높은 분위기에서 수소 어닐링을 실행함으로써, 종래의 방법에서 사용된 양보다 많은 수소량이 층간 절연막 및 반도체 기판에 공급될 수 있다. 그 결과, 하부 및/또는 상부층에 티타늄과 같은 수소 흡수 재료를 갖는 큰 선폭의 배선 바로 아래에 MOSFET이 배치되는 경우에도 플라즈마 손상을 감소시킬 수 있다. 그러나, 수소 가스의 분압이 너무 많이 상승되면 폭발 등의 위험성이 발생하므로, 예를 들면 일반적으로 약 5MPa 이하의 가압 하에서 어닐링이 실행되는 것이 바람직하다. 더우기, 수소 가스는 적절한 불활성 가스에 의해 희석될 수 있다.In the present invention, by carrying out hydrogen annealing in a pressurized hydrogen atmosphere, preferably in an atmosphere higher than 0.5 MPa, an amount of hydrogen larger than the amount used in the conventional method can be supplied to the interlayer insulating film and the semiconductor substrate. As a result, plasma damage can be reduced even when the MOSFET is disposed directly below a large line width wiring having a hydrogen absorbing material such as titanium in the lower and / or upper layers. However, if the partial pressure of the hydrogen gas rises too much, there is a risk of explosion or the like. Therefore, annealing is preferably performed under a pressure of about 5 MPa or less, for example. Moreover, the hydrogen gas can be diluted with a suitable inert gas.

금속 배선에는 하부 및/또는 상부층에 고용융점 금속 또는 고용융점 금속의 질화물을 포함하는 막이 설치될 수 있다. 이러한 재료는 일반적으로 수소 흡수 특성을 갖고, 금속 배선이 하부 및/또는 상부층에 이러한 재료를 가질 때, 본 발명의 효과는 특히 돋보인다. 티타늄 또는 티타늄 질화물 등은 고용융점 금속 및 고용융점 금속의 질화물에 대한 유력한 재료로서 언급될 수 있다.The metal wiring may be provided with a film containing a nitride of a high melting point metal or a high melting point metal in the lower and / or upper layer. Such materials generally have hydrogen absorption properties, and the effect of the present invention is particularly noticeable when the metal wiring has such materials in the lower and / or upper layers. Titanium or titanium nitride and the like can be referred to as a potent material for the nitride of the high melting point metal and the high melting point metal.

수소 어닐링의 공정 온도가 낮추어질 때, 층간 절연막에서의 수소 확산 계수는 일반적으로 떨어져, 수소가 게이트 절연막 부근으로 확산하는 것이 어려워진다. 그러나, 본 발명에서, 층간 절연막의 표면 부근의 수소 분압이 상승되므로, 온도가 낮추어질 때도 확산 속도를 증가시킴으로써 수소를 충분히 잘 확산시킬 수 있다. 따라서, 공정 온도는 낮추어지지만, 플라즈마 손상은 제거될 수 있다.When the process temperature of the hydrogen annealing is lowered, the hydrogen diffusion coefficient in the interlayer insulating film generally drops, making it difficult for hydrogen to diffuse near the gate insulating film. However, in the present invention, since the partial pressure of hydrogen near the surface of the interlayer insulating film is raised, it is possible to diffuse hydrogen well enough by increasing the diffusion rate even when the temperature is lowered. Thus, the process temperature is lowered but the plasma damage can be eliminated.

더우기, 본 발명에 따른 수소 어닐링은, 새롭게 생성되는 어떠한 손상도 부가되지 않도록 플라즈마가 없는 분위기로 수행되고, 충분한 플라즈마 손상의 제거 효과를 실현할 수 있다.Moreover, the hydrogen annealing according to the present invention is carried out in an atmosphere without plasma so that no newly generated damage is added, and it is possible to realize a sufficient effect of removing plasma damage.

도면을 참조하여, 본 발명의 제1 실시예가 다음에 설명될 것이다.Referring to the drawings, a first embodiment of the present invention will be described next.

도 1 내지 도 4는 본 발명의 제1 실시예에 따른 반도체 장치를 제조하는 방법을 도시한 도면이다. 본 실시예에서, 입력-출력 버퍼 회로의 전원에 사용되는 제2층 금속 배선(11)은 일반 선폭보다 큰 선폭을 갖고, MOSFET를 피복하도록 구성된다. 도 1은 장치의 평면도이고, 도 2는 도 1에서 선 A-B에 따라 절취한 단면도를 도시한다.1 to 4 are diagrams illustrating a method of manufacturing a semiconductor device according to a first embodiment of the present invention. In this embodiment, the second layer metal wiring 11 used for the power supply of the input-output buffer circuit has a line width larger than the normal line width and is configured to cover the MOSFET. 1 is a plan view of the device, and FIG. 2 shows a cross-sectional view taken along the line A-B in FIG. 1.

도 2에 도시된 바와 같이, 소자 격리막(2), 소오스 전극(14), 드레인 전극(15), 게이트 절연막(30), 및 게이트 전극(16)은 실리콘 기판(1) 상에 형성되고, 플라즈마 CVD 방법에 의하여 700㎚ 두께의 플라즈마 실리콘 산화물막(3)이 층간 절연막으로서 그 최상부에 형성된다.As shown in FIG. 2, the device isolation film 2, the source electrode 14, the drain electrode 15, the gate insulating film 30, and the gate electrode 16 are formed on the silicon substrate 1, and the plasma By the CVD method, a 700 nm thick plasma silicon oxide film 3 is formed as an interlayer insulating film on top thereof.

소오스 전극(14) 및 드레인 전극(15)에 도달하는 개구는 플라즈마 실리콘 산화물막의 지정된 위치에 설치되며, 개구를 통하여 소오스 전극(14) 및 드레인 전극(15)과 콘택트되기 위한 텅스텐 플러그(4)가 설치되고, 이 텅스텐 플러그에 연결되는 제1층 금속 배선(31)이 설치된다. 제1층 금속 배선은 60㎚/100㎚/500㎚/100㎚의 두께를 각각 갖는 티타늄막(5)/티타늄 질화물막(6)/알루미늄-구리 합금막(7)/티타늄 질화물막(8)으로 구성되는 적층막을 포함한다. 소오스 전극(14) 및 드레인 전극(15)과의 텅스텐 플러그의 콘택트면은 티타늄 실리사이드막(17)에 규산화된다.An opening reaching the source electrode 14 and the drain electrode 15 is provided at a designated position of the plasma silicon oxide film, and a tungsten plug 4 for contacting the source electrode 14 and the drain electrode 15 through the opening is provided. The 1st layer metal wiring 31 connected to this tungsten plug is provided. The first layer metal wiring is a titanium film (5) / titanium nitride film (6) / aluminum-copper alloy film (7) / titanium nitride film (8) each having a thickness of 60 nm / 100 nm / 500 nm / 100 nm. It includes a laminated film composed of. The contact surface of the tungsten plug with the source electrode 14 and the drain electrode 15 is silicided on the titanium silicide film 17.

플라즈마 CVD 방법에 의하여 500㎚ 두께의 플라즈마 실리콘 산화물막(13)은 제1층 금속 배선을 피복하는 층간 절연막으로서 형성되고, 제2층 금속 배선(32)은 최상부 상에 설치된다. 제1층 금속 배선과 유사하게, 제2층 금속 배선은 60㎚/100㎚/500㎚/100㎚의 두께를 각각 갖는 티타늄막(9)/티타늄 질화물막(10)/알루미늄-구리 합금막(11)/티타늄 질화물막(12)으로 구성되는 적층막을 포함한다. 제2층 금속 배선(32)은 10㎛의 큰 선폭을 갖고, 도 1에 도시된 바와 같은 MOSFET를 충분히 피복한다.The plasma silicon oxide film 13 having a thickness of 500 nm is formed as an interlayer insulating film covering the first layer metal wiring by the plasma CVD method, and the second layer metal wiring 32 is provided on the uppermost portion. Similar to the first layer metal wiring, the second layer metal wiring has a titanium film 9 / titanium nitride film 10 / aluminum-copper alloy film having a thickness of 60 nm / 100 nm / 500 nm / 100 nm, respectively. 11) / titanium nitride film 12; The second layer metal wiring 32 has a large line width of 10 mu m and sufficiently covers the MOSFET as shown in FIG.

이와 같이 형성된 기판의 어닐링은 다음과 같이 실행된다.Annealing of the substrate thus formed is performed as follows.

도 3에 도시된 바와 같이, 400㎚ 두께의 플라즈마 실리콘 산화물막(18)은 도 2에 도시된 바와 같은 제2층 금속 배선까지 다양한 종류의 막이 형성된 기판 상에 형성된다. 그 다음, 400℃에서 20분 동안 기판을 가열하여 어닐링하기 위해, 기판을 1MPa의 가압 수소 가스 분위기 내로 가져간다.As shown in FIG. 3, a 400 nm thick plasma silicon oxide film 18 is formed on a substrate on which various kinds of films are formed, up to the second layer metal wiring as shown in FIG. The substrate is then brought into a 1 MPa pressurized hydrogen gas atmosphere to heat and anneal the substrate at 400 ° C. for 20 minutes.

다음에, 도 4에 도시된 바와 같이, 300㎚ 두께의 플라즈마 실리콘 질산화물막(19)이 형성된다. 플라즈마 실리콘 질산화물막(19)을 형성하는 공정에서, 배선층은, MOSFET가 막 형성 분위기에 존재하는 플라즈마에 의한 손상을 입지 않도록 절연막으로 완전히 피복된다.Next, as shown in Fig. 4, a 300 nm thick plasma silicon nitride oxide film 19 is formed. In the process of forming the plasma silicon nitride oxide film 19, the wiring layer is completely covered with an insulating film so that the MOSFET is not damaged by the plasma present in the film forming atmosphere.

소정의 반도체 장치는 피복막, 개구 본딩 패드를 형성하고, 상기 공정에 이어서 조립을 실행함으로써 얻어진다.A predetermined semiconductor device is obtained by forming a coating film and an opening bonding pad, and performing the assembly following the above steps.

본 실시예에서, 제2 금속 배선은 큰 선폭을 갖고, 금속 배선의 하부층에 형성되는 티타늄 및 티타늄 질화물층을 갖는다. 따라서, 층간 절연막을 형성하는 동안에 생성된 플라즈마 손상이 충분히 용이하게 제거되지 않았던 종래의 수소 어닐링과 대조하여, 본 실시예에서, 다량의 수소를 층간 절연막으로 확산시켜 플라즈마 손상을 만족스럽게 제거할 수 있다.In this embodiment, the second metal wiring has a large line width and has a titanium and titanium nitride layer formed in the lower layer of the metal wiring. Therefore, in contrast to the conventional hydrogen annealing in which plasma damage generated during the formation of the interlayer insulating film was not easily removed sufficiently, in this embodiment, a large amount of hydrogen can be diffused into the interlayer insulating film to satisfactorily remove the plasma damage. .

제2 실시예에서, 도 5a에 도시된 바와 같이, 먼저 소자 격리막(2), 소오스 전극(14), 드레인 전극(15), 게이트 절연막(30), 및 게이트 전극(16)이 실리콘 기판(1) 상에 형성된 다음, 층간 절연막으로서 플라즈마 실리콘 산화물막(3)이 형성되고, 뒤이어 포토리소그래피 및 에칭 기술에 의하여 콘택트 구멍의 개구가 형성된다.In the second embodiment, as shown in FIG. 5A, first, the device isolation film 2, the source electrode 14, the drain electrode 15, the gate insulating film 30, and the gate electrode 16 are formed of a silicon substrate 1. Next, a plasma silicon oxide film 3 is formed as an interlayer insulating film, followed by openings of contact holes by photolithography and etching techniques.

다음에, 스퍼터링에 의하여 티타늄 및 티타늄 질화물을 증착한 후, 도 5b에 도시된 바와 같이, 텅스텐 플러그(4)는 콘택트 구멍의 개구에 매립되며, 금속 배선용 재료가 스퍼터링에 의하여 증착되어, 포토리소그래피 및 에칭 기술에 의하여 제1층 금속 배선(31)을 형성한다. 제1층 금속 배선이 제1 실시예의 구조와 동일한 4층 구조를 갖지만, 이 도면에 세부적인 것은 생략되어 있다.Next, after depositing titanium and titanium nitride by sputtering, as shown in Fig. 5B, the tungsten plug 4 is embedded in the opening of the contact hole, and the metal wiring material is deposited by sputtering, so that photolithography and The first layer metal wiring 31 is formed by an etching technique. Although the first layer metal wiring has the same four-layer structure as that of the first embodiment, details are omitted in this figure.

다음에, 도 5c에 도시된 바와 같이, 실리콘 산화물막(35)이 CVD 방법에 의하여 증착되고, 불화성 비정질 탄소막(36)은 플라즈마 CVD 방법에 의하여 증착된다. CVD 방법에 의하여 실리콘 산화물막(37)을 상기 불화성 비정질 탄소막 최상부 상에 증착한 후, 실리콘 산화물막의 표면은 화학적-기계적 연마(Chemical-Mechanical Polishing: CMP)에 의해 평탄해진다.Next, as shown in Fig. 5C, the silicon oxide film 35 is deposited by the CVD method, and the fluorinated amorphous carbon film 36 is deposited by the plasma CVD method. After depositing a silicon oxide film 37 on top of the above fluorinated amorphous carbon film by the CVD method, the surface of the silicon oxide film is flattened by chemical-mechanical polishing (CMP).

다음에, 도 5d에 도시된 바와 같이, 제1층 금속 배선에의 연결을 위한 스루 구멍(through hole)은 실리콘 산화물막(35), 불화성 비정질 탄소막(36), 및 실리콘 산화물막(37)으로 구성되는 층간 절연막에 개구된다. 제1층 금속 배선의 형성과 유사한 방식으로, 제2층 금속 배선(32)은 텅스텐 플러그(20)를 스루 구멍에 매립함으로써 형성된다. 제2층 금속 배선도 역시 4층 구조를 갖지만, 도면에 세부적인 것은 생략되어 있다.Next, as shown in FIG. 5D, through holes for connection to the first layer metal wiring include the silicon oxide film 35, the fluorinated amorphous carbon film 36, and the silicon oxide film 37. It is opened in the interlayer insulating film which consists of a. In a manner similar to the formation of the first layer metal wiring, the second layer metal wiring 32 is formed by embedding the tungsten plug 20 in the through hole. The second layer metal wiring also has a four layer structure, but details are omitted in the drawings.

다음에, 도 5e에 도시된 바와 같이, 400㎚ 두께의 플라즈마 실리콘 산화물막(21)을 증착하고, 반도체 기판을 2MPa의 가압 수소 가스 분위기에서 300℃로 20분 동안 어닐링시킨다. 그에 따라, 플라즈마 실리콘 질산화물막 및 폴리이미드막이 증착되며, 본딩 패드가 개구되고, 조립 작업이 실행되어 소정의 반도체 장치를 얻는다.Next, as shown in Fig. 5E, a 400 nm thick plasma silicon oxide film 21 is deposited, and the semiconductor substrate is annealed at 300 DEG C for 20 minutes in a pressurized hydrogen gas atmosphere of 2 MPa. Thereby, the plasma silicon nitride oxide film and the polyimide film are deposited, the bonding pads are opened, and the assembly work is executed to obtain a predetermined semiconductor device.

이 경우에서의 플라즈마 실리콘 질산화물막을 형성하는 공정에서, 제1 실시예와 유사하게, 금속 배선층의 전체는 절연막으로 피복되어, 그 결과 MOSFET는 막 형성 분위기에서 존재하는 플라즈마로 인한 손상을 입지 않는다.In the process of forming the plasma silicon nitride oxide film in this case, similarly to the first embodiment, the entirety of the metal wiring layer is covered with an insulating film, so that the MOSFET is not damaged by the plasma present in the film forming atmosphere.

상기에서와 같이, 본 실시예에서, 저유전율을 갖는 불화성 비정질 탄소막은 배선들 간의 용량을 감소시키기 위하여 층간 절연막으로서 사용된다. 그러나, 종래의 온도보다 낮은 온도에서의 수소 어닐링이 용이하므로, 불화성 비정질 탄소막을 손상시키지 않고 플라즈마 손상을 충분히 제거할 수 있다.As above, in this embodiment, a fluorinated amorphous carbon film having a low dielectric constant is used as an interlayer insulating film to reduce the capacitance between the wirings. However, since hydrogen annealing at a temperature lower than the conventional temperature is easy, plasma damage can be sufficiently eliminated without damaging the fluorinated amorphous carbon film.

본 발명에 따르면, MOSFET와 같은 반도체 장치의 제조시, 티타늄 또는 티타늄 질화물막과 같은 이러한 수소 흡수 재료를 하부 및/또는 상부층에 배리어층으로서 갖는 금속 배선층이 큰 면적의 절연막 바로 위에 피복될 때도, 플라즈마 손상을 충분히 제거하고 개선된 특성을 갖는 반도체 장치를 얻을 수 있다.According to the present invention, in the manufacture of a semiconductor device such as a MOSFET, even when a metal wiring layer having such a hydrogen absorbing material as a barrier layer on the lower and / or upper layer is coated directly over a large area insulating film, such as a titanium or titanium nitride film It is possible to obtain a semiconductor device with sufficient damage removed and improved characteristics.

더우기, 본 발명에 따르면, 종래의 온도보다 낮은 온도에서의 어닐링 동안에도 플라즈마 손상이 만족스럽게 제거되는 반도체 장치를 얻을 수 있다.Moreover, according to the present invention, it is possible to obtain a semiconductor device in which plasma damage is satisfactorily removed even during annealing at a temperature lower than the conventional temperature.

본 발명이 특정한 바람직한 실시예와 관련하여 설명되었지만, 본 발명이 상기 특정한 실시예에 제한되지 않는다는 것을 알아야 한다. 그러므로, 본 발명은 다음 청구범위의 사상 및 범위 내에 포함될 수 있는 모든 대체, 수정, 및 등가를 포함하는 것으로 해석되어야 한다.Although the present invention has been described in connection with specific preferred embodiments, it should be understood that the present invention is not limited to the above specific embodiments. Therefore, the present invention should be construed to include all such alterations, modifications, and equivalents as may be included within the spirit and scope of the following claims.

Claims (6)

반도체 장치를 제조하는 방법에 있어서,In the method of manufacturing a semiconductor device, 게이트 절연막, 하나 이상의 도전층, 및 하나 이상의 층간 절연막을 반도체 기판 상에 형성하는 단계; 및Forming a gate insulating film, at least one conductive layer, and at least one interlayer insulating film on the semiconductor substrate; And 상기 기판을 가압 수소 분위기(pressurized hydrogen atmosphere)에서 열처리하는 단계Heat-treating the substrate in a pressurized hydrogen atmosphere 를 구비하는 것을 특징으로 하는 반도체 장치 제조 방법.The semiconductor device manufacturing method characterized by the above-mentioned. 제1항에 있어서,The method of claim 1, 상기 하나 이상의 도전층은 하부층 및 상부층중 적어도 하나의 층으로서 고용융점 금속 및 고용융점 금속의 질화물중 하나를 갖는 것을 특징으로 하는 반도체 장치 제조 방법.And said at least one conductive layer has at least one of a lower layer and an upper layer as one of a high melting point metal and a nitride of a high melting point metal. 제2항에 있어서,The method of claim 2, 상기 하나 이상의 층간 절연막은 플라즈마 실리콘 산화물막인 것을 특징으로 하는 반도체 장치 제조 방법.And said at least one interlayer insulating film is a plasma silicon oxide film. 제2항에 있어서,The method of claim 2, 상기 하나 이상의 층간 절연막은 불화성 비정질 탄소막을 포함하는 층간 절연막인 것을 특징으로 하는 반도체 장치 제조 방법.And said at least one interlayer insulating film is an interlayer insulating film comprising a fluorinated amorphous carbon film. 제4항에 있어서,The method of claim 4, wherein 상기 가압 수소 분위기에서의 상기 열처리는 300 내지 400℃ 범위의 온도에서 수행되는 것을 특징으로 하는 반도체 장치 제조 방법.Wherein the heat treatment in the pressurized hydrogen atmosphere is performed at a temperature in the range of 300 to 400 ° C. 제1항에 있어서,The method of claim 1, 상기 가압 수소 분위기의 수소 분압은 0.5MPa 이상인 것을 특징으로 하는 반도체 장치 제조 방법.The partial pressure of hydrogen in the pressurized hydrogen atmosphere is 0.5 MPa or more.
KR1019980020614A 1997-06-04 1998-06-03 How to manufacture a semiconductor device KR19990006655A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9146478A JP2976931B2 (en) 1997-06-04 1997-06-04 Method for manufacturing semiconductor device
JP97-146478 1997-06-04

Publications (1)

Publication Number Publication Date
KR19990006655A true KR19990006655A (en) 1999-01-25

Family

ID=15408558

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980020614A KR19990006655A (en) 1997-06-04 1998-06-03 How to manufacture a semiconductor device

Country Status (2)

Country Link
JP (1) JP2976931B2 (en)
KR (1) KR19990006655A (en)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10622214B2 (en) 2017-05-25 2020-04-14 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
JP6947914B2 (en) 2017-08-18 2021-10-13 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ Annealing chamber under high pressure and high temperature
CN111095524B (en) 2017-09-12 2023-10-03 应用材料公司 Apparatus and method for fabricating semiconductor structures using protective barrier layers
KR102585074B1 (en) 2017-11-11 2023-10-04 마이크로머티어리얼즈 엘엘씨 Gas delivery system for high pressure processing chamber
WO2019099255A2 (en) 2017-11-17 2019-05-23 Applied Materials, Inc. Condenser system for high pressure processing system
SG11202008256WA (en) 2018-03-09 2020-09-29 Applied Materials Inc High pressure annealing process for metal containing materials
US10950429B2 (en) 2018-05-08 2021-03-16 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
US10748783B2 (en) 2018-07-25 2020-08-18 Applied Materials, Inc. Gas delivery module
CN112996950B (en) 2018-11-16 2024-04-05 应用材料公司 Film deposition using enhanced diffusion process
WO2020117462A1 (en) 2018-12-07 2020-06-11 Applied Materials, Inc. Semiconductor processing system
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film

Also Published As

Publication number Publication date
JPH10335657A (en) 1998-12-18
JP2976931B2 (en) 1999-11-10

Similar Documents

Publication Publication Date Title
US7170139B2 (en) Semiconductor constructions
US7220663B2 (en) Conductive connection forming methods, oxidation reducing methods, and integrated circuits formed thereby
KR19990087013A (en) Semiconductor device and manufacturing method thereof
US8815615B2 (en) Method for copper hillock reduction
US6246105B1 (en) Semiconductor device and manufacturing process thereof
KR19990006655A (en) How to manufacture a semiconductor device
JPH09331031A (en) Semiconductor integrated circuit employing dielectric and its fabrication
US6660624B2 (en) Method for reducing fluorine induced defects on a bonding pad surface
JP3240725B2 (en) Wiring structure and its manufacturing method
US5792702A (en) Method for forming a film over a spin-on-glass layer by means of plasma-enhanced chemical-vapor deposition
US5436410A (en) Method and structure for suppressing stress-induced defects in integrated circuit conductive lines
US6723628B2 (en) Method for forming bonding pad structures in semiconductor devices
JP3634994B2 (en) Wiring forming method and semiconductor device manufacturing method
KR100241506B1 (en) Metal wiring formation method of semiconductor device
US5528081A (en) High temperature refractory metal contact in silicon integrated circuits
KR100266426B1 (en) Semiconductor device and method for manufacturing
KR100496716B1 (en) Semiconductor device and its manufacturing method
US6586838B2 (en) Semiconductor device
JPH09172150A (en) Fabrication of semiconductor device
KR0165758B1 (en) Manufacturing method of semiconductor device`
KR100565758B1 (en) Method for Forming Insulate Layer of Semi-conductor Device
US6319812B1 (en) Method of manufacturing a semiconductor device
KR100871539B1 (en) Fabricating method of metal line
US6017662A (en) Method of reducing laser mark peeling
US20050112877A1 (en) Method of manufacturing a semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application