KR19990006160A - Avalanche Photodiode and Manufacturing Method Thereof - Google Patents
Avalanche Photodiode and Manufacturing Method Thereof Download PDFInfo
- Publication number
- KR19990006160A KR19990006160A KR1019970030382A KR19970030382A KR19990006160A KR 19990006160 A KR19990006160 A KR 19990006160A KR 1019970030382 A KR1019970030382 A KR 1019970030382A KR 19970030382 A KR19970030382 A KR 19970030382A KR 19990006160 A KR19990006160 A KR 19990006160A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- inp
- diffusion
- conductive
- diffusion barrier
- Prior art date
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
본 발명은 p-InP 확산층의 형성을 위한 Zn 또는 Cd울 확산시, 확산 경계면을 정확히 제어할 수 있는 애벌런치 포토 다이오드 및 그의 제조방법을 제공한다.The present invention provides an avalanche photodiode and a method of manufacturing the same that can precisely control the diffusion interface when Zn or Cd wool is diffused to form a p-InP diffusion layer.
본 발명에 따른 애벌런치 포토 다이오드는 제1도전형 화합물 반도체 기판상에 순차적으로 형성된 제1도전형 버퍼층, 제1도전형 흡수층, 그레이딩층, 제1도전형 차이지 시트층과, 차아지 시트층 상에 형성되어 차아지 시트층으로의 불순물 확산을 방지하는 확산 배리어층과, 확산 배리어층 상에 형성된 증식층과, 증식층내에 형성되고, 확산 배리어층의 상부 경계면과 접하는 제2도전형 확산층을 포함한다.The avalanche photodiode according to the present invention includes a first conductive buffer layer, a first conductive absorbing layer, a grading layer, a first conductive type difference sheet layer, and a charge sheet layer formed sequentially on a first conductive compound semiconductor substrate. A diffusion barrier layer formed on the diffusion barrier layer to prevent diffusion of impurities into the charge sheet layer, a growth layer formed on the diffusion barrier layer, and a second conductive diffusion layer formed in the growth layer and in contact with the upper boundary of the diffusion barrier layer. do.
Description
본 발명은 반도체 수광소자 및 그의 제조방법에 관한 것으로, 특히 확산층의 형성시 확산 경계면을 정확히 제어할 수 애벌런치 포토 다이오드 및 그의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor light-receiving element and a method of manufacturing the same, and more particularly, to an avalanche photodiode and a method of manufacturing the same, which can precisely control a diffusion interface when forming a diffusion layer.
수광 소자는 광통신 시스템에서 필수적으로 사용되며, 광 파이버를 통해 전달된 광신호를 감지하여 전기적인 신호로 변환하는 역할을 한다. 이러한 수광 소자로서, 반도체 다이오드 중에는 포토 다이오드가 있고, III-V 화합물 반도체 다이오드 중에는 p-i-n 포토 다이오드와 애벌런치 포토 다이오드(Avalanche Photodiode ; APD)가 있다.The light receiving element is essential for an optical communication system, and detects an optical signal transmitted through an optical fiber and converts the optical signal into an electrical signal. As such a light receiving element, there is a photodiode in a semiconductor diode, and p-i-n photodiode and an avalanche photodiode (APD) are included in a III-V compound semiconductor diode.
일반적으로, APD는 입사되는 빛에 의해 생성된 캐리어들이 충돌 이온화에 의해 충돌하여 또 다른 캐리어들을 생성하게 된다. 도 1은 종래의 APD를 나타낸 단면도로서, 도 1에 도시된 바와 같이, 종래의 APD는 n+-InP 기판(1) 상에 n-InP 버퍼층(2), n-InGaAs 흡수층(3), InGaAsP 그래이딩(grading)층(4), n-InP 차아지 시트층(5), u-InP 증식층(6)이 순차적으로 적층된다. u-InP 증식층(6)에 Zn 또는 Cd이 확산된 p-InP 확산층(8)이 형성되고, p-InP 확산층(8)이 양 측 소정 부분 상에 InGaAs 오믹콘택층(7)이 형성되고, InGaAs 오믹콘택층(7)을 제외한 기판 전면에 SiN/SiO2막 또는 ARC(AntiReflective Caoting)막으로 이루어지는 보호막(10)이 형성된다. 또한, InGaAs 오믹콘택층(7)과 콘택하는 금속 패턴(10)이 형성되고, 금속 패턴(10)의 상부에 금도금층(11)이 형성된다. 그리고, 기판(1)의 이면에는 n형 전극(12)이 형성된다.In general, APD causes carriers generated by incident light to collide by collisional ionization to produce further carriers. 1 is a cross-sectional view showing a conventional APD, as shown in Figure 1, a conventional APD is a n-InP buffer layer (2), n-InGaAs absorbing layer (3), InGaAsP on the n + -InP substrate (1) A grading layer 4, an n-InP charge sheet layer 5, and a u-InP growth layer 6 are sequentially stacked. A p-InP diffusion layer 8 in which Zn or Cd is diffused is formed in the u-InP propagation layer 6, and an InGaAs ohmic contact layer 7 is formed on predetermined portions on both sides of the p-InP diffusion layer 8. The protective film 10 made of a SiN / SiO 2 film or an ARC (Anti-Reflective Caoting) film is formed on the entire surface of the substrate except for the InGaAs ohmic contact layer 7. In addition, a metal pattern 10 in contact with the InGaAs ohmic contact layer 7 is formed, and a gold plated layer 11 is formed on the metal pattern 10. The n-type electrode 12 is formed on the back surface of the substrate 1.
상기한 바와 같은 종래의 애벌런치 포토 다이오드에서, 소망의 이득(gain) 및 주파수 특성을 얻기 위해서는 n-InP 차아지 시트층(5)의 도핑 두께가 중요하다. 그러나, u-InP 증식층(6)에 p-InP 확산층(8)을 형성하기 위하여, Zn 또는 Cd울 확산시킬 때 Zn 또는 Cd의 도핑은 매우 완만한 경사를 가지기 때문에, 확산 경계면을 제거하기가 어렵다. 이에 따라, 예컨대 확산 경계면이 n-InP 차아지 시트층(5)에 너무 인접하게 되면, u-InP 차아지 시트층(5)의 도핑 두께가 변동되어, 애벌런치 포토 다이오드의 특성이 저하된다. 반면, Zn 또는 Cd의 확산 경계면이 n-InP 차아지 시트(5)에서 너무 멀어지게 되면, 애벌런치 포토 다이오드의 노이즈가 증가될 뿐만 아니라 이득이 감소됨으로써, 결국 애벌런치 포토 다이오드의 특성이 저하된다.In the conventional avalanche photodiode as described above, the doping thickness of the n-InP charge sheet layer 5 is important in order to obtain desired gain and frequency characteristics. However, in order to form the p-InP diffusion layer 8 in the u-InP propagation layer 6, the doping of Zn or Cd has a very gentle slope when diffusing Zn or Cd, so it is difficult to remove the diffusion interface. it's difficult. Thus, for example, when the diffusion interface is too close to the n-InP charge sheet layer 5, the doping thickness of the u-InP charge sheet layer 5 is changed, and the characteristics of the avalanche photodiode are degraded. On the other hand, if the diffusion interface of Zn or Cd is too far from the n-InP charge sheet 5, not only the noise of the avalanche photodiode increases but also the gain decreases, resulting in deterioration of the characteristics of the avalanche photodiode. .
이에, 본 발명은 상기한 문제점을 감안하여 창출된 것으로서, p-InP 확산층의 형성을 위한 Zn 또는 Cd울 확산시, 확산 경계면을 정확히 제어할 수 있는 애벌런치 포토 다이오드 및 그의 제조방법을 제공함에 그 목적이 있다.Accordingly, the present invention has been made in view of the above-described problems, and provides an avalanche photodiode and a method of manufacturing the same which can accurately control a diffusion interface when Zn or Cd wool is diffused to form a p-InP diffusion layer. There is a purpose.
도 1은 종래의 애벌런치 포토 다이오드를 나타낸 단면도.1 is a cross-sectional view showing a conventional avalanche photodiode.
도 2는 본 발명의 일 실시예에 따른 애벌런치 포토 다이오드의 제조방법을 설명하기 위한 단면도.2 is a cross-sectional view illustrating a method of manufacturing an avalanche photo diode according to an embodiment of the present invention.
도 3은 본 발명의 다른 실시예에 따른 애벌런치 포토 다이오드의 제조방법을 설명하기 위한 단면도.3 is a cross-sectional view illustrating a method of manufacturing an avalanche photodiode according to another embodiment of the present invention.
도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings
11, 31: n+-InP 기판12, 32: n-InP 버퍼층11, 31: n + -InP substrate 12, 32: n-InP buffer layer
13, 33: n-InGaAs 흡수층14, 34: InGaAsP 그래이딩층13, 33: n-InGaAs absorption layer 14, 34: InGaAsP grading layer
15, 35: n-InP 차아지 시트층16, 36: 확산 배리어층15, 35: n-InP charge sheet layer 16, 36: diffusion barrier layer
17, 37: u-InP 증식층18, 38: InGaAs 오믹 콘택층17, 37: u-InP growth layer 18, 38: InGaAs ohmic contact layer
19, 39: p-InP 확산층40: 가드링19, 39: p-InP diffusion layer 40: guard ring
20, 41: 보호막21, 42: 금속 패턴20, 41: protective film 21, 42: metal pattern
22, 43: 금도금층23, 44: n 형 전극22, 43: gold-plated layer 23, 44: n-type electrode
상기 목적을 달성하기 위한 본 발명에 따른 애벌런치 포토 다이오드는 제1도전형 화합물 반도체 기판상에 순차적으로 형성된 제1도전형 버퍼층, 제1도전형 흡수층, 그레이딩층, 제1도전형 차이지 시트층과 , 차아지 시트층 상에 형성되어 차아지 시트층으로의 불순물 확산을 방지하는 확산 배리어층과, 확산 배리어층 상에 형성된 증식층과, 증식층 내에 형성되고, 확산 배리어층의 상부 경계면과 접하는 제2도전형 확산층을 포함한다.The avalanche photodiode according to the present invention for achieving the above object is a first conductive buffer layer, a first conductive type absorbing layer, a grading layer, a first conductive type difference sheet layer and sequentially formed on the first conductive compound semiconductor substrate And a diffusion barrier layer formed on the charge sheet layer to prevent diffusion of impurities into the charge sheet layer, a growth layer formed on the diffusion barrier layer, and a material formed in the growth layer and in contact with the upper boundary of the diffusion barrier layer. And a two-conductive diffusion layer.
또한, 상기 목적을 달성하기 위한 본 발명에 따른 애벌런치 포토 다이오드의 제조방법은 제1도전형 화합물 반도체 기판 상에 제1도전형 버퍼층, 제1도전형 흡수층, 그레이딩층, 제1도전형 차아지 시트층을 순차적으로 형성하는 단계; 차아지 시트층 상에 차아지 시트층으로의 불순물 확산을 방지하기 위한 소정의 확산 배리어층을 형성하는 단계; 확산 배리어층 상에 증식층 및 오믹 콘택층을 순차적으로 형성하는 단계; 오믹 콘택층을 증식층이 소정 부분 노출되도록 패터닝하는 단계; 노출된 증식층으로 금속을 확산시켜 확산 배리어층의 상부 경계면과 접하는 제2도전형 확산층을 형성하는 단계를 포함한다.In addition, the method of manufacturing an avalanche photodiode according to the present invention for achieving the above object is the first conductive buffer layer, the first conductive absorption layer, the grading layer, the first conductive charge on the first conductive compound semiconductor substrate Sequentially forming the sheet layers; Forming a predetermined diffusion barrier layer on the charge sheet layer to prevent diffusion of impurities into the charge sheet layer; Sequentially forming a growth layer and an ohmic contact layer on the diffusion barrier layer; Patterning the ohmic contact layer such that the proliferation layer is partially exposed; Diffusing the metal into the exposed growth layer to form a second conductive diffusion layer in contact with the upper interface of the diffusion barrier layer.
상기한 본 발명에 의하면, 차아지 시트층 상에 확산 배리어층이 형성됨에 따라, 확산층의 형성시 확산 경계면이 정확히 제어될 수 있게 되어, 차아지 시트층의 두께 변동이 발생되지 않는다.According to the present invention described above, as the diffusion barrier layer is formed on the charge sheet layer, the diffusion interface can be accurately controlled when the diffusion layer is formed, so that the thickness variation of the charge sheet layer does not occur.
[실시예]EXAMPLE
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention.
도 2는 본 발명의 일 실시예에 따른 애벌런치 포토 다이오드의 제조방법을 설명하기 위한 단면도이다.2 is a cross-sectional view illustrating a method of manufacturing an avalanche photodiode according to an embodiment of the present invention.
도 2에 도시된 바와 같이, n+-InP 기판(11) 상에 2×1018이온/㎤의 농도와 0.5㎛ 두께의 n-InP 버퍼층(12)과, 2×1015이온/㎤의 농도와 2.3㎛ 두께의 n-InGaAs 흡수층(13), 2×1015이온/㎤의 농도와 0.15㎛ 두께의 InGaAsP 그래이딩(grading)층(14), 1×1017이온/㎤의 농도와 0.2㎛ 두께의 n-InP 차아지 시트층(15)이 순차적으로 형성된다. 그런 다음, n-InP 차아지 시트층(15) 상에 5×1016이온/㎤의 농도와 0.01㎛ 의 두께로 n-InP 차아지 시트층(35)으로의 불순물 확산을 방지하기 위한 확산 배리어층(16)이 형성된다. 이때, 확산 배리어층(16)은 n-InP 차아지 시트층(15)에 실리콘이 도핑되어 형성된다. 이어서, 확산 배리어층(16) 상에 2×1015이온/㎤의 농도와 2.5㎛ 두께의 u-InP 증식층(17)과, 2×1015이온/㎤의 농도와 0.2㎛ 두께의 InGaAs 오믹콘택층(18)이 순차적으로 형성된다.As shown in FIG. 2, a concentration of 2 × 10 18 ions / cm 3 and a 0.5 μm-thick n-InP buffer layer 12 and a concentration of 2 × 10 15 ions / cm 3 on the n + -InP substrate 11. And 2.3 μm thick n-InGaAs absorbing layer 13, 2 × 10 15 ions / cm 3 and 0.15 μm thick InGaAsP grading layer 14, 1 × 10 17 ions / cm 3 and 0.2 μm An n-InP charge sheet layer 15 of thickness is formed sequentially. Then, a diffusion barrier for preventing impurity diffusion into the n-InP charge sheet layer 35 at a concentration of 5x10 16 ions / cm 3 and a thickness of 0.01 μm on the n-InP charge sheet layer 15. Layer 16 is formed. In this case, the diffusion barrier layer 16 is formed by doping silicon into the n-InP charge sheet layer 15. Subsequently, on the diffusion barrier layer 16, a concentration of 2 × 10 15 ions / cm 3 and a 2.5 μm thick u-InP propagation layer 17, and a concentration of 2 × 10 15 ions / cm 3 and a 0.2 μm thick InGaAs ohmic The contact layer 18 is formed sequentially.
그리고 나서, InGaAs 오믹 콘택층(18)이 u-InP 증식층(17)의 소정 부분을 노출시키도록 식각되고, 노출된 u-InP 증식층(17)으로 Zn 또는 Cd이 확산 배리어층(16)의 경계면까지 확산되어, u-InP 증식층(17)의 상부 경계면과 접하는 p-InP 확산층(19)이 형성된다. 그 후, InGaAs 오믹 콘택층(18)이 소정의 형태로 패터닝된 후 기판 전면에 SiN/SiO2로 이루어지는 보호막(20)이 형성된다. 이때, 보호막(20) 대신 입사광의 손실을 방지하기 위하여 ARC(Anti-Reflective Coating)막이 형성될 수 있다. InGaAs 오믹 콘택층(18)이 노출되도록 보호막(20)이 선택적으로 식각되고, 노출된 InGaAs 오믹 콘택층(18)과 콘택하는 금속 패턴(21)이 형성된 다음, 금속 패턴(21) 상에 금도금층(22)이 형성된다. 그리고 나서, 기판(11)의 이면에 n형 전극(23)이 형성된다.The InGaAs ohmic contact layer 18 is then etched to expose a portion of the u-InP propagation layer 17 and Zn or Cd is diffused into the exposed u-InP propagation layer 17. Diffusion to the interface of the p-InP diffusion layer 19 is formed to contact the upper interface of the u-InP growth layer 17. Thereafter, after the InGaAs ohmic contact layer 18 is patterned in a predetermined form, a protective film 20 made of SiN / SiO 2 is formed on the entire surface of the substrate. In this case, an anti-reflective coating (ARC) film may be formed instead of the protective film 20 to prevent loss of incident light. The protective film 20 is selectively etched to expose the InGaAs ohmic contact layer 18, and a metal pattern 21 is formed to contact the exposed InGaAs ohmic contact layer 18, and then a gold plating layer is formed on the metal pattern 21. (22) is formed. Then, an n-type electrode 23 is formed on the back surface of the substrate 11.
즉, 상기 실시예에 의하면, n-InP 차아지 시트층(15) 상에 확산 배리어층(16)이 형성됨에 따라, p-InP 확산층의 형성을 위한 Zn 또는 Cd의 확산시, 확산 경계면이 정확히 제어될 수 있게 되어 n-InP 차아지 시트층(15)의 두께 변동이 발생되지 않는다.That is, according to the embodiment, as the diffusion barrier layer 16 is formed on the n-InP charge sheet layer 15, the diffusion interface is exactly at the time of diffusion of Zn or Cd for the formation of the p-InP diffusion layer. It can be controlled so that the thickness variation of the n-InP charge sheet layer 15 does not occur.
또한, 상기한 확산 배리어층(16)은 가드링 구조를 갖는 APD에도 적용될 수 있다. 즉, 도 3은 본 발명의 다른 실시예에 따른 가드링 구조를 갖는 APD의 단면도로서, 도 3을 참조하여 본 발명의 다른 실시예를 설명한다.In addition, the diffusion barrier layer 16 may be applied to an APD having a guard ring structure. That is, FIG. 3 is a cross-sectional view of an APD having a guard ring structure according to another embodiment of the present invention, and another embodiment of the present invention will be described with reference to FIG. 3.
도 3에 도시된 바와 같이, n+-InP 기판(31) 상에 n-InP 버퍼층(32) n-InGaAs 흡수층(33), InGaAsP 그래이딩층(34), n-InP 차아지 시트층(35)이 순차적으로 형성되고, n-InP 차아지 시트층(35) 상에 n-InP 차아지 시트층(35)으로의 불순물 확산을 방지하기 위한 확산 배리어층(36)이 형성된다. 이때, 확산 배리어층(36)은 n-InP 차아지 시트층(35)에 실리콘이 도핑되어 형성된다. 이어서, 확산 배리어층(36) 상에 u-InP 증식층(37)과, InGaAs 오믹 콘택층(38)이 순차적으로 형성된다. 그런 다음, InGaAs 오믹 콘택층(38)이 u-InP 증식층(37)의 소정 부분을 노출시키도록 식각되고, 노출된 u-InP 증식층(37)으로 Zn 또는 Cd이 확산 배리어층(36)의 경계면까지 확산되어, u-InP 증식층(37)의 상부 경계면과 접하는 p-InP 확산층(19)이 형성된다. 그 후, 기판 상에 p-InP 확산층(39)의 양 에지 부분을 소정 부분 노출시키는 마스크 패턴(미도시)이 형성되고, 상기 마스크 패턴을 이용한 확산 공정에 의해, p-InP 확산층(39)의 에지 부분에 p-InP 확산층(39) 보다 소정 깊이 얕게 가드링(40)이 형성된다. 가드링(40)에 의해, 에지 브레이크 다운이 방지된다.As shown in FIG. 3, the n-InP buffer layer 32, the n-InGaAs absorbing layer 33, the InGaAsP grading layer 34, and the n-InP charge sheet layer 35 on the n + -InP substrate 31. These are sequentially formed, and a diffusion barrier layer 36 for preventing impurity diffusion into the n-InP charge sheet layer 35 is formed on the n-InP charge sheet layer 35. In this case, the diffusion barrier layer 36 is formed by doping silicon into the n-InP charge sheet layer 35. Subsequently, the u-InP growth layer 37 and the InGaAs ohmic contact layer 38 are sequentially formed on the diffusion barrier layer 36. The InGaAs ohmic contact layer 38 is then etched to expose a portion of the u-InP propagation layer 37 and Zn or Cd is diffused into the exposed u-InP propagation layer 37. It diffuses to the interface of the p-InP diffusion layer 19 is formed in contact with the upper interface of the u-InP growth layer 37. Subsequently, a mask pattern (not shown) is formed on the substrate to expose a predetermined portion of both edge portions of the p-InP diffusion layer 39, and a diffusion process using the mask pattern is used to form the p-InP diffusion layer 39. The guard ring 40 is formed at an edge portion at a predetermined depth shallower than that of the p-InP diffusion layer 39. By the guard ring 40, edge breakdown is prevented.
그 후, 공지된 방법에 의해 상기 마스크 패턴이 제거되고, InGaAs 오믹 콘택층(38)이 소정의 형태로 패터닝된 후 기판 전면에 SiN/SiO2로 이루어지는 보호막(41)이 형성된다. 이때, 보호막(41) 대신 입사광의 손실을 방지하기 위하여 ARC막이 형성될 수 있다. InGaAs 오믹 콘택층(38)이 노출되도록 보호막(41)이 선택적으로 식각되고, 노출된 InGaAs 오믹 콘택층(38)과 콘택하는 금속 패턴(42)이 형성된 다음, 금속 패턴(42) 상에 금도금층(43)이 형성된다. 그리고, 기판(31)의 이면에는 n형 전극(44)이 형성된다.Thereafter, the mask pattern is removed by a known method, and the InGaAs ohmic contact layer 38 is patterned in a predetermined form, and then a protective film 41 made of SiN / SiO 2 is formed on the entire surface of the substrate. In this case, an ARC film may be formed instead of the protective film 41 to prevent loss of incident light. The protective film 41 is selectively etched to expose the InGaAs ohmic contact layer 38, and a metal pattern 42 is formed on the metal pattern 42 to contact the exposed InGaAs ohmic contact layer 38. 43 is formed. The n-type electrode 44 is formed on the rear surface of the substrate 31.
상기 실시예에 의하면, n-InP 차아지 시트층 상에 확산 배리어층이 형성됨에 따라, p-InP 확산층의 형성을 위한 Zn 또는 Cd의 확산시, 확산 경계면이 정확히 제어될 수 있게 되어 n-InP 차아지 시트층의 두께 변동이 발생되지 않는다. 따라서, 애벌런치 포토 다이오드의 특성이 향상된다.According to the above embodiment, as the diffusion barrier layer is formed on the n-InP charge sheet layer, the diffusion interface can be accurately controlled when Zn or Cd is diffused to form the p-InP diffusion layer. The thickness variation of the charge sheet layer does not occur. Thus, the characteristics of the avalanche photodiode are improved.
또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.In addition, this invention is not limited to the said Example, It can variously deform and implement within the range which does not deviate from the technical summary of this invention.
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970030382A KR19990006160A (en) | 1997-06-30 | 1997-06-30 | Avalanche Photodiode and Manufacturing Method Thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970030382A KR19990006160A (en) | 1997-06-30 | 1997-06-30 | Avalanche Photodiode and Manufacturing Method Thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19990006160A true KR19990006160A (en) | 1999-01-25 |
Family
ID=66039069
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970030382A KR19990006160A (en) | 1997-06-30 | 1997-06-30 | Avalanche Photodiode and Manufacturing Method Thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19990006160A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8710546B2 (en) | 2010-11-03 | 2014-04-29 | Electronics And Telecommunications Research Institute | Avalanche photodiodes having accurate and reproductible amplification layer |
KR101988379B1 (en) | 2018-11-15 | 2019-06-12 | 전인하 | Conveyor System Using Inertial Force |
-
1997
- 1997-06-30 KR KR1019970030382A patent/KR19990006160A/en not_active Application Discontinuation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8710546B2 (en) | 2010-11-03 | 2014-04-29 | Electronics And Telecommunications Research Institute | Avalanche photodiodes having accurate and reproductible amplification layer |
US8999744B2 (en) | 2010-11-03 | 2015-04-07 | Electronics And Telecommunications Research Institute | Avalanche photodiodes and methods of fabricating the same |
KR101988379B1 (en) | 2018-11-15 | 2019-06-12 | 전인하 | Conveyor System Using Inertial Force |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5190883A (en) | Method for making an integrated light guide detector structure made of a semiconductive material | |
JP4609430B2 (en) | Avalanche photodiode | |
US6015721A (en) | Method of manufacturing an avalanche photodiode | |
EP0473197A1 (en) | Photo-sensing device | |
US20060084187A1 (en) | Starved source diffusion for avalanche photodiode | |
US4794439A (en) | Rear entry photodiode with three contacts | |
CA2050435C (en) | Photo-sensing device | |
US5391910A (en) | Light receiving device | |
JPH04111478A (en) | Light-receiving element | |
EP0304048A2 (en) | A planar type heterostructure avalanche photodiode | |
JP2009004812A (en) | Avalanche photo-diode | |
KR100216524B1 (en) | Avalanche photodiode and manufacturing method for the same | |
KR19990006160A (en) | Avalanche Photodiode and Manufacturing Method Thereof | |
KR100197134B1 (en) | Avalanch photodiode and the manufacturing method thereof | |
KR970009732B1 (en) | Fabrication method of planar pin photodiode | |
CA1298640C (en) | Avalanche photodiodes and methods for their manufacture | |
KR19990056754A (en) | Avalanche Photodiode and Manufacturing Method Thereof | |
US6064782A (en) | Edge receptive photodetector devices | |
JPS6314470A (en) | Optical semiconductor device | |
KR100464452B1 (en) | Avalanche photo diode and method for manufacturing the same | |
JP3238823B2 (en) | Light receiving element | |
JP3055030B2 (en) | Manufacturing method of avalanche photodiode | |
KR19990003518A (en) | Avalanche Photodiode and Method of Manufacturing the Same | |
JPS60198786A (en) | Semiconductor photo receiving element | |
KR19990003710A (en) | Avalanche Photodiode and Manufacturing Method Thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |