KR19990001112A

KR19990001112A - Junction Formation Method of Semiconductor Device

Info

Publication number: KR19990001112A
Application number: KR1019970024320A
Authority: KR
Inventors: 이시우; 임형길
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1997-06-12
Filing date: 1997-06-12
Publication date: 1999-01-15

Abstract

본 발명은 반도체 장치의 접합 형성 방법에 관한 것으로, 반도체 기판상에 형성된 마스크 막을 식각 하여 상기 반도체 기판의 소정 부분이 노출되도록 콘택 윈도우를 형성하는 공정과, 상기 반도체 기판을 소정의 반응 가스가 들어 있는 챔버 내에서 급속 열처리하여 상기 콘택 윈도우 하부의 반도체 기판내에 콘택 접합 영역을 형성하는 공정을 포함한다. 이와 같은 반도체 장치의 제조 방법에 의해서, 한 번의 공정으로 반도체 기판을 선택적으로 균일하게 도핑시킬 수 있고, 불순물 이온을 활성화시킬 수 있으며, 아울러 기판 손상을 제거할 수 있다. 따라서, 공정 시간을 줄일 수 있고, 공정 단가를 줄일 수 있다.The present invention relates to a method for forming a junction of a semiconductor device, comprising: forming a contact window by etching a mask film formed on a semiconductor substrate to expose a predetermined portion of the semiconductor substrate; And rapid heat treatment in the chamber to form a contact junction region in the semiconductor substrate under the contact window. With this method of manufacturing a semiconductor device, the semiconductor substrate can be selectively and uniformly doped in one step, the impurity ions can be activated, and the substrate damage can be eliminated. Therefore, process time can be shortened and process cost can be reduced.

Description

Junction Formation Method of Semiconductor Device

본 발명은 반도체 장치의 접합 형성 방법에 관한 것으로, 좀 더 구체적으로는 반응 가스 챔버 내에서의 급속 고온 열처리 공정을 통해 단시간에 얕은 접합(shallow junction) 영역을 형성 할 수 있는 반도체 장치의 접합 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a junction of a semiconductor device, and more particularly, to a method for forming a junction of a semiconductor device capable of forming a shallow junction region in a short time through a rapid high temperature heat treatment process in a reaction gas chamber. It is about.

도 1A 내지 도 1C는 종래의 반도체 장치의 콘택(contact) 접합 형성 방법을 순차적으로 나타낸 공정도이다.1A to 1C are process diagrams sequentially showing a method of forming a contact junction of a conventional semiconductor device.

도 1A를 참조하면, 종래의 반도체 장치의 콘택 접합 형성 방법은 먼저, 반도체 기판(10)상에 절연막(12)을 형성한다. 그리고, 상기 절연막(12)을 식각 하여 도핑(doping)시키고자 하는 영역 즉, 콘택 윈도우(contact window)(14)를 형성한다.Referring to FIG. 1A, in the conventional method for forming a contact junction of a semiconductor device, first, an insulating film 12 is formed on a semiconductor substrate 10. Then, the insulating layer 12 is etched to form a region to be doped, that is, a contact window 14.

다음, 도 1B에 있어서, 상기 콘택 윈도우(14) 하부의 반도체 기판(10)상에 불순물 이온(16)을 주입하고, 상기 불순물 이온(16)을 활성화시키기 위한 열처리 공정을 수행하면 도 1C에 도시된 바와 같이, 콘택 접합 영역(18)이 형성된다.Next, in FIG. 1B, impurity ions 16 are implanted onto the semiconductor substrate 10 under the contact window 14, and a heat treatment process for activating the impurity ions 16 is performed. As shown, contact junction regions 18 are formed.

이 때, 상기 열처리 공정은 주로 확산로(furnace)를 사용하여 수행되고, 상기 콘택 접합 영역(18)은 콘택의 옴성 접촉(ohmic contact)을 형성하여 콘택의 접촉 저항을 감소시키기 위해 사용된다.At this time, the heat treatment process is mainly performed using a furnace, and the contact junction region 18 is used to form ohmic contacts of the contacts to reduce the contact resistance of the contacts.

그러나, 상술한 바와 같은 종래 반도체 장치의 콘택 접합 형성 방법은 이온주입 공정에 따른 공정 단가의 증가 및 장시간의 후속 열처리 공정에 따른 공정 시간 증가의 문제점이 발생된다.However, the above-described method for forming a contact junction of a semiconductor device, as described above, causes problems of an increase in process cost according to an ion implantation process and an increase in process time due to a long subsequent heat treatment process.

또한, 상기 열처리 공정시 고집적 소자의 트랜지스터에 주입된 불순물 이온이 원치 않는 영역으로 확산되어 상기 트랜지스터의 동작 특성을 저하시키는 문제점이 발생된다. 이는 소자의 스케일 다운(scale down)에 있어서도 매우 불리한 요소로 작용된다.In addition, during the heat treatment process, impurity ions implanted into the transistor of the highly integrated device are diffused into an undesired region, thereby causing a problem of deteriorating an operating characteristic of the transistor. This is a very disadvantageous factor in the scale down of the device.

본 발명은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 한 번의 공정으로 반도체 기판을 선택적으로 균일하게 도핑시킬 수 있고, 도핑에 따른 불순물 이온을 활성화시킬 수 있으며, 반도체 기판내의 격자 결함을 제거할 수 있는 반도체 장치의 접합 형성 방법을 제공함에 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been proposed to solve the above-mentioned problems, and can selectively do uniformly doping a semiconductor substrate in one step, activate impurity ions according to doping, and eliminate lattice defects in the semiconductor substrate. It is an object of the present invention to provide a method for forming a junction of a semiconductor device.

본 발명의 다른 목적은 불순물 이온의 확산을 효과적으로 억제할 수 있고, 극저층 접합을 형성할 수 있는 반도체 장치의 접합 형성 방법을 제공함에 있다.Another object of the present invention is to provide a method for forming a junction of a semiconductor device that can effectively suppress diffusion of impurity ions and form an extremely low layer junction.

도 1A 내지 도 1C는 종래의 반도체 장치의 접합 형성 방법을 순차적으로 나타낸 공정도;1A to 1C are process diagrams sequentially showing a method for forming a junction of a conventional semiconductor device.

도 2A 내지 도 2B는 본 발명의 실시예에 따른 반도체 장치의 접합 형성 방법을 순차적으로 나타낸 공정도.2A to 2B are flowcharts sequentially showing a method for forming a junction of a semiconductor device according to an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

10, 20 : 반도체 기판 12, 22 : 절연막10, 20: semiconductor substrate 12, 22: insulating film

14, 24 : 콘택 윈도우 16 : 불순물 이온14, 24: contact window 16: impurity ions

18, 28 : 접합 영역 26 : 반응 가스18, 28: junction area 26: reaction gas

(구성)(Configuration)

상술한 목적을 달성하기 위한 본 발명에 의하면, 반도체 장치의 콘택 접합 형성 방법은, 반도체 기판상에 형성된 마스크 막을 식각 하여 상기 반도체 기판의 소정 부분이 노출되도록 콘택 윈도우를 형성하는 공정과; 상기 반도체 기판을 소정의 반응 가스가 들어 있는 챔버 내에서 급속 열처리하여 상기 콘택 윈도우 하부의 반도체 기판내에 콘택 접합 영역을 형성하는 공정을 포함한다.According to the present invention for achieving the above object, a method of forming a contact junction of a semiconductor device comprises the steps of forming a contact window to expose a predetermined portion of the semiconductor substrate by etching a mask film formed on the semiconductor substrate; And rapidly contacting the semiconductor substrate in a chamber containing a predetermined reaction gas to form a contact junction region in the semiconductor substrate below the contact window.

이 방법의 바람직한 실시예에 있어서, 상기 마스크 막은 절연막이다.In a preferred embodiment of this method, the mask film is an insulating film.

이 방법의 바람직한 실시예에 있어서, 상기 챔버는 그 안에 캐리어 가스를 더 포함한다.In a preferred embodiment of this method, the chamber further comprises a carrier gas therein.

이 방법의 바람직한 실시예에 있어서, 상기 급속 열처리는, 상기 소정의 반응 가스에 포함된 도핑 불순물 이온이 상기 콘택 윈도우 하부의 반도체 기판내로 확산 및 활성화 되도록 한다.In a preferred embodiment of the method, the rapid heat treatment allows the doping impurity ions contained in the predetermined reaction gas to diffuse and activate into the semiconductor substrate under the contact window.

상술한 목적을 달성하기 위한 본 발명에 의하면, 반도체 장치의 극저층 접합 형성 방법은, 반도체 기판상에 형성된 절연막을 식각 하여 상기 반도체 기판내지 상기 반도체 기판상에 형성된 폴리실리콘막의 일부가 노출되도록 하는 공정과; 상기 반도체 기판을 소정의 반응 가스 내지 상기 소정의 반응 가스와 캐리어 가스가 들어 있는 챔버 내에서 급속 열처리하여 상기 노출된 반도체 기판 내지 상기 폴리실리콘막 내에 매우 얕은 접합 영역을 형성하는 공정을 포함한다.According to the present invention for achieving the above object, a method for forming a very low layer junction of a semiconductor device is a step of etching an insulating film formed on a semiconductor substrate to expose a portion of the polysilicon film formed on the semiconductor substrate to the semiconductor substrate and; And rapidly processing the semiconductor substrate in a chamber containing a predetermined reaction gas to the predetermined reaction gas and a carrier gas to form a very shallow junction region in the exposed semiconductor substrate to the polysilicon film.

(작용)(Action)

본 발명은 반응 가스가 들어 있는 챔버 내에서 급속 고온 열처리함으로써, 한 번에 불순물 이온이 반도체 기판내로 확산되어 극저층 접합이 형성되도록 하고, 또한 반도체 기판 손상을 제거한다.In the present invention, by rapid high temperature heat treatment in a chamber containing a reaction gas, impurity ions are diffused into the semiconductor substrate at one time to form an extremely low layer junction, and also eliminate the semiconductor substrate damage.

(실시예)(Example)

이하, 도 2A 내지 도 2B를 참조하여 본 발명의 실시예를 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to FIGS. 2A to 2B.

도 2A 내지 도 2B는 본 발명의 실시예에 따른 반도체 장치의 접합 형성 방법을 순차적으로 나타낸 공정도이다.2A to 2B are process diagrams sequentially illustrating a method for forming a junction of a semiconductor device according to an embodiment of the present invention.

도 2A를 참조하면, 본 발명의 실시예에 따른 반도체 장치의 콘택 접합 형성 방법은 먼저, 반도체 기판(20)상에 절연막(22)을 형성한다. 그리고, 상기 절연막(22)을 식각 하여 상기 반도체 기판(20)의 일부분이 노출되도록 즉, 도핑시키고자 하는 영역이 노출되도록 콘택 윈도우(24)를 형성한다.Referring to FIG. 2A, in the method of forming a contact junction of a semiconductor device according to an embodiment of the present invention, first, an insulating film 22 is formed on a semiconductor substrate 20. The insulating layer 22 is etched to form a contact window 24 to expose a portion of the semiconductor substrate 20, that is, to expose a region to be doped.

도 2B에 있어서, 상기 절연막(22)을 마스크(mask)로 사용하여 상기 반도체 기판(20)을 반응 가스(26) 또는 상기 반응 가스와 캐리어 가스(carrier gas)가 혼합된 가스가 들어 있는 챔버(chamber)내에서 급속 고온 열처리한다. 그러면, 상기 콘택 윈도우(24) 하부의 반도체 기판(20)상에 상기 반응 가스(26)가 흡착되고, 이 중 도핑 이온이 상기 반도체 기판(20)내로 확산되어 상기 콘택 윈도우(24) 하부의 반도체 기판(20)내에 극저층의 콘택 접합 영역(28)이 형성된다.In FIG. 2B, a chamber including the reactant gas 26 or a gas in which the reactant gas and the carrier gas are mixed using the insulating film 22 as a mask is used. Rapid high temperature heat treatment in a chamber). Then, the reaction gas 26 is adsorbed on the semiconductor substrate 20 under the contact window 24, and dopant ions are diffused into the semiconductor substrate 20, and the semiconductor under the contact window 24 is absorbed. An extremely low contact bonding region 28 is formed in the substrate 20.

상기 도핑 이온의 확산은, 고온 상태에서 상기 반도체 기판(20)의 실리콘 원자를 치환하면서 이루어지므로, 상기 확산과 동시에 상기 도핑 이온의 활성화가 이루어지게 된다. 따라서, 종래 불순물 이온 주입 후 수행하는 별도의 후속 열처리 공정이 필요 없게 된다.Since diffusion of the doping ions is performed while substituting silicon atoms of the semiconductor substrate 20 in a high temperature state, the doping ions are activated at the same time as the diffusion. Therefore, there is no need for a separate subsequent heat treatment process performed after the conventional impurity ion implantation.

또한, 상기 급속 고온 열처리로, 상기 콘택 윈도우(24)를 형성하기 위한 건식식각(dry etch) 공정시 발생된 상기 반도체 기판(20)의 격자 손상이 제거된다.In addition, the rapid high temperature heat treatment eliminates damage to the lattice of the semiconductor substrate 20 generated during a dry etch process for forming the contact window 24.

이 때, 상기 반응 가스(26)로는 PH3 및 B2H6, 그리고 H2 등이 사용되고, 상기 캐리어 가스로는 N2 등이 사용된다.At this time, PH3 and B2H6, H2 and the like are used as the reaction gas 26, and N2 and the like are used as the carrier gas.

상술한 바와 같은 반응 가스(26) 내에서의 급속 고온 열처리 공정은, 고온에서 반도체 기판(20)의 실리콘 원자가 자체 확산(self diffusion)에 의한 침입형 원자(interstitial atom)의 형태에서 해당 격자 위치를 찾아가도록 한다. 이것은 접합 누설 전류(junction leakage current)를 감소시키는 역할을 하게 된다.The rapid high temperature heat treatment process in the reaction gas 26 as described above allows the silicon atoms of the semiconductor substrate 20 to form their lattice positions in the form of interstitial atoms due to self diffusion at high temperatures. Find out. This serves to reduce junction leakage current.

이 때, 상기 콘택 접합 영역(28)의 표면 농도는 전체 가스 압력 및 반응 가스(26)의 분압, 열처리 시간, 그리고 열처리 온도의 조절 등으로 그 조절이 가능하며, 상기 콘택 접합 영역(28)의 접합 깊이는 열처리 시간 및 반응 온도 등으로 그 조절이 가능하다.In this case, the surface concentration of the contact bonding region 28 may be adjusted by adjusting the total gas pressure and the partial pressure of the reaction gas 26, the heat treatment time, and the heat treatment temperature, and the like. The junction depth can be adjusted by the heat treatment time and the reaction temperature.

상기 반응 가스(26)의 압력은 감압 또는 대기압 또는 가압을 사용하며, 상기 열처리 공정의 최대 온도는 600℃ 이상으로 한다.The pressure of the reaction gas 26 uses reduced pressure or atmospheric pressure or pressurization, and the maximum temperature of the heat treatment step is set to 600 ° C or higher.

또한, 종래 이온 주입 공정에서 발생되는 패턴(pattern)에 의한 마스킹(masking) 효과가 발생되지 않으므로 패턴에 의존하지 않는 균일한 접합을 형성할 수 있다.In addition, since a masking effect due to a pattern generated in the conventional ion implantation process does not occur, a uniform junction that does not depend on the pattern may be formed.

한편, 상기 반도체 기판(20)상에 형성된 폴리실리콘막(도면에 미도시)의 일부가 노출되도록 상기 절연막(22)과 같은 마스크 막(도면에 미도시)을 형성한 후, 상술한 바와 같은 급속 고온 열처리 공정을 수행하여 상기 폴리실리콘막(도면에 미도시)내에 극저층 접합을 형성할 수도 있다.On the other hand, after forming a mask film (not shown) such as the insulating film 22 so that a part of the polysilicon film (not shown) formed on the semiconductor substrate 20 is exposed, the rapid as described above A high temperature heat treatment process may be performed to form an ultra low layer junction in the polysilicon film (not shown).

본 발명은 반응 가스 내에서의 급속 고온 열처리 공정으로 한 번에 반도체 기판을 선택적으로 균일하게 도핑시킬 수 있고, 불순물 이온을 활성화시킬 수 있으며, 아울러 기판 손상을 제거할 수 있는 효과가 있다. 또한, 공정 시간을 줄일 수 있고, 공정 단가를 줄일 수 있는 효과가 있다.The present invention is capable of selectively and uniformly doping a semiconductor substrate at a time by a rapid high temperature heat treatment process in a reaction gas, activating impurity ions, and removing substrate damage. In addition, the process time can be reduced, and the process cost can be reduced.

Claims

Etching the mask film (22) formed on the semiconductor substrate (20) to form a contact window (24) to expose a predetermined portion of the semiconductor substrate (20);

Forming a contact junction region 28 in the semiconductor substrate 20 under the contact window 24 by rapidly heat-treating the semiconductor substrate 20 in a chamber containing a predetermined reaction gas 26. Method of forming a contact junction of a semiconductor device.

The method of claim 1,

And the mask film (22) is an insulating film (22).

The method of claim 1,

And the chamber further comprises a carrier gas therein.

The method of claim 1,

The rapid heat treatment is a method for forming a contact junction of a semiconductor device such that doped impurity ions contained in the predetermined reaction gas (26) are diffused and activated into the semiconductor substrate (20) below the contact window (24).

Etching the insulating film 22 formed on the semiconductor substrate 20 to expose a portion of the polysilicon film formed on the semiconductor substrate 20 to the semiconductor substrate 20;

The semiconductor substrate 20 is rapidly heat-treated in a chamber containing a predetermined reaction gas 26 to the predetermined reaction gas 26 and a carrier gas, so that the semiconductor substrate 20 is exposed in the exposed semiconductor substrate 20 to the polysilicon film. A method for forming a very low layer junction of a semiconductor device, comprising the step of forming a shallow junction region (28).