KR19980084262A - Material layer etching method of semiconductor device - Google Patents
Material layer etching method of semiconductor device Download PDFInfo
- Publication number
- KR19980084262A KR19980084262A KR1019970019981A KR19970019981A KR19980084262A KR 19980084262 A KR19980084262 A KR 19980084262A KR 1019970019981 A KR1019970019981 A KR 1019970019981A KR 19970019981 A KR19970019981 A KR 19970019981A KR 19980084262 A KR19980084262 A KR 19980084262A
- Authority
- KR
- South Korea
- Prior art keywords
- material layer
- etching
- photoresist
- film
- photoresist pattern
- Prior art date
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 반도체장치의 물질층 식각방법에 관해 개시한다. 실리콘 계열의 하부막질을 패터닝하는 공정에서 식각마스크로 사용하는 감광막 패턴 상에 하드막이 형성되는 것을 방지하기 위해 상기 하부막질의 패터닝전에 상기 감광막 패턴을 현상후 고온 베이크 하거나 장시간 베이크 하고 이렇게 베이크된 감광막 패턴을 식각마스크로 하여 상기 물질층 패턴을 식각한다. 또한, 통상의 감광막 패턴을 식각마스크로 하여 상기 물질층을 이방성식각하되, 상기 하부막질의 패터닝시에는 과도식각에 사용하는 식각가스를 비 산소계열가스를 사용한다. 또한, 상기 베이크된 감광막 패턴을 이용함과 동시에 비 산소가스를 사용하여 상기 물질층을 과도식각한다. 이렇게함으로써 상기 하부말질의 패터닝 후 상기 하부막질상에 어떤 찌꺼기를 남김이 없이 상기 감광막 패턴을 쉽게 제거할 수 있고 후속 공정을 신속히 진행할 수 있다.The present invention discloses a material layer etching method of a semiconductor device. In order to prevent a hard film from being formed on the photoresist pattern used as an etch mask in the process of patterning a lower layer of silicon series, the photoresist pattern is developed at high temperature or baked for a long time after developing the photoresist pattern before patterning of the lower layer. The material layer pattern is etched using as an etching mask. In addition, the material layer is anisotropically etched using a conventional photoresist pattern as an etching mask, and a non-oxygen based gas is used as an etching gas used for transient etching during patterning of the lower layer quality. In addition, the material layer is excessively etched using non-oxygen gas while using the baked photoresist pattern. This makes it possible to easily remove the photoresist pattern without leaving any residue on the lower layer after patterning of the lower layer, and to quickly proceed to the subsequent process.
Description
본 발명은 반도체장치의 물질층 식각방법에 관한 것으로서 특히, 실리콘계열 물질막의 식각과정에서 마스크로 사용되는 감광막 패턴의 제거방법에 관한 것이다.The present invention relates to a method of etching a material layer of a semiconductor device, and more particularly, to a method of removing a photoresist pattern used as a mask in an etching process of a silicon-based material film.
반도체장치의 고집적화에 따라 웨이퍼 상에 형성되는 각종 패턴간의 피치(pitch)는 급격히 작아지고 있다. 이에 따라 웨이퍼 상에 원하는 패턴을 형성하기가 어려워지고 있다.As the integration of semiconductor devices increases, the pitch between various patterns formed on a wafer is rapidly decreasing. As a result, it is difficult to form a desired pattern on the wafer.
웨이퍼 상에 특정 패턴을 형성하기 위해서는 먼저, 패터닝하고자 하는 물질층상에 특정 패턴과 동일한 모양으로 마스크 패턴을 형성하고 이 마스크 패턴을 이용하여 패터닝하고자 하는 물질층을 패터닝한다. 결국, 패터닝에 의해 형성되는 물질층 패턴간의 피치는 마스크에 형성된 패턴들간의 피치에 의해 결정된다.In order to form a specific pattern on the wafer, first, a mask pattern is formed on the material layer to be patterned in the same shape as the specific pattern, and the material layer to be patterned is patterned using the mask pattern. As a result, the pitch between the pattern of material layers formed by patterning is determined by the pitch between the patterns formed in the mask.
마스크는 필요에 따라 실리콘 산화막과 같이 하드 마스크가 종종 사용되기도 하지만, 아직까지는 포토레지스트막이 널리 사용되고 있다.As a mask, a hard mask is often used like a silicon oxide film if necessary, but a photoresist film is still widely used.
일반적으로 256MDRAM급 이하의 메모리 장치를 제조하는데 사용하는 포토레지스트막을 노광하기 위한 광원으로는 I-라인(i-line)을 사용한다. 하지만, 256MDRAM급 이상의 메모리 장치를 제조하기 위해서는 메모리 장치를 구성하는 각종 패턴간의 피치가 더욱 작아지므로 I라인 보다 파장이 짧은 따라서 분해능이 높은 심 자외선(Deep UltraViolet:이하, DUV라 함)을 광원으로 사용한다. 아울러, 포토레지스트막도 DUV에 적합한 화학증폭형 포토레지스트막을 사용한다.In general, an I-line is used as a light source for exposing a photoresist film used to manufacture a memory device of 256MDRAM or less. However, in order to manufacture a memory device of 256MDRAM or more, the pitch between various patterns constituting the memory device becomes smaller, so that deep ultraviolet (Deep UltraViolet: hereinafter referred to as DUV), which has a shorter wavelength than I line, is used as a light source. do. In addition, a chemically amplified photoresist film suitable for DUV is used as the photoresist film.
종래 기술에 의한 반도체장치의 포토레지스트막을 마스크로 사용하는 물질층 식각방법을 첨부된 도면을 참조하여 상세하게 설명한다.A material layer etching method using a photoresist film of a semiconductor device according to the prior art as a mask will be described in detail with reference to the accompanying drawings.
도 1 내지 도 3은 종래 기술에 의한 포토레지스트막 패턴을 형성하는 단계를 순차적으로 나타낸 도면들이다.1 to 3 are views sequentially illustrating a step of forming a photoresist film pattern according to the prior art.
도 1을 참조하면, 통상의 크롬마스크를 사용하여 특정 물질층(8) 상에 도포된 포토레지스트막(10)을 노광한다. 노광에 의해 포토레지스트막(10)은 노광부위(12)와 비 노광부위(14)로 구분된다. 포토레지스트막의 노광부위(12)에서는 수소이온(H+)이 발생되는데, 이 수소이온은 노광이후 실시되는 노광후 베이크(Post Exposure Bake:이하, PEB라 함)과정에서 증가된다. 이후, PEB된 결과물을 현상하면, 노광된 부위(12)는 제거되고 비노광부위(14)만이 남게된다. 즉, 도 2에 도시한 바와 같이, 특정 물질층(8) 상에는 물질층의 제거할 부분과 남길 부분을 한정하는 포토레지스트막 패턴(16)이 형성된다. 이러한 포토레지스트막 패턴(16)을 식각마스크로 사용하여 하부 물질층(8)을 식각한다.Referring to FIG. 1, a photoresist film 10 coated on a specific material layer 8 is exposed using a conventional chrome mask. By exposure, the photoresist film 10 is divided into an exposed portion 12 and a non-exposed portion 14. Hydrogen ions (H +) are generated at the exposed portion 12 of the photoresist film, which is increased during post exposure bake (hereinafter referred to as PEB) that is performed after exposure. Then, when developing the PEB result, the exposed portion 12 is removed and only the non-exposed portion 14 remains. That is, as shown in FIG. 2, on the specific material layer 8, a photoresist film pattern 16 defining portions to be removed and portions to be left of the material layer are formed. The lower material layer 8 is etched using the photoresist pattern 16 as an etch mask.
이와 같이 포토레지스트막 패턴을 형성하여 물질층을 패터닝하는 과정을 설명하는 동안에 명확히 언급하지는 않았지만, 포토레지스트막이 포지티브 톤이라는 것은 노광후 비 노광부위가 포토레지스트막 패턴으로 남는다는 사실에서 알 수 있다.While the process of patterning the material layer by forming the photoresist film pattern as described above is not clearly mentioned, the fact that the photoresist film is a positive tone can be seen from the fact that the non-exposed areas after exposure remain as the photoresist film pattern.
포토레지스트막이 네가티브 톤일 경우에는 포지티브 톤과 반대로 PEB이후 현상단계에서 비 노광부위가 제거된다. 따라서 네가티브 톤 포토레지스트막 패턴에는 노광에 의해 형성된 수소이온이 포함된다. 일반적으로 PEB공정은 종결반응이 아니어서 수소이온의 분포는 포토레지스트막 패턴내에서 균일하지 않다. 이러한 포토레지스트막 패턴을 마스크로 이용하여 실리콘(Si)계열의 하부막질을 패터닝하는 경우, 패터닝 과정에서 발생되는 실리콘성분이 포토레지스트막 패턴의 표면에 증착된다.In the case where the photoresist film is a negative tone, the unexposed areas are removed in the development step after PEB as opposed to the positive tone. Therefore, the negative tone photoresist film pattern includes hydrogen ions formed by exposure. In general, the PEB process is not a termination reaction, so the distribution of hydrogen ions is not uniform in the photoresist film pattern. When patterning the lower layer quality of the silicon (Si) series by using the photoresist layer pattern as a mask, a silicon component generated during the patterning process is deposited on the surface of the photoresist layer pattern.
실리콘 계열의 하부막질과 기판사이에는 통상 실리콘 산화막이 얇게 성장되어 있다. 따라서 실리콘 계열의 하부막질의 패터닝과정에서 확실한 패터닝을 위해 추가로 실시하는 과도식각(over etch)단계에서는 실리콘 산화막의 손상을 방지하기 위해 산소가스(O2)를 널리 사용한다. 산소 가스를 사용함으로써 실리콘 산화막의 손상없이 하부막질을 패터닝할 수 있지만, 실릴레이션(sylilation) 반응으로 인해 도 3에 도시한 바와 같이 포토레지스트막 패턴(16)의 표면에는 실리콘 산화막(SiO2)(18)이 형성된다. 실리콘 산화막(18)은 포토레지스트막 패턴(16)을 제거하는 과정에서 하드마스크로 작용하여 포토레지스트막 패턴(16)을 제거하는데 상당한 어려움을 제공한다. 즉, 포토레지스트막은 통상적인 제거공정인 에싱(Ashing)과 스트립(strip)공정으로 제거할 수 있지만, 한번으로는 제거되지 않고 적어도 동일한 공정을 2회이상 실시하여야 제거된다. 따라서 공정의 부담이 있고 특히, 후속 공정을 지연시키는 원인이 된다.Generally, a silicon oxide film is thinly grown between the silicon based lower film and the substrate. Therefore, oxygen gas (O 2 ) is widely used to prevent damage to the silicon oxide film in the overetch step, which is additionally performed for reliable patterning in the silicon based lower film patterning process. By using oxygen gas, the lower film quality can be patterned without damaging the silicon oxide film. However, due to the silylation reaction, the silicon oxide film (SiO 2 ) ( 18) is formed. The silicon oxide film 18 acts as a hard mask in the process of removing the photoresist film pattern 16, thus providing a considerable difficulty in removing the photoresist film pattern 16. That is, the photoresist film can be removed by ashing and stripping processes, which are conventional removal processes. However, the photoresist film is not removed once but at least twice before the same process. Therefore, there is a burden of a process and it becomes a cause which delays a subsequent process especially.
도 4 및 도 5는 각각 이러한 공정에 의해 형성된 결함을 포함하는 결과물의 평면과 단면의 주사 전자현미경(SEM)사진이다. 도 4에서 참조번호 20으로 표시한 부분이 실릴레이션 반응에 의한 실리콘 산화막을 갖는 포토레지스트막 패턴의 에싱되지 않은 부분이다. 도 4에서 참조번호 22는 포토레지스트막 패턴을 마스크로 하여 패터닝된 하부막질이다.4 and 5 are scanning electron microscopy (SEM) photographs of the plane and cross section of the resultant, respectively, containing defects formed by this process. The portion indicated by reference numeral 20 in FIG. 4 is an unashed portion of the photoresist film pattern having the silicon oxide film by the silylation reaction. In FIG. 4, reference numeral 22 denotes a lower film quality patterned using a photoresist film pattern as a mask.
도 5에서 참조번호 24로 표시한 부분이 실리콘 산화막을 갖는 포토레지스트막 패턴의 에싱되지 않은 부분이고, 참조번호 26은 포토레지스트막 패턴을 마스크로 하여 패터닝된 하부막질이다.A portion indicated by reference numeral 24 in FIG. 5 is an unashed portion of the photoresist film pattern having a silicon oxide film, and reference numeral 26 is a lower film quality patterned using the photoresist film pattern as a mask.
본 발명이 이루고자 하는 기술적 과제는 종래 기술의 식각방법이 갖는 문제점을 해결하기 위한 것으로서 포토레지스트막 패턴상에 실리레이션 반응에 의한 하드마스크가 형성되는 것을 방지할 수 있는 반도체장치의 물질층 식각방법을 제공함에 있다.SUMMARY OF THE INVENTION The present invention has been made in an effort to solve a problem of the conventional etching method. The method of etching a material layer of a semiconductor device capable of preventing a hard mask formed by a silicide reaction on a photoresist film pattern is prevented. In providing.
도 1 내지 도 3은 종래 기술에 의한 반도체장치의 물질층 식각방법을 순차적으로 나타낸 도면들이다.1 to 3 are views sequentially showing a material layer etching method of a semiconductor device according to the prior art.
도 4 및 도 5는 각각 이러한 공정에 의해 형성된 결함을 포함하는 결과물의 평면과 단면의 주사 전자현미경(SEM)사진이다.4 and 5 are scanning electron microscopy (SEM) photographs of the plane and cross section of the resultant, respectively, containing defects formed by this process.
도 6 내지 도 8은 본 발명의 제1 실시예에 의한 반도체장치의 물질층 식각방법을 단계별로 나타낸 도면들이다.6 to 8 are diagrams showing step-by-step method of etching a material layer of a semiconductor device according to a first embodiment of the present invention.
도 9 및 도 10은 각각 본 발명의 제1 실시예에 의한 반도체장치의 물질층 식각방법에서 PDB 온도와 베이크 시간에 따른 상기 하부막직의 패터닝공정에서 상기 감광막 패턴상에 형성되는 하드막의 두께변화를 나타낸다.9 and 10 illustrate changes in the thickness of the hard film formed on the photoresist pattern in the process of patterning the lower film according to PDB temperature and baking time in the material layer etching method of the semiconductor device according to the first embodiment of the present invention. Indicates.
도 11 및 도 12는 본 발명의 제2 실시예에 의한 반도체장치의 물질층 식각방법을 단계별로 나타낸 도면들이다.11 and 12 are diagrams illustrating step by step methods for etching a material layer of a semiconductor device in accordance with a second embodiment of the present invention.
도 13 및 도 14는 본 발명에 의한 반도체장치의 물질층 식각방법에 따라 상기 물질층을 형성한 다음 상기 감광막 패턴을 제거한 후의 결과물의 전자현미경사진들이다.13 and 14 are electron micrographs of the resultant after forming the material layer and removing the photoresist pattern according to the material layer etching method of the semiconductor device according to the present invention.
도면의 주요부분에 대한 부호설명Explanation of Signs of Major Parts of Drawings
40, 60, 71:반도체기판. 42, 62:물질층.40, 60, 71: semiconductor substrate. 42, 62: material layer.
44a, 64: 감광막 패턴.44a, 64: photoresist pattern.
A:노광부분. B:비 노광부분.A: Exposure part. B: Unexposed part.
상기 기술적 과제를 달성하기 위하여, 본 발명의 제1 실시예에 의한 반도체장치의 물질층 식각방법은 (a) 반도체기판 상에 물질층을 형성한다. (b) 상기 물질층 상에 감광막을 형성한다. (c) 상기 감광막을 노광한다. (d) 상기 노광된 감광막을 현상한다. (e) 상기 현상된 감광막을 소정의 온도 범위에서 소정의 시간동안 고온 베이크한다.In order to achieve the above technical problem, the material layer etching method of the semiconductor device according to the first embodiment of the present invention (a) to form a material layer on a semiconductor substrate. (b) forming a photoresist film on the material layer. (c) The photosensitive film is exposed. (d) The exposed photosensitive film is developed. (e) The developed photosensitive film is baked at a high temperature for a predetermined time in a predetermined temperature range.
본 발명의 제1 실시예에 의하면, 상기 감광막은 네가티브 톤 포토레지스트막이다.According to the first embodiment of the present invention, the photosensitive film is a negative tone photoresist film.
본 발명의 제1 실시예에 의하면, 상기 현상된 감광막은 적어도 PEB온도 이상(예컨데, 110℃ 또는 140℃ 이상)의 온도에서 고온 베이크한다.According to the first embodiment of the present invention, the developed photosensitive film is baked at a high temperature at a temperature of at least the PEB temperature (eg, 110 ° C or 140 ° C or more).
본 발명의 제1 실시예에 의하면, 상기 현상된 감광막은 적어도 100초 이상 베이크한다.According to the first embodiment of the present invention, the developed photosensitive film is baked for at least 100 seconds.
본 발명의 제1 실시예에 의하면, 상기 베이크된 감광막을 식각마스크로 사용하여 상기 물질층을 패터닝하는데, 상기 물질층의 과도식각단계에서는 산소가스를 식각가스로 사용한다.According to the first embodiment of the present invention, the material layer is patterned using the baked photoresist as an etching mask, and oxygen gas is used as the etching gas in the transient etching of the material layer.
상기 기술적 과제를 달성하기 위하여, 본 발명의 제2 실시예에 의한 반도체장치의 물질층 식각방법은 (a) 반도체기판 상에 물질층을 형성한다. (b) 상기 물질층 상에 감광막 패턴을 형성한다. (c) 상기 감광막 패턴을 식각마스크로 하고 비 산소가스를 사용하여 상기 물질층을 패터닝하는데, 상기 물질층의 과도식각단계에서는 비 산소가스를 식각가스로 사용한다.In order to achieve the above technical problem, the material layer etching method of the semiconductor device according to the second embodiment of the present invention (a) to form a material layer on the semiconductor substrate. (b) forming a photoresist pattern on the material layer; (c) The photoresist pattern is used as an etching mask and the material layer is patterned by using non-oxygen gas. In the transient etching of the material layer, non-oxygen gas is used as an etching gas.
본 발명의 제2 실시예에 의하면, 상기 물질층의 과도식각단계에서는 SF6가스를 식각가스로 사용한다.According to the second embodiment of the present invention, SF 6 gas is used as an etching gas in the transient etching of the material layer.
본 발명의 제2 실시예에 따르면, 상기 물질층은 실리콘 계열의 물질막이다.According to a second embodiment of the present invention, the material layer is a silicon-based material film.
본 발명은 실리콘 계열의 물질막을 패터닝하는 과정에서 식각가스를 비 산소계열을 사용하거나, 감광감 패턴의 현상후 베이크 조건을 조절하여 감광막 패턴의 표면이 하드 마스크화되는 것을 방지한다. 따라서 물질막의 패터닝후 감광막 패턴을 쉽게 제거할 수 있으므로 공정의 부담이 없고 공정을 신속히 진행할 수 있다.The present invention prevents hard masking of the surface of the photoresist pattern by using a non-oxygen-based etching gas in the process of patterning a silicon-based material layer or by controlling baking conditions after development of the photoresist pattern. Therefore, since the photoresist pattern can be easily removed after the material film is patterned, the process can be quickly performed without burdening the process.
이하, 본 발명의 실시예에 의한 반도체 장치의 식각방법을 첨부된 도면을 참조하여 상세하게 설명한다. 먼저, 본 발명의 제1 실시예를 설명한다. 도 6 내지 도 8은 본 발명의 제1 실시예에 의한 반도체장치의 물질층 식각방법을 단계별로 나타낸 도면들이다.Hereinafter, an etching method of a semiconductor device according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings. First, a first embodiment of the present invention will be described. 6 to 8 are diagrams showing step-by-step method of etching a material layer of a semiconductor device according to a first embodiment of the present invention.
도 6은 감광막을 노광부위(A)와 비 노광부위(B)로 구분하는 단계를 나타낸 도면이다. 구체적으로, 반도체기판(40) 상에 물질층(42)을 형성한다. 상기 물질층(42)은 실리콘 계열의 물질층으로 형성한다. 예컨대, 상기 물질층(42)은 게이트 폴리 실리콘층일 수 있다. 이때, 상기 폴리실리콘층과 상기 반도체기판(40) 사이에는 얇은 게이트 산화막이 형성된다. 상기 물질층(42) 상에 감광막(44)을 도포한다. 상기 감광막(44)은 화학증폭형 포지티브 또는 네가티브 톤 포토레지스트막일 수 있으나, 본 발명의 제1 실시예에서는 네가티브 톤 포토레지스트막을 사용한다. 도포된 상기 감광막(44)을 원하는 패턴이 형성된 크롬 마스크(도시하지 않음)를 사용하여 노광한다. 상기 노광으로는 DUV를 사용한다. 상기 노광에 의해 상기 감광막은 노광된 부분(A)과 노광되지 않은 부분(B)으로 구분되고 상기 노광된 부분(A)에는 수소이온(H+)이 발생된다. 상기 노광된 부분(A)에서는 전체적으로 수소이온의 분포가 균일하지 않다. 도 6에서 상기 노광된 부분(A)에 도시된 불균일한 점(·)들은 상기 수도이온들을 나타낸다.FIG. 6 is a diagram illustrating a step of dividing the photosensitive film into an exposed portion A and a non-exposed portion B. FIG. In detail, the material layer 42 is formed on the semiconductor substrate 40. The material layer 42 is formed of a silicon-based material layer. For example, the material layer 42 may be a gate polysilicon layer. In this case, a thin gate oxide film is formed between the polysilicon layer and the semiconductor substrate 40. The photosensitive film 44 is coated on the material layer 42. The photosensitive film 44 may be a chemically amplified positive or negative tone photoresist film. However, in the first embodiment of the present invention, a negative tone photoresist film is used. The applied photosensitive film 44 is exposed using a chrome mask (not shown) in which a desired pattern is formed. DUV is used for the exposure. The photosensitive film is divided into an exposed portion A and an unexposed portion B by the exposure, and hydrogen ions (H +) are generated in the exposed portion (A). In the exposed portion A, the distribution of hydrogen ions is not uniform as a whole. The non-uniform dots (·) shown in the exposed portion A in FIG. 6 represent the water ions.
도 7은 상기 노광된 감광막(44)을 현상하고 베이크 하는 단계를 나타낸 도면이다. 구체적으로, 상기 노광된 감광막(44)을 현상한다. 상기 감광막(44)은 네가티브 톤이므로 상기 현상과정에서 비 노광부위가 제거되고 노광된 부위는 남아서 감광막 패턴(44a)을 형성한다. 후속 공정에서 상기 감광막 패턴(44a)의 표면이 하드 마스크화되는 것을 방지하기 위해 상기 감광막 패턴(44a)은 소정의 온도범위에서 베이크 한다. 상기 베이크는 적어도 PEB온도 이상(예컨데, 110℃ 또는 140℃ 이상)의 온도에서 실시하며, 베이크 시간은 가능한 길게 하되, 적어도 100초이상 실시한다.FIG. 7 is a diagram illustrating a process of developing and baking the exposed photosensitive film 44. Specifically, the exposed photosensitive film 44 is developed. Since the photoresist film 44 is a negative tone, the non-exposed part is removed in the developing process, and the exposed part remains to form the photoresist pattern 44a. In order to prevent the surface of the photoresist pattern 44a from being hard masked in a subsequent process, the photoresist pattern 44a is baked at a predetermined temperature range. The bake is carried out at a temperature of at least PEB temperature (eg, 110 ° C. or 140 ° C. or more), and the baking time is as long as possible, but at least 100 seconds.
도 8은 상기 물질층(42)을 패터닝하는 단계를 나타낸 도면이다. 구체적으로, 상기 베이크가 완료된 감광막 패턴을 식각마스크로 사용하여 상기 물질층(42)을 이방성식각하여 물질층 패턴(42a)을 형성한다. 이때, 상기 물질층(42)의 이방성식각에는 실리콘 계열 물질막의 식각율이 높은 식각가스를 사용한다. 상기 물질층(42)과 상기 기판(40) 사이에는 게이트 산화막이 형성되어 있고 상기 물질층(42)의 노출된 부분은 상기 게이트 산화막 상에서 완전히 제거되어야 후속 공정에 불순물이 제공되지 않는다. 이러한 목적으로 상기 물질층(42)을 식각하는 과정에서는 과도식각을 실시한다. 상기 물질층(42)의 과도식각단계에서는 노출되는 게이트 산화막의 손상을 방지하기 위해 상기 게이트 산화막에 대해서 상기 물질층(42)의 식각율이 높은 식각가스를 사용한다. 이러한 식각가스로는 산소가스(O2)를 사용한다. 산소분위기에서 상기 물질층(42)의 과도식각이 진행되는 동안에도 상기 감광막 패턴은 고온에서 장시간 베이크 되어 수소이온의 분포가 균일하게 되었으므로 그 표면에는 실리콘 산화막과 같은 하드막이 거의 형성되지 않으며, 형성된다고 하더라도 무시할 수 있을 정도로 매우 얇게 형성된다. 따라서 상기 물질층을 패터닝한 후 상기 감광막 패턴을 에싱하고 스트립하여 제거하는데 공정상 부담이 전혀 없게된다.8 is a diagram illustrating a step of patterning the material layer 42. Specifically, the material layer 42 is anisotropically etched using the baked photosensitive film pattern as an etching mask to form the material layer pattern 42a. In this case, an anisotropic etching of the material layer 42 uses an etching gas having a high etching rate of the silicon-based material film. A gate oxide film is formed between the material layer 42 and the substrate 40 and an exposed portion of the material layer 42 must be completely removed on the gate oxide film so that impurities are not provided to subsequent processes. In the process of etching the material layer 42 for this purpose, the excessive etching is performed. In the over-etching step of the material layer 42, an etching gas having a high etch rate of the material layer 42 is used for the gate oxide layer to prevent damage to the exposed gate oxide layer. Oxygen gas (O 2 ) is used as the etching gas. Even during the excessive etching of the material layer 42 in the oxygen atmosphere, the photoresist pattern was baked at a high temperature for a long time, so that the distribution of hydrogen ions was uniform, so that hard films such as silicon oxide films were hardly formed on the surface thereof. Even if it is negligibly formed very thin. Therefore, there is no burden on the process of ashing, stripping and removing the photoresist pattern after patterning the material layer.
상술한 바와 같이, 본 발명의 제1 실시예에서는 상기 감광막 패턴을 장시간동안 고온 베이크 함으로써 산소가스를 이용한 하부막질의 식각공정에서 감광막 패턴의 표면에 하드막이 형성되지 않아서 상기 감광막 패턴을 제거하는 공정이 쉽게 이루어진다.As described above, in the first embodiment of the present invention, the hard film is not formed on the surface of the photoresist pattern by removing the photoresist pattern by performing a high temperature bake of the photoresist pattern for a long time. It's easy.
도 9 및 도 10은 각각 상기 현상후 감광막 패턴의 베이크처리 온도와 베이크 시간에 따른 상기 하부막직의 패터닝공정에서 상기 감광막 패턴상에 형성되는 하드막의 두께변화를 나타낸다.9 and 10 show changes in the thickness of the hard film formed on the photoresist pattern during the patterning process of the lower film according to the baking process temperature and the baking time of the photoresist pattern after development.
도 9에서 가로 축은 베이크 온도를 나타내고 세로 축은 상기 베이크 온도에 따른 후속 상기 하부막질의 패터닝공정에서 상기 감광막 패턴 상에 형성되는 하드막의 두께변화를 나타낸다. 도 9를 참조하면, 상기 산소가스를 이용한 상기 하부막질의 패터닝공정에서 상기 감광막 패턴의 표면에 하드막이 형성되는 것을 방지하기 위해서는 상기 감광막 패턴의 현상후 베이크 온도는 상술한 바와 같이 적어도 150℃이상이어야 함을 알 수 있다.In FIG. 9, the horizontal axis represents the baking temperature and the vertical axis represents the thickness change of the hard film formed on the photosensitive film pattern in the subsequent patterning of the lower film quality according to the baking temperature. Referring to FIG. 9, in order to prevent the hard film from being formed on the surface of the photoresist pattern in the lower film patterning process using the oxygen gas, the baking temperature after development of the photoresist pattern may be at least 150 ° C. or more. It can be seen.
도 10에서 가로 축은 베이크 시간을 나타내고 세로 축은 상기 베이크 시간에 따른 후속 상기 하부막질의 패터닝공정에서 상기 감광막 패턴 상에 형성되는 하드막의 두께변화를 나타낸다. 도 10을 참조하면, 상기 감광막 패턴의 현상후 베이크 시간을 길면 길수록 좋은 것을 알 수 있다. 즉, 상기 감광막 패턴 상에 하드막의 두께를 최소화하기 위해서는 상기 베이크 시간은 적어도 100초 이상이어야 함을 알 수 있다.In FIG. 10, the horizontal axis represents the baking time and the vertical axis represents the thickness change of the hard film formed on the photosensitive film pattern in the subsequent patterning of the lower film quality according to the baking time. Referring to FIG. 10, it can be seen that the longer the baking time after the development of the photoresist pattern is, the better. That is, in order to minimize the thickness of the hard film on the photoresist pattern, it can be seen that the bake time should be at least 100 seconds or more.
다음에는 본 발명의 제2 실시예에 의한 반도체장치의 물질층 식각방법을 첨부된 도면을 참조하여 상세하게 설명한다.Next, a method of etching a material layer of a semiconductor device according to a second exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 11 및 도 12는 본 발명의 제2 실시예에 의한 반도체장치의 물질층 식각방법을 단계별로 나타낸 도면들이다.11 and 12 are diagrams illustrating step by step methods for etching a material layer of a semiconductor device in accordance with a second embodiment of the present invention.
도 11은 감광막 패턴(64)을 형성하는 단계를 나타낸다. 구체적으로, 반도체기판(60) 상에 물질층(62)을 형성한다. 상기 물질층(62)은 실리콘 계열의 물질층으로서 예를 들면, 게이트 전극으로 사용되는 도핑된 폴리실리콘층일 수 있다. 이때, 제1 실시예와 마찬가지로 상기 기판(60)과 상기 물질층(62) 사이의 계면에는 게이트 산화막이 더 형성된다. 상기 물질층(62) 상에는 감광막 패턴(64)을 형성한다. 상기 감광막 패턴을 화학증폭형 포지티브 또는 네가티브 톤 포토레지스트막일 수 있다. 제2 실시예에서는 상기 네가티브 톤 포토레지스트막을 사용한다.11 shows a step of forming the photosensitive film pattern 64. In detail, the material layer 62 is formed on the semiconductor substrate 60. The material layer 62 may be a doped polysilicon layer used as, for example, a gate electrode as a silicon-based material layer. In this case, a gate oxide film is further formed at an interface between the substrate 60 and the material layer 62 as in the first embodiment. The photoresist pattern 64 is formed on the material layer 62. The photoresist pattern may be a chemically amplified positive or negative tone photoresist layer. In the second embodiment, the negative tone photoresist film is used.
도 12는 상기 물질층(40)을 패터닝하는 단계를 나타낸다. 구체적으로, 상기 감광막 패턴(64)을 식각마스크로 사용하여 상기 물질층(62)을 상기 반도체기판(60)의 계면이 노출될 때 까지 이방성식각한다. 상기 이방성식각에 이어 실시하는 상기 물질막(40)의 과도식각단계에서는 상기 감광막 패턴(64)의 표면에 실리콘 산화막과 같은 하드막이 형성되는 것을 방지하기 위해 비 산소가스를 사용한다. 즉, 상기 물질층(62)은 SF6가스를 이용하여 이방성식각한다. 상기 감광막 패턴(64)은 상기 제1 실시예에서와는 달리 고온베이크나 장시간동안의 베이크공정을 거치지 않았으므로 처음 형성되었을 때와 마찬가지로 수소이온의 밀도는 전체적으로 불균일하다. 하지만, 상기 식각가스가 비 산소가스이므로 상기 감광막 패턴(64) 상에는 하드막이 형성되지 않는다. 따라서 물질층 패턴(62a)을 형성한 후 상기 감광막 패턴(64)은 에싱 및 스트립공정에서 의해서 쉽게 제거된다.12 illustrates the step of patterning the material layer 40. Specifically, using the photoresist pattern 64 as an etching mask, the material layer 62 is anisotropically etched until the interface of the semiconductor substrate 60 is exposed. In the transient etching of the material layer 40 subsequent to the anisotropic etching, non-oxygen gas is used to prevent a hard film such as a silicon oxide layer from being formed on the surface of the photoresist pattern 64. That is, the material layer 62 is anisotropically etched using SF 6 gas. Unlike the first embodiment, the photosensitive film pattern 64 has not undergone high temperature baking or baking for a long time, and thus the density of hydrogen ions is not uniform as a whole. However, since the etching gas is a non-oxygen gas, a hard film is not formed on the photoresist pattern 64. Therefore, after the material layer pattern 62a is formed, the photoresist pattern 64 is easily removed by an ashing and stripping process.
도 13 및 도 14는 상술한 본 발명의 실시예에 의한 반도체장치의 물질층 식각방법에 따라 상기 물질층을 형성한 다음 상기 감광막 패턴을 제거한 후의 결과물의 전자현미경사진들이다. 각 도에서 참조번호 71은 반도체기판을 나타내고 도 13의 참조번호 70과 도 14의 참조번호 72는 상기 패터닝된 물질층, 곧, 게이트 폴리층을 나타낸다. 도 13 및 도 14를 참조하면, 상기 감광막 패턴 제거공정에서 상기 감광막 패턴을 완전히 제거되고 상기 물질층상의 어느 곳에고 감광막 패턴의 찌꺼기를 남기지 않음을 알 수 있다. 물론 이러한 결과는 감광막 제거공정을 여러번 실시하지 않고 나타난 결과이다. 즉, 상기 감광막 패턴 제거공정은 간단히 이루어진다.13 and 14 are electron micrographs of the resultant after the formation of the material layer and the removal of the photoresist pattern according to the material layer etching method of the semiconductor device according to the embodiment of the present invention described above. In each figure, reference numeral 71 denotes a semiconductor substrate, and reference numeral 70 of FIG. 13 and reference numeral 72 of FIG. 14 denote the patterned material layer, that is, the gate poly layer. 13 and 14, it can be seen that in the photoresist pattern removing process, the photoresist pattern is completely removed and no residue of the photoresist pattern is left anywhere on the material layer. Of course, these results are shown without performing the photoresist removal process several times. That is, the photoresist pattern removing process is simple.
본 발명에 의한 반도체장치의 물질층 식각방법에서는 제1 및 제2 실시예를 결합한 방식이 있을 수도 있다. 구체적으로, 상기 감광막을 상기 물질층 상에 도포한 후 노광 및 현상하여 감광막 패턴을 형성한다. 상기 감광막 패턴을 상기 제1 실시예에서 실시한 방법으로 베이크한다. 이렇게 베이크된 감광막 패턴을 식각마스크로 하여 상기 물질층을 패터닝함과 함께 상기 물질층아래에 형성되어 있는 산화막상에서 상기 물질층을 상기 산화막이 손상됨이 없이 제거하기 위해서 상기 물질층의 과도식각단계에서는 식각가스로서 제2 실시예에서 처럼 비 산소계 가스 즉, SF6가스를 사용한다. 이와 같이 상기 물질층을 식각하는 조건을 강화함으로써, 상기 감광막 패턴 상에 하드막이 형성되는 것을 한층 더 줄일 수 있다.In the material layer etching method of the semiconductor device according to the present invention, there may be a combination of the first and second embodiments. Specifically, the photoresist film is coated on the material layer, followed by exposure and development to form a photoresist pattern. The photosensitive film pattern is baked by the method described in the first embodiment. The material layer is patterned using the baked photoresist pattern as an etch mask, and the material layer is etched in the transient etching step of the material layer to remove the material layer without damaging the oxide layer on the oxide layer formed under the material layer. As the gas, a non-oxygen gas, that is, SF 6 gas, is used as in the second embodiment. As such, by strengthening the conditions for etching the material layer, it is possible to further reduce the formation of a hard film on the photosensitive film pattern.
이상으로, 본 발명에 의한 반도체장치의 물질층 식각방법에서는 실리콘 계열의 하부막질을 패터닝하는 공정에서 식각마스크로 사용하는 감광막 패턴 상에 하드막이 형성되는 것을 방지하기 위해 상기 하부막질의 패터닝전에 상기 감광막 패턴을 현상후 고온 베이크 하거나 장시간 베이크 하고 이렇게 베이크된 감광막 패턴을 식가마스크로 하여 상기 물질층 패턴을 식각한다. 다른 방법으로는 통상의 감광막 패턴을 식각마스크로 하여 상기 물질층을 이방성식각하되, 상기 하부막질의 패터닝시에는 과도식각에 사용하는 식각가스를 비 산소계열가스, 예컨데 SF6와 같은 가스를 사용한다. 또한, 상기 베이크된 감광막 패턴을 이용하고 동시에 SF6가스를 사용하여 상기 물질층을 과도식각한다. 이렇게하여 상기 하부말질의 패터닝 후 상기 하부막질상에 어떤 찌꺼기를 남김이 없이 상기 감광막 패턴을 쉽게 제거할 수 있고 후속 공정을 신속히 진행할 수 있다.As described above, in the material layer etching method of the semiconductor device according to the present invention, in order to prevent a hard film from being formed on the photoresist pattern used as an etching mask in the process of patterning the lower film quality of the silicon series, the photoresist is formed before patterning the lower layer. After the pattern is developed, the material layer pattern is etched by baking at a high temperature or baking for a long time. Alternatively, the material layer is anisotropically etched using a conventional photoresist pattern as an etch mask, and a non-oxygen based gas, such as SF 6 , is used as an etching gas used for overetching when the lower layer is patterned. . In addition, the material layer is overetched by using the baked photoresist pattern and simultaneously using SF 6 gas. In this way, the photoresist pattern can be easily removed without leaving any residue on the lower layer after the patterning of the lower layer, and the subsequent process can be proceeded quickly.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당분야에서의 통상의 지식을 가진자에 의하여 실시가능함은 명백하다.The present invention is not limited to the above embodiments, and it is apparent that many modifications can be made by those skilled in the art within the technical spirit of the present invention.
Claims (12)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970019981A KR19980084262A (en) | 1997-05-22 | 1997-05-22 | Material layer etching method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970019981A KR19980084262A (en) | 1997-05-22 | 1997-05-22 | Material layer etching method of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980084262A true KR19980084262A (en) | 1998-12-05 |
Family
ID=65990555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970019981A KR19980084262A (en) | 1997-05-22 | 1997-05-22 | Material layer etching method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980084262A (en) |
-
1997
- 1997-05-22 KR KR1019970019981A patent/KR19980084262A/en not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6514672B2 (en) | Dry development process for a bi-layer resist system | |
| US6716570B2 (en) | Low temperature resist trimming process | |
| US4707218A (en) | Lithographic image size reduction | |
| EP0238690B1 (en) | Process for forming sidewalls | |
| US5976769A (en) | Intermediate layer lithography | |
| US4871630A (en) | Mask using lithographic image size reduction | |
| KR100434133B1 (en) | Texas instruments incorporated | |
| JPH07219237A (en) | Formation method of minute resist pattern | |
| US7064075B2 (en) | Method for manufacturing semiconductor electronics devices | |
| KR19980084262A (en) | Material layer etching method of semiconductor device | |
| KR19980015733A (en) | Method of forming resist pattern | |
| KR100434132B1 (en) | Interlayer Lithography | |
| US20030073041A1 (en) | Partial photoresist etching | |
| US20040166448A1 (en) | Method for shrinking the image of photoresist | |
| KR0179339B1 (en) | Method of forming photoresist pattern | |
| KR960006435B1 (en) | Manufacturing method of metal wiring of semiconductor device | |
| KR100361537B1 (en) | Method for manufacturing semiconductor device | |
| KR960000186B1 (en) | Fine pattern forming method of semiconductor device | |
| KR0172856B1 (en) | Fine patterning method | |
| KR0165417B1 (en) | Fine ptterning method of semiconductor device | |
| JPH10214773A (en) | Fabrication of semiconductor device | |
| KR100202657B1 (en) | Manufacturing method of transistor | |
| KR0130386B1 (en) | Patterning method of photoresist | |
| KR19980084124A (en) | Micro pattern formation method of semiconductor device | |
| KR19980026093A (en) | Method of forming fine pattern of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |