KR19980078284A - Voltage generator calibration circuit - Google Patents

Voltage generator calibration circuit Download PDF

Info

Publication number
KR19980078284A
KR19980078284A KR1019970015779A KR19970015779A KR19980078284A KR 19980078284 A KR19980078284 A KR 19980078284A KR 1019970015779 A KR1019970015779 A KR 1019970015779A KR 19970015779 A KR19970015779 A KR 19970015779A KR 19980078284 A KR19980078284 A KR 19980078284A
Authority
KR
South Korea
Prior art keywords
resistance
voltage generator
reference voltage
control signal
voltage
Prior art date
Application number
KR1019970015779A
Other languages
Korean (ko)
Other versions
KR100265994B1 (en
Inventor
최훈배
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR1019970015779A priority Critical patent/KR100265994B1/en
Publication of KR19980078284A publication Critical patent/KR19980078284A/en
Application granted granted Critical
Publication of KR100265994B1 publication Critical patent/KR100265994B1/en

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

본 발명은 기준 전압 발생 장치 교정 회로에 관한 것으로, 기준 전압 발생 장치의 각각의 저항 소자에 병렬 연결되어 소정의 제어 신호에 따라 동작하여 상기 각각의 저항 소자의 저항 값을 변화시키는 가변 저항 수단과; 상기 기준 전압 발생 장치를 구성하는 직렬 연결된 다수개의 저항 소자 가운데 이웃한 두 개의 저항 소자의 일단과 타단에 연결되어 상기 두 개의 저항 소자의 일단과 타단 사이의 전위차를 검출한 다음 1/2로 분압하여 출력하는 전압 분배기와; 상기 전압 분배기에서 출력되는 전압과 이미 설정된 기준 전위가 상호 비교되어, 비교 결과에 따라 소정의 제어 신호를 출력하는 비교기를 포함하고; 상기 제어 신호에 따라 상기 가변 저항 수단의 저항 값이 제어되도록 이루어져서, 전압 분배기의 저항을 동시에 다수개를 교정하도록 함으로써, 전압 분배기의 모든 저항 값을 교정하는데 소요되는 시간을 단축시키는 효과를 제공한다.The present invention relates to a reference voltage generator calibration circuit, comprising: variable resistor means connected in parallel to each resistor of a reference voltage generator to operate in accordance with a predetermined control signal to change a resistance value of each resistor; One of the two resistance elements of the series connected resistance elements constituting the reference voltage generator is connected to one end and the other end of the two adjacent resistance elements to detect the potential difference between one end and the other end of the two resistance elements and then divide the voltage by half. An output voltage divider; A comparator for comparing the voltage output from the voltage divider with a preset reference potential and outputting a predetermined control signal according to a comparison result; The resistance value of the variable resistor means is controlled in accordance with the control signal, thereby providing the effect of reducing the time required to calibrate all the resistance values of the voltage divider by calibrating a plurality of resistances of the voltage divider at the same time.

Description

기준 전압 발생 장치 교정 회로Voltage generator calibration circuit

본 발명은 기준 전압 발생 장치 교정 회로에 관한 것으로, 특히 기준 전압 발생 장치를 구성하는 각각의 저항 값을 제어하는데 소요되는 시간을 단축시키는 기준 전압 발생 장치 교정 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a reference voltage generator calibration circuit, and more particularly to a reference voltage generator calibration circuit for reducing the time required to control the respective resistance values constituting the reference voltage generator.

일반적으로 기준 전압 발생 장치는 일단에 가해진 전압의 크기와 기준 전압 발생 장치를 구성하는 각각의 저항의 크기에 상호 비례하는 크기의 전압을 출력하게 된다.In general, the reference voltage generator outputs a voltage having a magnitude proportional to the magnitude of the voltage applied to one end and the magnitude of each resistor constituting the reference voltage generator.

이와 같은 기준 전압 발생 장치는 동일한 저항 성분을 갖는 다수개의 저항 소자를 직렬 연결하여 기준 전압을 가한 다음, 각각의 저항 소자의 양단에 나타나는 전압을 또 다른 기준 전압으로서 출력하는 것이다.In such a reference voltage generator, a plurality of resistors having the same resistance component are connected in series to apply a reference voltage, and then output a voltage appearing at both ends of each resistor as another reference voltage.

그러나 기준 전압 발생 장치를 구성하는 다수개의 저항 소자는 제조 공정에서 발생한 오차로 인하여 목적한 저항 값과 다소 차이가 있게 마련이다.However, a plurality of resistance elements constituting the reference voltage generator is somewhat different from the desired resistance value due to errors in the manufacturing process.

따라서 저항의 오차를 교정하기 위하여 별도의 교정 회로를 이용하는데, 이와 같은 기준 전압 교정 회로를 도 1을 참조하여 설명하면 다음과 같다.Therefore, a separate calibration circuit is used to calibrate the error of the resistance. Such a reference voltage calibration circuit will be described with reference to FIG. 1 as follows.

도 1은 종래의 기준 전압 발생 장치 교정 회로를 나타낸 도면으로서, 전압 분배기(40)는 다수개의 저항(R1~Rn)이 직렬 연결되어 그 일단이 접지 단자(GND)에 연결되고 타단에는 입력 전압(Vin)이 인가된다.1 is a diagram illustrating a conventional reference voltage generator calibration circuit. In the voltage divider 40, a plurality of resistors R1 to Rn are connected in series, one end of which is connected to a ground terminal GND, and the other end of the voltage divider 40 is connected to an input voltage. Vin) is applied.

전압 분배기(40)를 구성하는 각각의 저항의 양단에는 기준 전압 교정 회로가 연결되는데, 도 1에는 저항(Rn)에 연결된 기준 전압 교정 회로의 구성을 예로 들어 나타내었다.A reference voltage calibration circuit is connected to both ends of each resistor constituting the voltage divider 40. FIG. 1 illustrates a configuration of a reference voltage calibration circuit connected to the resistor Rn.

저항(Rn)의 양단에는 엔모스 트랜지스터(Q1)와 피모스 트랜지스터(Q2)가 병렬 연결되어 있으며, 또 저항(Rn) 양단에 나타나는 전압이 비교기(20)에 입력된다.NMOS transistor Q1 and PMOS transistor Q2 are connected in parallel across both ends of resistor Rn, and a voltage appearing across resistor Rn is input to comparator 20.

비교기(20)에는 입력되는 신호의 크기를 비교하기 위한 기준 신호(REF)가 입력되는데, 이때 입력되는 기준 신호(REF)는 접지 단자(GND)에 연결된 저항(R1)의 양단에 나타나는 전압(VR1)이다.The comparator 20 is input with a reference signal REF for comparing the magnitude of the input signal, wherein the input reference signal REF is a voltage V appearing at both ends of the resistor R1 connected to the ground terminal GND. R1 ).

이와 같은 기준 신호(REF)와 저항(Rn)의 양단에 나타나는 전압이 비교기(20)를 통하여 상호 비교되어 얻어진 결과는 교정 회로(10)(11)에 각각 입력되며, 교정 회로(10)(11)에서는 상술한 피모스 트랜지스터(Q2)의 게이트와 엔모스 트랜지스터(Q1)의 게이트를 제어하기 위한 스위칭 제어 신호가 출력된다.The result obtained by comparing the reference signals REF and voltages across the resistor Rn with each other through the comparator 20 is input to the calibration circuits 10 and 11, respectively, and the calibration circuits 10 and 11 are performed. ) Outputs a switching control signal for controlling the gate of the PMOS transistor Q2 and the gate of the NMOS transistor Q1 described above.

따라서 엔모스 트랜지스터(Q1)와 피모스 트랜지스터(Q2)가 갖는 턴 온 저항 등을 이용하여 저항(Rn)을 통하여 구현하고자 했던 저항 값의 목표치를 달성할 수 있는 것이다.Accordingly, the target value of the resistance value, which is intended to be realized through the resistor Rn, may be achieved by using the turn-on resistance of the NMOS transistor Q1 and the PMOS transistor Q2.

그러나 이와 같은 종래의 기준 전압 발생 장치 교정 회로는 전압 분배기(40)를 구성하는 각각의 저항을 교정하는데 소요되는 시간이 하나의 저항 값을 교정하는데 소요되는 시간과 구비된 저항 수의 곱에 비례하므로, 모든 저항을 교정하는데 매우 많은 시간이 소요되는 문제가 있다.However, such a conventional reference voltage generator calibration circuit, since the time taken to calibrate each resistor constituting the voltage divider 40 is proportional to the product of the number of resistors provided and the time taken to calibrate one resistance value. However, there is a problem that it takes a very long time to calibrate all the resistances.

따라서 본 발명은 전압 분배기의 저항을 동시에 다수 개를 교정하도록 함으로써, 전압 분배기의 모든 저항 값을 교정하는데 소요되는 시간을 단축시키는 것을 목적으로 한다.Therefore, an object of the present invention is to shorten the time required to calibrate all resistance values of the voltage divider by calibrating a plurality of resistors of the voltage divider at the same time.

도 1은 종래의 기준 전압 발생 장치 교정 회로를 나타낸 도면.1 is a diagram showing a conventional reference voltage generator calibration circuit;

도 2는 종래의 기준 전압 발생 장치 교정 회로를 나타낸 도면.2 shows a conventional reference voltage generator calibration circuit;

＊ 도면의 주요 부분에 대한 부호의 설명＊ Explanation of symbols on main parts of drawing

R : 저항, Vin : 입력 전압, Q1~Q6 : 모스 트랜지스터, 10, 11 : 교정 회로, 20 : 비교기, 30 : 기준 전압 발생 장치, 40 : 전압 분배기R: resistance, Vin: input voltage, Q1 ~ Q6: MOS transistor, 10, 11: calibration circuit, 20: comparator, 30: reference voltage generator, 40: voltage divider

이와 같은 목적의 본 발명은 기준 전압 발생 장치의 각각의 저항 소자에 병렬 연결되어 소정의 제어 신호에 따라 동작하여 상기 각각의 저항 소자의 저항 값을 변화시키는 가변 저항 수단과; 상기 기준 전압 발생 장치를 구성하는 직렬 연결된 다수개의 저항 소자 가운데 이웃한 두 개의 저항 소자의 일단과 타단에 연결되어 상기 두 개의 저항 소자의 일단과 타단 사이의 전위차를 검출한 다음 1/2로 분압하여 출력하는 전압 분배기와; 상기 전압 분배기에서 출력되는 전압과 이미 설정된 기준 전위가 상호 비교되어, 비교 결과에 따라 소정의 제어 신호를 출력하는 비교기를 포함하고; 상기 제어 신호에 따라 상기 가변 저항 수단의 저항 값이 제어되도록 이루어진다.The present invention for this purpose includes variable resistance means connected in parallel to each resistance element of the reference voltage generator to operate in accordance with a predetermined control signal to change the resistance value of each resistance element; One of the two resistance elements of the series connected resistance elements constituting the reference voltage generator is connected to one end and the other end of the two adjacent resistance elements to detect the potential difference between one end and the other end of the two resistance elements and then divide the voltage by half. An output voltage divider; A comparator for comparing the voltage output from the voltage divider with a preset reference potential and outputting a predetermined control signal according to a comparison result; The resistance value of the variable resistance means is controlled in accordance with the control signal.

이와 같이 이루어진 본 발명의 일실시예를 도 2를 참조하여 설명하면 다음과 같다.An embodiment of the present invention made as described above will be described with reference to FIG. 2.

도 2는 본 발명의 기준 전압 발생 장치 교정 회로를 나타낸 도면으로, 전압 분배기(40)는 다수개의 저항(R1~Rn)이 직렬 연결되어 그 일단이 접지 단자(GND)에 연결되고, 타단에는 입력 전압(Vin)이 인가된다.2 is a diagram illustrating a reference voltage generator calibration circuit according to an exemplary embodiment of the present invention. In the voltage divider 40, a plurality of resistors R1 to Rn are connected in series, one end of which is connected to the ground terminal GND, and the other end of the input voltage is input to the ground terminal GND. Voltage Vin is applied.

전압 분배기(40)를 구성하는 직렬 연결된 다수개의 저항에서 이웃한 두 개의 저항의 외측에 기준 전압 교정 회로가 연결되는데, 상세한 구성은 다음과 같다.In the plurality of series connected resistors constituting the voltage divider 40, a reference voltage calibration circuit is connected to the outside of two neighboring resistors. A detailed configuration is as follows.

저항(Rk)의 양단에는 엔모스 트랜지스터(Q3)와 피모스 트랜지스터(Q5)가 병렬 연결되어 있으며, 또 저항(Rk+1)의 양단에는 엔모스 트랜지스터(Q4)와 피모스 트랜지스터(Q6)가 병렬 연결되어 있다.NMOS transistor Q3 and PMOS transistor Q5 are connected in parallel at both ends of resistor Rk, and NMOS transistor Q4 and PMOS transistor Q6 are connected at both ends of resistor Rk + 1. It is connected in parallel.

이와 같이 직렬 연결된 두 개의 저항(Rk)(Rk+1) 양단에 나타나는 전압이 또 다른 전압 분배기(40)에 입력되어 1/2의 분압이 이루어져서 출력된다.In this way, the voltages across the two resistors Rk (Rk + 1) connected in series are input to another voltage divider 40 to generate a divided voltage of 1/2.

전압 분배기(40)에서 출력된 신호는 비교기(20)에 입력되어 기준 신호(REF)와의 비교를 통하여 얻어진 결과를 두 개의 교정 회로(10)(11)로 출력한다.The signal output from the voltage divider 40 is input to the comparator 20 and outputs the result obtained through the comparison with the reference signal REF to the two calibration circuits 10 and 11.

또한 비교기(20)에는 입력되는 신호의 크기를 비교하기 위한 기준 신호(REF)가 입력되는데, 이때 입력되는 기준 신호(REF)는 접지 단자(GND)에 연결된 저항(R1)의 양단에 나타나는 전압(VR1)이다.In addition, the comparator 20 is input with a reference signal REF for comparing the magnitude of the input signal, wherein the reference signal REF is input to the voltage across the resistor R1 connected to the ground terminal GND. V R1 ).

교정 회로(10)(11)에서 출력된 제어 신호는 상술한 피모스 트랜지스터(Q5)(Q6)의 게이트와 엔모스 트랜지스터(Q3)(Q4)의 게이트에 각각 입력되어 엔모스 트랜지스터(Q1)와 피모스 트랜지스터(Q2)의 온·오프 동작을 제어함으로써, 엔모스 트랜지스터(Q3)(Q4)와 피모스 트랜지스터(Q5)(Q6)가 갖는 턴 온 저항 등을 이용하여 각각 저항(Rk)(Rk+1)을 통하여 구현하고자 했던 저항 값의 목표치를 달성할 수 있는 것이다.The control signals output from the calibration circuits 10 and 11 are input to the gates of the PMOS transistors Q5 and Q6 and the gates of the NMOS transistors Q3 and Q4, respectively, and are connected with the NMOS transistor Q1. By controlling the on / off operation of the PMOS transistor Q2, the resistors Rk (Rk) are used by using the turn-on resistances of the NMOS transistors Q3, Q4, and PMOS transistors Q5, Q6, and the like. +1) can achieve the target value of the resistance value to be implemented.

또한 이와 같은 저항 값 교정 동작은 또 다른 두 개의 저항(Rk-1)(Rk+2)을 대상으로 동일하게 이루어진다. 즉, 직렬 연결된 다수개의 저항들을 2등분하여 중점에 연결된 이웃한 두 개의 저항 페어(pair)를 동시에 교정하는 것이다.In addition, this resistance value correction operation is performed in the same manner for the other two resistors Rk-1 (Rk + 2). In other words, two resistors connected in series are calibrated at the same time to correct two adjacent pairs of resistors connected to the midpoint.

따라서 본 발명은 전압 분배기의 저항을 동시에 다수 개를 교정하도록 함으로써, 전압 분배기의 모든 저항 값을 교정하는데 소요되는 시간을 단축시키는 효과가 있다.Therefore, the present invention has the effect of shortening the time required to calibrate all resistance values of the voltage divider by calibrating a plurality of resistors of the voltage divider at the same time.

Claims (2)

다수개의 저항 소자가 직렬 연결되어 이루어진 기준 전압 발생 장치의 각각의 저항 소자가 모두 동일한 저항 값을 갖도록 하기 위한 기준 전압 발생 장치 교정 회로에 있어서,In the reference voltage generator calibration circuit for each resistance element of the reference voltage generator in which a plurality of resistance elements are connected in series have the same resistance value, 상기 기준 전압 발생 장치의 각각의 저항 소자에 병렬 연결되어 소정의 제어 신호에 따라 동작하여 상기 각각의 저항 소자의 합성 저항 값을 변화시키는 가변 저항 수단과;Variable resistance means connected in parallel to each resistance element of the reference voltage generator to change a combined resistance value of each resistance element by operating in accordance with a predetermined control signal; 상기 기준 전압 발생 장치를 구성하는 직렬 연결된 다수개의 저항 소자 가운데 이웃한 두 개의 저항 소자의 일단과 타단에 연결되어 상기 두 개의 저항 소자의 일단과 타단 사이의 전위차를 검출한 다음 1/2로 분압하여 출력하는 전압 분배기와;One of the two resistance elements of the series connected resistance elements constituting the reference voltage generator is connected to one end and the other end of the two adjacent resistance elements to detect the potential difference between one end and the other end of the two resistance elements and then divide the voltage by half. An output voltage divider; 상기 전압 분배기에서 출력되는 전압과 이미 설정된 기준 전위가 상호 비교되어, 비교 결과에 따라 소정의 제어 신호를 출력하는 비교기를 포함하고;A comparator for comparing the voltage output from the voltage divider with a preset reference potential and outputting a predetermined control signal according to a comparison result; 상기 제어 신호에 따라 상기 가변 저항 수단의 저항 값이 제어되는 것이 특징인 기준 전압 발생 장치 교정 회로.And the resistance value of the variable resistance means is controlled in accordance with the control signal. 청구항 1에 있어서,The method according to claim 1, 상기 가변 저항 수단이, 상기 제어 신호에 의해 온·오프 동작하여 상기 기준 전압 발생 장치의 각각의 저항 소자의 합성 저항 값을 변화시키도록 이루어진 소정의 턴 온 저항 값을 갖는 엔모스 트랜지스터 또는 피모스 트랜지스터인 것이 특징인 기준 전압 발생 장치 교정 회로.The NMOS transistor or the PMOS transistor having a predetermined turn-on resistance value configured such that the variable resistance means is turned on and off by the control signal to change the combined resistance value of each resistance element of the reference voltage generator. A reference voltage generator calibration circuit, characterized in that.
KR1019970015779A 1997-04-26 1997-04-26 Tuning circuit for refernce voltage generating device KR100265994B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970015779A KR100265994B1 (en) 1997-04-26 1997-04-26 Tuning circuit for refernce voltage generating device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970015779A KR100265994B1 (en) 1997-04-26 1997-04-26 Tuning circuit for refernce voltage generating device

Publications (2)

Publication Number Publication Date
KR19980078284A true KR19980078284A (en) 1998-11-16
KR100265994B1 KR100265994B1 (en) 2000-09-15

Family

ID=19504042

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970015779A KR100265994B1 (en) 1997-04-26 1997-04-26 Tuning circuit for refernce voltage generating device

Country Status (1)

Country Link
KR (1) KR100265994B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990004651A (en) * 1997-06-28 1999-01-15 김영환 Voltage Reference Circuit for Semiconductor Memory Devices

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100570076B1 (en) * 2004-02-06 2006-04-10 주식회사 하이닉스반도체 Voltage regulating circuit and method of regulating the voltage

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990004651A (en) * 1997-06-28 1999-01-15 김영환 Voltage Reference Circuit for Semiconductor Memory Devices

Also Published As

Publication number Publication date
KR100265994B1 (en) 2000-09-15

Similar Documents

Publication Publication Date Title
US6388521B1 (en) MOS differential amplifier with offset compensation
EP2845316B1 (en) Electronic circuit for adjusting an offset of a differential amplifier
JP4127743B2 (en) Driver circuit output impedance calibration circuit
US6636821B2 (en) Output driver impedance calibration circuit
US7019585B1 (en) Method and circuit for adjusting a reference voltage signal
US7944287B2 (en) Low-noise, wide offset range, programmable input offset amplifier front end and method
US20120112794A1 (en) Differential driver with calibration circuit and related calibration method
US10168725B2 (en) Current clamp circuit
US20120182065A1 (en) Resistive divider circuit and voltage detection circuit
US10663995B2 (en) Resistance calibration
US6946848B2 (en) Calibration configuration
KR20050016227A (en) Method and circuit for producing trimmed voltage using d/a converter circuit
US7868694B2 (en) Variable resistor array and amplifier circuit
US6211709B1 (en) Pulse generating apparatus
JP2008219463A (en) Impedance adjustment circuit and impedance adjustment method
US10725489B2 (en) Semiconductor device
JP4819407B2 (en) Semiconductor device having trimming circuit, trimming method and manufacturing method thereof
KR100265994B1 (en) Tuning circuit for refernce voltage generating device
KR100331400B1 (en) Semiconductor circuit
US6825718B2 (en) Impedance matching circuit
JP2864877B2 (en) D / A converter
WO1996038912A1 (en) Variable delay circuit
JP2656911B2 (en) Reference potential generation circuit
US10826451B2 (en) Combined resistance circuit and variable gain amplifier circuit
US20240088854A1 (en) Variable resistor circuit, resistor voltage divider circuit, differential amplifier, and motor driver

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050524

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee