KR19980069644A

KR19980069644A - 반도체 레이저 다이오드 및 그 제조방법

Info

Publication number: KR19980069644A
Application number: KR1019970006804A
Authority: KR
Inventors: 유준상; 심종인
Original assignee: 김광호; 삼성전자 주식회사
Priority date: 1997-02-28
Filing date: 1997-02-28
Publication date: 1998-10-26

Abstract

본 발명에 따른 반도체 레이저 다이오드는, n-기판과, 그 n-기판 위에 적층 형성된 n-버퍼층, n-클래드층, n-광도파층, 활성층, p-광도파층, 리지 스트라이프를 가진 p-클래드층, p-캡층, 전류제한층, 및 전극용 p-콘택 금속층 및 n-콘택 금속층을 구비하는 반도체 레이저 다이오드에 있어서, 상기 p-콘택 금속층은 상기 p-캡층 및 전류 제한층으로 이루어지는 소자의 상부 표면의 소정 영역만큼 형성되어 있고, 상기 n-콘택 금속층은 상기 p-콘택 금속층의 측면의 상기 n-버퍼층 위에 마련되어 있는 점에 그 특징이 있다.

이와 같은 본 발명에 의하면, 소자에 주입된 캐리어들의 적절한 배치가 가능하므로 레이저의 발진효율을 향상시킬 수 있고, 그에 따라 레이저의 구동전류 및 발열을 감소시킬 수 있다. 또한, 레이저의 발진효율 향상에 따라 레이저의 출력을 증진시킬 수 있고, 와이어 본딩없이 플립-칩 본딩만으로 서브마운트에 다이 본딩함으로써 기생 원소를 감소시킬 수 있어 고속 발진의 소자를 제조할 수 있다.

Description

반도체 레이저 다이오드 및 그 제조방법

본 발명은 광정보 시스템의 광원 등으로 사용되는 반도체 레이저 다이오드 및 그 제조방법에 관한 것으로서, 특히 n-콘택층의 구조를 개선함으로써 레이저 발진 효율을 향상시킬 수 있는 반도체 레이저 다이오드 및 그 제조방법에 관한 것이다.

일반적으로, 반도체 레이저 다이오드는 크게 이득 도파형(gain wave-guide)과 굴절률 도파형(index wave-guide)으로 대별된다. 그리고, 굴절률 도파형은 다시 BH(buried heterostructure)와 같은 강굴절률 도파형과 리지 스트라이프(ridge stripe) 구조와 같은 약굴절률 도파형으로 구분할 수 있다. 단파장 레이저 다이오드는 그 응용분야의 특성상 리지 스트라이프 구조가 적합하며, 이러한 구조에는 통상 2∼3회의 결정성장(epitaxy)이 요구되는 IS(inner stripe) 구조나 SBR(select- ively buried ridge) 구조가 바람직한 특성을 나타낼 수 있다. 특히, GaN과 같이 재성장이 어려운 경우에는 1회의 결정성장으로 가능한 리지 스트라이프 구조가 바람직하다고 할 수 있다.

도 1은 종래 반도체 레이저 다이오드를 개략적으로 나타내 보인 수직 단면 구조도이다.

도 1을 참조하면, 종래 반도체 레이저 다이오드는 n-GaAs 기판(101)이 마련되어 있고, 그 n-GaAs 기판(101) 위에는 n-GaAs 버퍼(buffer)층(102), n-AlGaAs 클래드(clad)층(103), 레이저 빔의 발진을 안내하는 n-AlGaAs 광도파층(104), 레이저 빔을 발진시키는 InGaAs 활성층(105), p-AlGaAs 광도파층(106), p-AlGaAs 클래드층(107), 금속증착을 원활하게 하기 위한 p-GaAs 캡층(108), 전류의 흐름을 제한하는전류 제한층(108)이 순차적으로 적층 형성되어 있으며, 그 전류 제한층(109)과 p-GaAs 캡층(108)의 상부 및 상기 n-GaAs 기판(101)의 하부에는 소자에 전류를 공급하기 위한 전극단자 역할을 하는 p-콘택 금속층(110) 및 n-콘택 금속층(100)이 각각 마련되어 있다.

그런데, 이상과 같은 구조의 종래 반도체 레이저 다이오드는 상기 n-콘택 금속층(100)이 소자의 저면 전반에 걸쳐 형성되어 있어 소자의 전면부와 후면부에 다른 양의 캐리어(carrier)를 주입하기가 불가능하며, 그에 따라 레이저의 발진효율이 떨어지는 단점이 있다. 이에 대한 대책으로 소자의 앞부분에 선택적으로 n-콘택 금속층을 형성할 수도 있지만, InGaAs 활성층(105)과 p-콘택 금속층(110) 사이의 거리가 InGaAs 활성층(105)과 n-콘택 금속층(100) 사이의 거리보다 훨씬 가까워 전류는 InGaAs 활성층(105) 전반에 흐르게 되고, 그 결과 효과는 극히 미세할 수밖에 없다. 또한, 캐비티(cavity) 중간부터 후방으로 갈수록 점차 p-콘택 금속층(110)의 면적을 줄이는 방법도 가능하나, 면적 감소에 따른 접촉저항의 증가가 예상되어 바람직한 방법이라고는 할 수 없다.

본 발명은 상기와 같은 문제점을 감안하여 창출된 것으로서, n-콘택 금속층의 구조를 개선함으로써 레이저 발진 효율을 향상시킬 수 있는 반도체 레이저 다이오드 및 그 제조방법을 제공함에 그 목적이 있다.

도 1은 종래 반도체 레이저 다이오드를 개략적으로 나타내 보인 수직 단면 구조도.

도 2는 본 발명의 방법에 따른 반도체 레이저 다이오드의 제조에 있어서, 1차 성장된 구조체의 수직 단면구조도.

도 3은 도 2의 구조체 위에 포토 리소그라피에 의한 패터닝을 실시하여 에칭마스크를 제작하고 에칭을 하는 상태도.

도 4는 도 2의 구조체에 리지 스트라이프를 형성한 상태에서의 수직 단면구조도.

도 5는 도 4의 구조체 위에 전류 제한층을 증착한 상태에서의 수직 단면구조도.

도 6은 도 5의 구조체 위에 포토 레지스터를 도포하고, 리지 스트라이프측 상부에 마스크를 가린 후 노광하는 상태도.

도 7은 도 6의 마스크가 가리워지지 않은 부분의 구조체에 있어서, n-버퍼층 위의 n-클래드층까지 식각된 상태에서의 수직 단면구조도.

도 8은 도 7의 구조체 위에 포토 레지스터를 다시 도포한 후, 리지 스트라이프 대응 개구를 갖는 마스크를 이용하여 노광하는 상태도.

도 9는 도 8의 구조체에서 리지 스트라이프 상단부의 전류 제한층이 제거된 상태에서의 수직 단면 구조도.

도 10은 도 9의 구조체 위에 다시 포토 레지스터를 도포한 후, 일측을 마스크로 가리고 노광하는 상태도.

도 11은 도 10의 구조체에서 마스크가 가리워지지 않은 부분의 포토 레지스터를 제거하고 그 위에 p-콘택 금속층을 형성한 상태에서의 수직 단면구조도.

도 12는 도 11의 구조체에서 잔존 포토 레지스터를 제거하고 n-버퍼층 위에 n-콘택 금속층을, n-기판 저면에 별도의 본딩용 금속층을 형성하여 소자가 완성된 상태에서의 수직 단면구조도.

도 13은 도 12의 구조체에서 n-콘택 금속층이 n-버퍼층의 표면 앞쪽으로 치우쳐 형성되어 있는 것을 나타내 보인 구조체의 사시도.

도 14는 도 12의 구조체의 AR 코팅쪽이 HR 코팅쪽보다 캐리어가 효과적으로 주입되는 것을 설명하는 도 12의 평면도.

도 15는 일반적인 반도체 레이저 다이오드에서 레이저 발진면 및 그 반대면에 AR 및 HR 코팅을 하기 전의 소자 내의 이득 특성 곡선도.

도 16은 일반적인 반도체 레이저 다이오드에서 레이저 발진면 및 그 반대면에 AR 및 HR 코팅을 한 후의 소자 내의 이득 특성 곡선도.

도면의 주요 부분에 대한 부호의 설명

100,214...n-콘택 금속층101,201...n-GaAs 기판

102,202...n-GaAs 버퍼층103,203...n-AlGaAs 클래드층

104,204...n-AlGaAs 광도파층105,205...InGaAs 활성층

106,206...p-AlGaAs 광도파층107,207...p-AlGaAs 클래드층

108,208...p-GaAs 캡층109,209...전류 제한층

110,213...p-콘택 금속층210,211,212...포토 레지스터

215...본딩용 금속층M1,M2,M3,M4...마스크

RS...리지 스트라이프

상기의 목적을 달성하기 위하여 본 발명에 따른 반도체 레이저 다이오드는, n-기판과, 그 n-기판 위에 적층 형성된 n-버퍼층, n-클래드층, n-광도파층, 활성층, p-광도파층, 리지 스트라이프를 가진 p-클래드층, p-캡층, 전류제한층, 및 전극용 p-콘택 금속층 및 n-콘택 금속층을 구비하는 반도체 레이저 다이오드에 있어서, 상기 p-콘택 금속층은 상기 p-캡층 및 전류 제한층으로 이루어지는 소자의 상부 표면의 소정 영역만큼 형성되어 있고, 상기 n-콘택 금속층은 상기 p-콘택 금속층의 측면의 상기 n-버퍼층 위에 마련되어 있는 점에 그 특징이 있다.

여기서, 특히 상기 n-콘택 금속층은 상기 p-콘택 금속층의 측면 n-버퍼층 위에 마련되어 있되, 소자의 앞쪽으로 치우쳐 형성되어 있는 점에 특징이 있다.

또한, 상기의 목적을 달성하기 위하여 본 발명에 따른 반도체 레이저 다이오드의 제조방법은, n-기판 위에 n-버퍼층, n-클래드층, n-광도파층, 활성층, p-광도파층, p-클래드층, p-캡층을 순차적으로 적층 형성하는 단계; 상기 p-클래드층에 리지 스트라이프를 형성하는 단계; 상기 리지 스트라이프가 형성된 p-클래드층 위에 전류 제한층을 형성하는 단계; 상기 전류 제한층 위에 포토 레지스터를 도포하고, 그 위에 소정 패턴의 마스크를 위치시킨 후 노광 및 현상하는 단계; 상기 리지 스트라이프의 일측 측면부를 상기 n-클래드층까지 제거하는 단계; 상기 구조체 위에 다시 포토 레지스터를 도포하고 상기 리지 스트라이프에 대응되는 개구를 갖는 마스크를 이용하여 상기 리지 스트라이프 상단부 주위만 노광 및 현상하는 단계; 상기 리지 스트라이프 상단부의 전류 제한층을 제거하는 단계; 상기 구조체 위에 다시 포토 레지스터를 도포하고 상부 일측을 마스크로 가리고 노광 및 현상하는 단계; 상기 포토 레지스터를 제거한 후 마스크로 가리웠던 부분을 제외한 나머지 부분에 전극용 p-콘택 금속층을 형성하는 단계; 및 상기 마스크로 가리웠던 부분의 포토 레지스터를 제거하고, n-버퍼층 위에 전극용 n-콘택 금속층을 형성하는 단계를 포함하는 점에 그 특징이 있다.

더 나아가, 상기 n-콘택 금속층의 형성 후, 상기 n-기판의 저면에 별도의 본딩용 금속층을 형성하는 단계를 더 포함하는 점에 그 특징이 있다.

이와 같은 본 발명에 의하면, 소자에 주입된 캐리어들의 적절한 배치가 가능하므로 레이저의 발진효율을 향상시킬 수 있고, 그에 따라 레이저의 구동전류 및 발열을 감소시킬 수 있다. 또한, 레이저의 발진효율 향상에 따라 레이저의 출력을 증진시킬 수 있고, 와이어(wire) 본딩없이 플립-칩(flip-chip) 본딩만으로 서브마운트(submount)에 다이(die) 본딩함으로써 기생 원소를 감소시킬 수 있어 고속 발진의 소자를 제조할 수 있다.

이하 도면을 참조하면서 본 발명의 실시예를 상세히 설명한다.

도 2 내지 도 12는 본 발명에 따른 반도체 레이저 다이오드의 제조방법에 따라 반도체 레이저 다이오드를 제조하는 과정을 단계별로 나타내 보인 것이다.

먼저 도 2를 참조하면, 우선 n-GaAs 기판(201) 위에 n-GaAs 버퍼층(202), n-AlGaAs 클래드층(203), 레이저 빔의 발진을 안내하는 n-AlGaAs 광도파층(204), 레이저 빔을 발진시키는 InGaAs 활성층(205), p-AlGaAs 광도파층(206), p-AlGaAs 클래드층(207) 및 p-GaAs 캡층(208)을 순차적으로 적층 형성한다. 여기서, 이와 같은 적층 형성을 위해 MOCVD(metal organic chemical vapor deposition)나 MBE (molecular beam epitaxy)법이 사용될 수 있다.

1차 성장이 완료되면, 도 3에서와 같이 상기 p-GaAs 캡층(208) 위의 소정 부위에 포토 리소그라피(photo lithograpy)에 의한 패터닝(patterning)을 실시하여 스트라이프 형성을 위한 소정 패턴의 마스크(M1)를 제작하고, CAIBE(chemical assisted ion beam etch)나 RIE(reactive ion etch) 등과 같은 플라즈마(plasma) 에칭 방법에 의해 상기 구조체의 상부로부터 p-AlGaAs 클래드층(207)의 소정 깊이까지 식각하여 도 4에 도시된 바와 같이 p-AlGaAs 클래드층(207)의 일측에 리지 스트라이프(ridge stripe)(RS)를 형성한다.

이와 같이 해서 리지 스트라이프(RS)의 형성이 완료되면, 도 5에서와 같이 상기 리지 스트라이프(RS)를 비롯한 구조체의 상부 표면 전체에 전류 제한층(209)을 형성한다. 이때, 전류 제한층(209)의 물질로는 SiO₂등이 사용될 수 있다. 전류 제한층(209)의 형성 후, 도 6에서와 같이 전류 제한층(209) 위에 포토 레지스터(210)를 도포하고, 리지 스트라이프가 형성되어 있는 부분 위에 마스크(M2)를 가린 후, 마스크(M2)가 가리워지지 않은 부분의 포토 레지스터(210)를 노광 및 현상한다. 이때, 마스크(M2)는 본 도면에서 리지 스트라이프(RS)의 우측 가장자리에서 10∼15μm 떨어진 부분까지 덮이도록 하는 것이 바람직하다. 이는 발진 레이저의 스폿(spot)의 크기가 리지 스트라이프(RS)의 양쪽 가장자리로부터 최대 5μm 정도임을 감안한 것이다.

상기 노광 및 현상에 의해 그 부분의 전류 제한층(209)이 노출되면, 전류 제한층(209)이 SiO₂일 경우 BOE(Buffered Oxide Etchant)를 사용하여 전류 제한층(209)을 제거한 후, 도 7에 도시된 바와 같이, 구조체의 상부로부터 n-GaAs 버퍼층(202) 위의 n-AlGaAs 클래드층(203)까지 식각하여 제거한다. 이때, 상기 n-GaAs 버퍼층(202)의 일부가 식각되어도 큰 문제는 없다.

한편, 후술되는 p-콘택 금속층의 자기 정렬(self align)을 위해 도 8에 도시된 바와 같이, 상기 구조체 위에 다시 포토 레지스터(211)를 도포하고, 상기 리지 스트라이프(RS)에 대응하여 폭이 약 20∼30μm 크기의 개구를 갖는 마스크(M3)를 이용하여 상기 리지 스트라이프(RS) 상단부 주위만 노광 및 현상한다. 이때, 노광시간은 리지 스트라이프(RS) 상단부 위에 도포된 포토 레지스터(211)의 두께에 따라 적절히 조정된다. 상기 노광 및 현상에 의해 리지 스트라이프(RS) 상단부의 전류 제한층(209)이 노출되면, 그 노출된 부분을 전술한 바와 같이 BOE 등에 의해 식각하여 제거한다. 그런 후, 도 10에 도시된 바와 같이, p-콘택 금속층의 형성을 위해 상기 구조체 위에 다시 포토 레지스터(212)를 도포하고, 리지 스트라이프(RS)의 우측을 마스크(M4)로 가린 후, 노광 및 현상한다. 이와 같이 해서, 노광 및 현상된 부분의 포토 레지스터(212)를 제거한 후, 도 11에 도시된 바와 같이, 상기 마스크(M4)로 가리웠던 부분을 제외한 나머지 부분에 전극용 p-콘택 금속층(213)을 형성한다. 이때, 이 p-콘택 금속층(213)의 형성을 위해 MOCVD 등이 사용될 수 있다.

이와 같이 해서 p-콘택 금속층(213)이 형성되면, 도 12에 도시된 바와 같이상기 마스크(M4)로 가리웠던 부분의 포토 레지스터(212)를 리프트-오프(lift-off)로 제거하고, 상기 n-GaAs 버퍼층(202) 위에 전극용 n-콘택 금속층(214)을 형성한다.

한편, 반도체 레이저 다이오드에 있어서, 레이저의 발진 효율을 높이기 위해 통상 레이저 발진면에 유전체를 코팅하는데, 레이저를 발진시키고자 하는 면에는 많은 레이저 빔이 방출될 수 있도록 반사율이 낮은 AR(anti-reflective) 코팅을 하고, 그 반대면에는 레이저 빔의 유출을 방지하기 위하여 반사율이 높은 HR(highly reflective) 코팅을 한다. 유전체 코팅 전의 반도체 레이저 다이오드 내의 전체적인 이득 특성은 도 15에 도시된 바와 같이, 캐비티(cavity)의 중간 부분이 제일 높고 양쪽으로 갈수록 낮아진다. 이에 반해, 코팅 후의 이득 특성은 도 16에서와 같이 AR 코팅의 레이저 발진면 쪽으로 갈수록 이득이 작아지고, HR 코팅의 레이저 빔 유출 방지면 쪽으로 갈수록 이득이 커진다. 이에 따라, AR 코팅의 레이저 발진면은 이득이 작으므로 캐리어를 많이 주입해주어야 효과적으로 발진할 수 있고, HR 코팅의 레이저 빔 유출 방지면은 이득이 크므로 적은 양의 캐리어 주입으로도 발진이 가능하다. 따라서, 본 발명에서는 이와 같은 사항을 감안하여 AR 코팅의 레이저 발진면(본 도면에서 전방이라고 정함) 쪽으로 더 많은 캐리어가 주입될 수 있도록, 도 13에 도시된 바와 같이 상기 n-콘택 금속층(214)을 n-GaAs 버퍼층(202) 위에 형성하되, 소자의 전방 쪽으로 치우쳐 위치하도록 형성한다. 이렇게 함으로써, 도 14에 도시된 바와 같이, 이득이 큰 HR 코팅면 쪽보다 이득이 작은 AR 코팅면 쪽에 많은 양의 캐리어를 효과적으로 주입해 줄 수 있다. 그 결과, AR 및 HR 코팅에 의해 발생한 불균등한 이득 특성을 균등하게 변화시켜 줄 수 있게 된다. 그에 따라, 캐리어를 효과적으로 사용할 수 있으며, 그 결과 레이저 발진 효율을 향상시킬 수 있다. 여기서, 상기 n-콘택 금속층(214)의 크기와 형태는 레이저 다이오드의 용도와 캐비티의 길이에 따라 달라지는데, 고출력의 장캐비티 레이저의 경우는 n-콘택 금속층(214)의 크기가 대체적으로 커지고, 저출력 통신용 레이저는 기생 원소를 줄이기 위해 그 크기가 작아진다.

이상에 의해 상기 n-콘택 금속층(214)의 형성이 완료되면, 기생 원소를 감소시키기 위해 상기 n-GaAs 기판(201)의 저면에 별도의 본딩용 금속층(215)을 형성하며, 이로써 소자의 제조가 완료된다.

이상의 설명에서와 같이 본 발명에 따른 반도체 레이저 다이오드 및 그 제조방법은 소자에 주입된 캐리어들의 적절한 배치가 가능하므로, 레이저의 발진효율을 향상시킬 수 있고, 그에 따라 레이저의 구동전류 및 발열을 감소시킬 수 있다. 또한, 레이저의 발진효율 향상에 따라 레이저의 출력을 증진시킬 수 있고, 와이어 본딩없이 플립-칩 본딩만으로 서브마운트에 다이 본딩함으로써 기생 원소를 감소시킬 수 있어 고속 발진의 소자를 제조할 수 있다.

Claims

n-기판과, 그 n-기판 위에 적층 형성된 n-버퍼층, n-클래드층, n-광도파층, 활성층, p-광도파층, 리지 스트라이프를 가진 p-클래드층, p-캡층, 전류제한층, 및 전극용 p-콘택 금속층 및 n-콘택 금속층을 구비하는 반도체 레이저 다이오드에 있어서,

상기 p-콘택 금속층은 상기 p-캡층 및 전류 제한층으로 이루어지는 소자의 상부 표면의 소정 영역만큼 형성되어 있고, 상기 n-콘택 금속층은 상기 p-콘택 금속층의 측면의 상기 n-버퍼층 위에 마련되어 있는 것을 특징으로 하는 반도체 레이저 다이오드.
제 1항에 있어서, 상기 n-콘택 금속층은 상기 p-콘택 금속층의 측면 n-버퍼층 위에 마련되어 있되, 소자의 앞쪽으로 치우쳐 형성되어 있는 것을 특징으로 하는 반도체 레이저 다이오드.
반도체 레이저 다이오드의 제조방법에 있어서,

n-기판 위에 n-버퍼층, n-클래드층, n-광도파층, 활성층, p-광도파층, p-클래드층, p-캡층을 순차적으로 적층 형성하는 단계;

상기 p-클래드층에 리지 스트라이프를 형성하는 단계;

상기 리지 스트라이프가 형성된 p-클래드층 위에 전류 제한층을 형성하는 단계;

상기 전류 제한층 위에 포토 레지스터를 도포하고, 그 위에 소정 패턴의 마스크를 위치시킨 후 노광 및 현상하는 단계;

상기 리지 스트라이프의 일측 측면부를 상기 n-클래드층까지 제거하는 단계;

상기 구조체 위에 다시 포토 레지스터를 도포하고 상기 리지 스트라이프에 대응되는 개구를 갖는 마스크를 이용하여 상기 리지 스트라이프 상단부 주위만 노광 및 현상하는 단계;

상기 리지 스트라이프 상단부의 전류 제한층을 제거하는 단계;

상기 구조체 위에 다시 포토 레지스터를 도포하고 상부 일측을 마스크로 가리고 노광 및 현상하는 단계;

상기 포토 레지스터를 제거한 후 마스크로 가리웠던 부분을 제외한 나머지 부분에 전극용 p-콘택 금속층을 형성하는 단계; 및

상기 마스크로 가리웠던 부분의 포토 레지스터를 제거하고, 상기 n-버퍼층 위에 전극용 n-콘택 금속층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 레이저 다이오드의 제조방법.
제 3항에 있어서, 상기 n-콘택 금속층의 형성 후, 상기 n-기판의 저면에 별도의 본딩용 금속층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 레이저 다이오드의 제조방법.
제 3항에 있어서, 상기 리지 스트라이프의 형성을 위해 상기 p-캡층 위의 소정 부위에 소정 패턴의 마스크를 부착하고 포토 리소그라피에 의한 패터닝을 실시하는 것을 특징으로 하는 반도체 레이저 다이오드의 제조방법.
제 3항에 있어서, 상기 리지 스트라이프는 CAIBE나 RIE 법의 사용에 의해 형성되는 것을 특징으로 하는 반도체 레이저 다이오드의 제조방법.
제 3항에 있어서, 상기 소정 패턴의 마스크는 리지 스트라이프가 형성되어 있는 부분 위에 위치되며, 마스크가 가리워지지 않은 부분의 포토 레지스터를 노광 및 현상하는 것을 특징으로 하는 반도체 레이저 다이오드의 제조방법.
제 7항에 있어서, 상기 마스크는 상기 리지 스트라이프의 일측 가장자리에서 10∼15μm 떨어진 부분까지 덮이도록 하는 것을 특징으로 하는 반도체 레이저 다이오드의 제조방법.
제 3항에 있어서, 상기 리지 스트라이프에 대응되는 개구를 갖는 마스크로 폭이 약 20∼30μm 크기의 개구를 갖는 마스크가 사용되는 것을 특징으로 하는 반도체 레이저 다이오드의 제조방법.
제 3항에 있어서, 상기 마스크로 가리웠던 부분의 포토 레지스터의 제거는 리프트-오프 법에 의해 수행되는 것을 특징으로 하는 반도체 레이저 다이오드의 제조방법.