KR19980067596A - 상/하향 펄스 발생장치 - Google Patents

상/하향 펄스 발생장치 Download PDF

Info

Publication number
KR19980067596A
KR19980067596A KR1019970003722A KR19970003722A KR19980067596A KR 19980067596 A KR19980067596 A KR 19980067596A KR 1019970003722 A KR1019970003722 A KR 1019970003722A KR 19970003722 A KR19970003722 A KR 19970003722A KR 19980067596 A KR19980067596 A KR 19980067596A
Authority
KR
South Korea
Prior art keywords
display
pulse
frequency
pulse generator
gain
Prior art date
Application number
KR1019970003722A
Other languages
English (en)
Other versions
KR100221922B1 (ko
Inventor
박용선
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970003722A priority Critical patent/KR100221922B1/ko
Priority to US09/019,974 priority patent/US5949841A/en
Publication of KR19980067596A publication Critical patent/KR19980067596A/ko
Application granted granted Critical
Publication of KR100221922B1 publication Critical patent/KR100221922B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
    • G01R23/10—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage by converting frequency into a train of pulses, which are then counted, i.e. converting the signal into a square wave

Abstract

본 발명은 L/C 주파수 상향기의 이득 조정을 위한 이득 조정용 상/하향 펄스를 발생하고, 적절한 직류 전원을 공급하며, 표면 탄성파(SAW) 필터의 대역폭을 선택할 수 있도록 하여 L/C 주파수 상향기의 전기적인 특성을 용이하게 시험할 수 있도록 한 상/하향 펄스 발생장치에 관한 것으로, L/C 주파수 상향기의 상/하향 펄스를 발생하고 SAW 필터의 대역폭 선택을 위한 스위치 조작을 수행하는 펄스 발생 및 스위치부와, 상기 펄스 발생 및 스위치부의 스위치 조작에 따라 펄스를 발생시키는 단안정 발진기와, 상기 단안정 발진기로부터 몇 개의 상/하향 펄스가 발생하였는지를 계수하는 십진 계수기와, 상기 십진 계수기에서 계수된 펄스 개수를 BCD to 7-세그먼트 디스플레이의 LED 화면으로 표시하는 표시 구동 및 래취부와 표시부, L/C 주파수 상향기의 32 단계의 이득 단계 이외의 계수를 방지하는 에러 방지부와, 각각의 구성 블록내의 IC에 전원을 공급하고 모듈에 직류 전원을 공급하는 전원 공급부로 구성되어, 고가의 펄스 제너레이터를 구입할 필요가 없고, 전자적으로 이득 조정 및 상태가 자동으로 표시되므로 수동 조정시 일어날 수 있는 부정확성을 미연에 방지하며, 완성 제품의 전기적인 성능시험 시간을 줄임으로써 양산 비용을 낮출 수 있다.

Description

상/하향 펄스 발생장치
본 발명은 위성체에 탑재되는 L/C 주파수 상향기의 이득 조정을 위한 이득 조정용 상/하향 펄스를 발생하고, 적절한 직류 전원을 공급하며, 표면 탄성파(Surface Acoustic Wave : 이하, SAW라 칭함) 필터의 대역폭을 선택할 수 있도록 하여 L/C 주파수 상향기의 전기적인 특성을 용이하게 시험할 수 있도록 한 상/하향 펄스 발생장치에 관한 것이다.
일반적으로, 글로벌 스타(Global star)와 같은 위성체에는 핀 다이오드(PIN Diode)를 이용하여 34~66dB의 가변 이득을 취하도록 된 L/C 밴드 주파수 상향기가 구비되어 있다.
이러한 L/C 밴드 주파수 상향기는 이득 상향/하향 펄스(Gain up/down pulse)를 이용하여 최대 이득(Max Gain : 66dB)으로부터 최소 이득(Min Gain : 34dB)까지 1dB 간격으로 32 관계의 이득 조절이 가능하도록 되어 있다.
그러나, 종래에는 약 10,000~30,000 전후의 값비싼 펄스 제너레이터(Pulse Generator)를 이용하여 펄스폭을 제어하였고, L/C 주파수 상향기에 필요한 직류 전원을 공급하고 SAW 필터의 대역폭 선택을 위해 또 다른 제어기 및 테스트 장비가 필요하였으며, 조정 가능한 32 이득 단계 중 현재 몇 번째 단계에 이득이 셋팅되어 있는지 알기 위해서는 부가적인 장치가 필요하게 되었다.
또한, 사용자의 실수 및 장비의 동작 오차로 인하여 발생하는 오동작 방지를 위한 별도의 장치가 필요하게 되는 등 많은 장비 때문에 능률적인 이득 제어가 용이하지 않을 뿐만 아니라 L/C 주파수 상향기의 성능시험에 소용되는 시간이 길어져 시간 및 인건비 등으로 인해 대량 생산이 어려운 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 그 목적은 단안정 발진기와 가변 저항기를 통한 RC 시정수를 이용하여 L/C 주파수 상향기의 펄스를 발생하고 발생된 펄스폭을 제어하여 이득 조절을 가능하도록 하고, 직류 전원 공급을 위한 특별한 테이스 장비를 구비하여 L/C 주파수 상향기에 직류 전원을 용이하게 공급하도록 하며, 동기 십진 업/다운 계수기(up/down counter)와 7세그먼트(segment) LED 및 그 제어용 구동부를 이용하여 현재의 이득 단계를 알 수 있도록 하고, 스위치와 케이블(cable) 하니스(harness) 설계와 작업을 통해 SAW 필터의 대역폭 선택을 가능하도록 함으로써 L/C 주파수 상향기의 전기적인 성능시험을 용이하게 수행할 수 있도록 한 상/하향 펄스 발생장치를 제공하는데에 있다.
도 1은 본 발명에 의한 상/하향 펄스 발생장치의 블록 구성도.
도 2와 도 3은 도 1의 상/하향 펄스 발생장치의 상세한 회로 구성도.
도 4는 본 발명의 상/하향 펄스 발생장치에 의해 주파수 상향기의 이득이 조절된 상태의 출력 특성 그래프.
* 도면의 주요부분에 대한 부호의 설명 *
1 : 펄스 발생 및 스위치부2 : 단안정 발진기
3 : 십진 계수기4 : 표시 구동 및 래취부
5 : 표시부6 : 에러 방지부
7 : 전원 공급부
도 1은 본 발명에 의한 상/하향 펄스 발생장치의 블록 구성도로서, L/C 주파수 상향기에 사용되는 각각의 상향/하향 펄스를 발생하고 SAW 필터의 대역폭 선택을 위한 스위치 조작을 수행하는 펄스 발생 및 스위치부(1)와, 상기 펄스 발생 및 스위치부(1)의 스위치 조작에 따라 펄스를 발생시키는 단안정 발진기(Monostable Vibrator)(2)와, 상기 단안정 발진기(2)로부터 몇 개의 상/하향 펄스가 발생하였는지를 계수하는 십진 계수기(3)와, 상기 십진 계수기(3)에서 계수된 펄스 개수를 BCD to 7-세그먼트 디스플레이의 LED 화면으로 표시하는 표시 구동 및 래취부(4)와 표시부(5), L/C 주파수 상향기의 32 단계의 이득 단계 이외의 계수를 방지하는 에러 방지부(6)와, 각각의 구성 블록내의 IC에 전원을 공급하고 모듈에 직류 전원을 공급하는 전원 공급부(7)로 구성된다.
도 2와 도 3은 도 1의 상/하향 펄스 발생장치의 상세한 회로 구성도로서, 펄스 발생 및 스위치부(1)는 다수의 낸드 게이트(U11A, U11B, U11C, U11D)와 인버터(U1E, U1F) 그리고 딥 스위치(S4, S5)와 헤더 컨넥터(Header Connector)(JP1)로 구성되고, 단안정 발진기(2)는 이득 상향 신호(Gain Up Signal)와 이득 하향 신호(Gain Down Signal)를 발생하기 위해 다수의 인버터와 오아 게이트(U1A, U1C, U16A, U16B(2b), U1B, U1D, U15A, U15B(2a))와 스위치의 길치(Glitching) 현상을 줄이기 위한 저항(R3, R1) 및 캐패시터(C4, C5) 및 펄스폭을 제어하기 위해 RC 시정수를 변화시키기 위한 가변 저항(R9, R8) 및 캐패시터(C2, C1)로 구성된다.
그리고, 십진 계수기(3)는 두 개의 74LS192 IC(U4, U6)로 구성되고, 표시 구동 및 래취부(4)는 헤더 컨넥터(J1)와 BCD-to 7 세그먼트(U7, U13)로 구성되며, 표시부(5)는 도 3에 도시된 바와 같이 두 개의 7 세그멘트(U17, U18)와 헤더 컨넥터인 J1으로 구성된다.
에러 방지부(6)는 다수의 인버터(U3A~U3F)와 낸드 게이트(U12, U5A)로 구성되고, 전원 공급부(7)는 도 3에 도시된 바와 같이 15핀 μ-D 타입의 컨넥터(P1)를 통해 직류 전원을 공급하고, 9핀 μ-D 타입의 컨넥터(P2)를 통해 SAW 필터에 바이어스 공급용 전원을 인가하도록 구성된다.
상기와 같이 구성된 본 발명의 상/하향 펄스 발생장치는, 도 3에 도시된 바와 같이 이득 상향 신호와 이득 하향 신호를 따라 구성하기 위해 헤더 컨넥터(J11)에 스위치 S(S2)와 스위치 3(S3)을 연결하고, 각각의 이득 상향 신호와 이득 하향 신호는 범용 TTL 로직 IC로 구성된 단안정 발진기(2)로 구현하며, 이때 각각의 저항(R3, R1)과 캐패시터(C4, C5)를 통해 상기 스위치 2, 3(S2, S3)의 길이 성분을 줄이도록 한다.
그리고, 가변 저항(R9, R8)을 조정하여 RC 시정수를 변화시킴으로써 발생되는 펄스의 폭을 제어하도록 한다.
한편, 상기 단안정 발진기(2)를 통해 발생되는 펄스()는 십진 계수기(3)의 IC(U4, U5)에 입력되어 펄스의 개수가 계수되어지게 된다.
이때, U4, U6의 입력단자 쪽으로는 네가티브(Negative) 펄스()가 입력되어야 하므로 낸드 게이트(U11A)를 이용하여 펄스 출력 파형을 인버터시키도록 한다.
그리고, 낸드 게이트(U11A)의 다른 쪽 입력단자는 최소 이득값 또는 최대 이득값 세팅시 십진 계수기(3)의 값을 00(binary 값 0000, 0000) 값 이하로 만드는 이득 하향 펄스를, 그리고 최대 이득 31(binary 값 0011, 0001)값 이상을 만드는 이득 상향 펄스를 디스에이블(disable)시키는 회로의 출력단자에 연결된다.
또한, 십진 계수기(3)의 파워 업(power up) 초기시 디폴드(default)값은 최대 값(31)이어야 되기 때문에 로우 디지트(Low Digit) 쪽의 십진 계수기(U6)는 데이터 D, C, B, A에 로직 0001(전압으로는 0, 0, 0, +5V)를 연결하고, 하이 디지트(High Digit) 쪽의 십진 계수기(U4)의 데이터 D, C, B, A에는 각각 로직 0011(전압으로는 0, 0, +5V, +5V)를 연결하여 리세트시(리세트 스위치에 연결된 인버터(U1E, U1F)에 의해 인가될 시) 자동으로 31(0011, 0001)을 로드(load)하도록 딥 스위치(S4, S5)를 조정한다.
상기 십진 계수기(3)의 출력인 로두와 하이 디지트의 QA, QB, QC, QD는 각각 표시 구동 및 래취부(4)의 BCD-tO 7 세그먼트 디코더인 U13, U7로 전달되어 각각의 LED의 세그먼트를 온(ON), 오프(OFF)시켜 현재의 이득 단계를 표시하게 된다.
이때, 상기 QA, QB, QC, QD의 출력은 상기에서 언급한 00 이하 31 이상의 값을 디스에이블하도록 낸드 게이트를 이용하여 십진 계수기(3)의 입력단자쪽으로 연결되는 낸드 게이트(U11A, U11B)에 연결한다.
도 3에 도시된 바와 같이, 최종적인 상향/하향 펄스()가 헤더 컨넥터(JP1)에 의해 연결된 하니스(harness)에 의해 15핀 μ-D 타입 컨넥터(P1)에 직접 전달된다.
또한, 모듈에 공급될 DC 바이어스(bias)용 공급 전원은 직접 상기 컨넥터(P1)에 연결된다.
그리고, SAW 필터 바이어스 공급용 +5V, GND, -7V는 직접 9핀 μ-D 타입 컨넥터(P2)에 연결되며, SAW 필터 선택용 스위치는 선택하고자 하는 SAW 필터의 채널에 +5V를 연결하고 스위치를 닫음으로써 채널을 선택하도록 한다.
마지막으로 도 4는 본 발명의 상/하향 펄스 발생장치에 의해 주파수 상향기의 이득이 조절된 상태의 출력 특성 그래프를 나타낸다.
이상, 상기 설명에서와 같이 본 발명은 L/C 밴드 주파수 상향기의 시험시 고가의 펄스 제너레이터를 구입할 필요가 없고, 또한 전자적으로 이득 조정 및 상태가 자동으로 표시되므로 수동 조정시 일어날 수 있는 부정확성을 미연에 방지하며, 완성 제품이 전기적인 성능시험 시간을 줄임으로써 양산 비용을 낮출 수 있게 되는 효과가 있다.

Claims (1)

  1. L/C 주파수 상향기의 상향/하향 펄스를 발생하고 SAW 필터의 대역폭 선택을 위한 스위치 조작을 수행하는 펄스 발생 및 스위치부(1)와, 상기 펄스 발생 및 스위치부(1)의 스위치 조작에 따라 펄스를 발생시키는 단안정 발진기(2)와, 상기 단안정 발진기(2)로부터 몇 개의 상/하향 펄스가 발생하였는지를 계수하는 십진 계수기(3)와, 상기 십진 계수기(3)에서 계수된 펄스 개수를 BCD to 7-세그먼트 디스플레이의 LED 화면으로 표시하는 표시 구동 및 래취부(4)와 표시부(5), L/C 주파수 상향기의 32 단계의 이득 단계 이외의 계수를 방지하는 에러 방지부(6)와, 각각의 구성 블록내의 IC에 전원을 공급하고 모듈에 직류 전원을 공급하는 전원 공급부(7)로 구성됨을 특징으로 하는 상/하향 펄스 발생장치.
KR1019970003722A 1997-02-06 1997-02-06 상/하향 펄스 발생장치 KR100221922B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019970003722A KR100221922B1 (ko) 1997-02-06 1997-02-06 상/하향 펄스 발생장치
US09/019,974 US5949841A (en) 1997-02-06 1998-02-06 Frequency gain display apparatus for L/C band frequency up unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970003722A KR100221922B1 (ko) 1997-02-06 1997-02-06 상/하향 펄스 발생장치

Publications (2)

Publication Number Publication Date
KR19980067596A true KR19980067596A (ko) 1998-10-15
KR100221922B1 KR100221922B1 (ko) 1999-09-15

Family

ID=19496597

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970003722A KR100221922B1 (ko) 1997-02-06 1997-02-06 상/하향 펄스 발생장치

Country Status (2)

Country Link
US (1) US5949841A (ko)
KR (1) KR100221922B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110927448A (zh) * 2019-11-08 2020-03-27 华中科技大学 一种硅基集成微波频率测量仪

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7427201B2 (en) * 2006-01-12 2008-09-23 Green Cloak Llc Resonant frequency filtered arrays for discrete addressing of a matrix
US9697763B2 (en) * 2007-02-07 2017-07-04 Meisner Consulting Inc. Displays including addressible trace structures

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4379271A (en) * 1980-08-25 1983-04-05 Rca Corporation Input selection arrangement for applying different local oscillator signals to a prescaler of a phase-lock loop tuning system
US5802463A (en) * 1996-08-20 1998-09-01 Advanced Micro Devices, Inc. Apparatus and method for receiving a modulated radio frequency signal by converting the radio frequency signal to a very low intermediate frequency signal

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110927448A (zh) * 2019-11-08 2020-03-27 华中科技大学 一种硅基集成微波频率测量仪
CN110927448B (zh) * 2019-11-08 2020-11-24 华中科技大学 一种硅基集成微波频率测量仪

Also Published As

Publication number Publication date
KR100221922B1 (ko) 1999-09-15
US5949841A (en) 1999-09-07

Similar Documents

Publication Publication Date Title
US20070115304A1 (en) Method, apparatus and computer program product for controlling LED backlights and for improved pulse width modulation resolution
CN102779480B (zh) 显示屏驱动电路及发光二极管显示装置
US4550276A (en) Buss structures for multiscene manual lighting consoles
US7129654B2 (en) Flashing light control apparatus and method thereof
US7659873B2 (en) Current control circuit, LED current control apparatus, and light emitting apparatus
KR100221922B1 (ko) 상/하향 펄스 발생장치
US4340889A (en) Method and apparatus for coordinate dimming of electronic displays
CN113129847A (zh) 背光亮度控制方法、装置及显示设备
CN110189712B (zh) 一种背光模组驱动电路、显示装置、及控制方法
JP4028692B2 (ja) 超音波診断装置
KR20210129327A (ko) 데이터구동장치 및 이의 구동 방법
CN1011374B (zh) 微处理机用的电源装置
EP0097249B1 (en) Digital-to-analog converter
KR100209251B1 (ko) 전압/펄스폭 변환회로
KR950019512A (ko) 공기 조화 장치 및 그 인버터 구동 회로
CN104485078B (zh) 栅极驱动电路、显示面板及显示装置
EP1316486B1 (en) Windscreen wiping system comprising a power control device
CN114267302B (zh) 控制方法、调光控制器以及显示设备
US11286942B2 (en) Fan control system
CN107393480B (zh) 显示装置及显示装置的亮度调节方法
KR100713889B1 (ko) 백 라이트 구동 회로
WO2019070916A1 (en) IMPROVED EFFICIENT ATTACK CIRCUIT FOR LASER DIODE IN OPTICAL COMMUNICATION
CN217135744U (zh) Micro-LED电源转换装置及显示设备
CN218939219U (zh) 一种扩展屏幕背光亮度调节细腻度的电路结构
DE102012215880A1 (de) Testplatte

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050523

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee