KR19980067238A - High Withstand Power Transistor - Google Patents
High Withstand Power Transistor Download PDFInfo
- Publication number
- KR19980067238A KR19980067238A KR1019970003154A KR19970003154A KR19980067238A KR 19980067238 A KR19980067238 A KR 19980067238A KR 1019970003154 A KR1019970003154 A KR 1019970003154A KR 19970003154 A KR19970003154 A KR 19970003154A KR 19980067238 A KR19980067238 A KR 19980067238A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- channel stopper
- conductivity type
- edge
- breakdown voltage
- Prior art date
Links
- 230000015556 catabolic process Effects 0.000 claims abstract description 21
- 239000012535 impurity Substances 0.000 claims abstract description 21
- 230000001681 protective effect Effects 0.000 claims abstract description 13
- 238000002161 passivation Methods 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000007689 inspection Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
본 발명은 고내압 전력용 트랜지스터에 관한 것으로서, 제 1 도전형의 콜렉터 영역 위에 저농도 및 고농도의 불순물로 이루어지도록 형성된 제 2 도전형의 베이스 영역 및 필드 리미팅 링과, 상기 콜렉터 영역의 가장 자리에 형성된 제 1 도전형의 채널 스토퍼와, 상기 베이스 영역의 고, 저 불순물 영역 내에 형성된 제 1 도전형의 에미터 영역과, 상기 에미터 영역 및 채널 스토퍼 위에 형성된 다수의 전극과, 상기 전극 들 위에 도포된 보호막을 포함하는 고내압 전력용 트랜지스터에 있어서, 상기 채널 스토퍼의 외측면 가장 자리에는 저농도의 베이스 영역과 동시에 형성되고, 보호막 바깥으로 채널 스토퍼를 매설한 채 노출되는 제 2 도전형의 엣지 불순물 영역을 더 구비하는 것을 특징으로 한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a transistor for high breakdown voltage, comprising a base region and a field limiting ring of a second conductivity type formed of a low concentration and a high concentration of impurities on a collector region of a first conductivity type, and formed at an edge of the collector region. A channel stopper of a first conductivity type, an emitter region of a first conductivity type formed in the high and low impurity regions of the base region, a plurality of electrodes formed on the emitter region and the channel stopper, and applied over the electrodes A high breakdown voltage transistor including a passivation layer, wherein an edge impurity region of a second conductivity type is formed at the edge of the outer surface of the channel stopper at the same time as the base region of low concentration, and exposed while embedding the channel stopper outside the passivation layer. It is characterized by further comprising.
따라서, 본 발명에 의하면, 보호막 바깥으로 채널 스토퍼를 노출되지 않고 이와 다른 형의 불순물을 칩 외각에 주입하여, 반도체 칩을 웨이퍼 상태로 특성 검사를 할 때 스파크를 발생시키지 않게 함으로써 제품의 수율 향상을 통해 원가 절감과 동시에 제품의 신뢰성을 높일수 있다.Therefore, according to the present invention, other types of impurities are injected into the outer surface of the chip without exposing the channel stopper to the outside of the protective film, so that sparks are not generated when the semiconductor chip is inspected in the wafer state, thereby improving product yield. This can reduce costs and increase product reliability.
Description
본 발명은 고내압 전력용 트랜지스터에 관한 것으로서, 보다 상세하게는 트랜지스터의 제조 공정 중 웨이퍼 상태로 제품의 특성을 검사할 때 고내압 특성으로 인하여 트랜지스터 칩(Chip) 표면에 스파크(Spark)가 발생하여 내압을 측정할 수 없는 현상을 개선하기 위한 고내압 전력용 트랜지스터에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high breakdown voltage transistor, and more specifically, when inspecting the characteristics of a product in a wafer state during a transistor manufacturing process, sparks are generated on the surface of a transistor chip due to the high breakdown voltage characteristic. The present invention relates to a high breakdown voltage transistor for improving a phenomenon in which the breakdown voltage cannot be measured.
일반적으로 반도체 제조 공정에서 그러하듯이, 트랜지스터도 그 제조 공정을 완료하고 조립 공정을 진행하기 전에 웨이퍼 상태에서 양, 불량품의 선별을 위하여 특성 검사를 실시하게 된다. 이 때, 보통의 트랜지스터 제품은 낮은 내압으로 인해 특성 검사를 하는 데 별 문제가 없지만, 대략 2000 V 가 넘는 고내압 트랜지스터의 경우에는 고내압의 특성 때문에 웨이퍼 상태로는 스파크 발생이 심하여 내압의 측정을 제대로 수행하기 곤란한 문제점을 안고 있다.In general, as in the semiconductor manufacturing process, the transistor is also subjected to a characteristic test in the state of the wafer for screening the good or bad before completing the manufacturing process and proceeding to the assembly process. At this time, the normal transistor products have no problem in the characteristic inspection due to the low breakdown voltage, but in the case of the high breakdown transistors of about 2000 V or more, the spark condition is severe in the wafer state due to the high breakdown voltage characteristic, so the breakdown voltage measurement is performed. It has a problem that is difficult to perform properly.
도 1 은 종래의 고내압 전력용 트랜지스터의 구성을 나타내는 데, N 형의 콜렉터 영역(1) 위에 P 형의 베이스 저농도 영역(2) 및 필드 리미팅 링(4)을 형성하고, 고농도의 불순물이 도핑된 P+ 형의 베이스 고농도 영역(3)을 형성한다.Fig. 1 shows the structure of a conventional high breakdown voltage transistor, in which a P type base low concentration region 2 and a field limiting ring 4 are formed on an N type collector region 1, and a high concentration of impurities are doped. P + type base high concentration region 3 is formed.
그리고, 상기 저농도 및 고농도의 베이스 영역(2)(3)에 N+ 형의 에미터 영역(5) 및 채널 스토퍼(Channel Stopper)(6)을 형성하고, 이 들 위에 산화막(7)으로 된 절연막을 도포한다.An N + type emitter region 5 and a channel stopper 6 are formed in the low concentration and high concentration base regions 2 and 3, and an insulating film made of an oxide film 7 is formed thereon. Apply.
이 후, 콘택홀을 형성하여 에미터 영역(5)에는 에미터 전극(8)을, 채널 스토퍼(6)에는 EQR 전극(9)을 각 각 형성하고, 표면을 안정화시킬 수 있도록 보호막(10)을 도포한다. 여기서, 상기 보호막(10)은 EQR 전극(9)의 끝선에 맞추어 도포하게 된다.After that, a contact hole is formed to form an emitter electrode 8 in the emitter region 5 and an EQR electrode 9 in the channel stopper 6, respectively, so that the surface can be stabilized. Apply. Here, the protective film 10 is applied in accordance with the end line of the EQR electrode (9).
만일, 보호막(10)을 채널 스토퍼(6) 위까지 연장하여 도포하게 되면, 나중에 칩과 칩을 분리하는 절단 공정을 수행할 때 보호막(10)에 미세한 크랙(Crack)이 생기고, 이 크랙이 심하게는 칩 중앙까지 타고 들어가는 경우까지 생겨 제품 신뢰성에 치명적인 결과를 낳게 된다.If the protective film 10 is extended and applied to the channel stopper 6, fine cracks are generated in the protective film 10 when the cutting process of separating the chip and the chip later occurs, and this crack is severely applied. Can get into the center of the chip, which can have a devastating effect on product reliability.
그러나, 종래와 같이 보호막(10)을 EQR 전극(9) 끝선에 맞추게 되면, EQR 전극(9)의 측면이 도출되므로 칩 표면을 보호하는 역할은 어느 정도 할 수 있으나, 스파크가 발생하는 문제는 여전히 남게 된다.However, when the protective film 10 is aligned with the EQR electrode 9 end line as in the related art, the side surface of the EQR electrode 9 is derived so that the surface of the chip may be protected to some extent. Will remain.
즉, 칩 표면에 절연 내압을 크게하기 위하여 표면 쪽의 메탈 전극을 덮는 보호막(Passivation) 처리를 하게 되지만, 워낙 제품 자체의 고내압 특성으로 인하여 메탈 전극 외에 노출되는 채널 스토퍼(6)가 일종의 전극 역할(BJT에서는 콜렉터 역할)을 하게되어, 결국에는 스파크를 유발하게 된다.In other words, in order to increase the dielectric breakdown voltage on the surface of the chip, a passivation treatment is performed to cover the metal electrode on the surface side, but due to the high breakdown voltage characteristic of the product itself, the channel stopper 6 exposed outside the metal electrode serves as a kind of electrode. (In BJT, as a collector), eventually sparking.
따라서, 본 발명은 상술한 문제점을 해소하기 위하여 창작된 것으로서, 본 발명의 목적은 채널 스토퍼의 표면에 이와 반대되는 불순물 영역을 간단하게 형성시킴으로써 웨이퍼 상태의 특성 검사시 스파크의 발생을 방지시킬 수 있는 고내압 전력용 트랜지스터를 제공하는 데 있다.Accordingly, the present invention has been made to solve the above-described problems, and an object of the present invention is to simply form an opposite impurity region on the surface of the channel stopper, thereby preventing the occurrence of sparks during the wafer state inspection. The present invention provides a transistor for high voltage resistance.
이와 같은 목적을 달성하기 위한 본 발명에 따른 고내압 전력용 트랜지스터는, 제 1 도전형의 콜렉터 영역 위에 저농도 및 고농도의 불순물로 이루어지도록 형성된 제 2 도전형의 베이스 영역 및 필드 리미팅 링과, 상기 콜렉터 영역의 가장 자리에 형성된 제 1 도전형의 채널 스토퍼와, 상기 베이스 영역의 고, 저 불순물 영역 내에 형성된 제 1 도전형의 에미터 영역과, 상기 에미터 영역 및 채널 스토퍼 위에 형성된 다수의 전극과, 상기 전극 들 위에 도포된 보호막을 포함하는 고내압 전력용 트랜지스터에 있어서, 상기 채널 스토퍼의 외측면 가장 자리에는 저농도의 베이스 영역과 동시에 형성되고, 보호막 바깥으로 채널 스토퍼를 매설한 채 노출되는 제 2 도전형의 엣지 불순물 영역을 더 구비하는 것을 특징으로 한다.In order to achieve the above object, a high breakdown voltage transistor according to the present invention includes a base region and a field limiting ring of a second conductivity type formed of a low concentration and a high concentration of impurities on a collector region of a first conductivity type, and the collector. A channel stopper of a first conductivity type formed at the edge of the region, an emitter region of the first conductivity type formed in the high and low impurity region of the base region, a plurality of electrodes formed on the emitter region and the channel stopper, A high voltage resistance transistor including a protective film coated on the electrodes, wherein the second conductive layer is formed at the edge of the outer surface of the channel stopper at the same time as the base region having a low concentration and is exposed with the channel stopper embedded outside the protective film. An edge impurity region of the mold is further provided.
도 1 은 종래의 고내압 전력용 트랜지스터의 구성을 나타낸 단면도.1 is a cross-sectional view showing the structure of a conventional high breakdown voltage transistor.
도 2 는 본 발명에 따른 고내압 전력용 트랜지스터의 구성을 나타낸 단면도.2 is a cross-sectional view showing the configuration of a high breakdown voltage transistor according to the present invention;
도 3a 내지 도 3d 는 본 발명에 따른 고내압 전력용 트랜지스터의 제조 과정을 개략적으로 나타낸 공정도.3A to 3D are schematic views illustrating a manufacturing process of a high breakdown voltage transistor according to the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
10 : 콜렉터 영역, 20, 30 : 베이스 영역,10: collector area, 20, 30: base area,
22 : 엣지 불순물 영역, 40 : 필드 리미팅 링,22: edge impurity region, 40: field limiting ring,
50 : 에미터 영역, 60 : 채널 스토퍼,50: emitter area, 60: channel stopper,
80 : 에미터 전극, 90 : EQR 전극,80: emitter electrode, 90: EQR electrode,
100 : 보호막.100: protective film.
이하, 본 발명의 바람직한 실시예를 첨부된 도면에 의하여 더욱 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in more detail with reference to the accompanying drawings.
도 2 는 본 발명에 따른 고내압 전력용 트랜지스터의 구성을 나타낸 단면도이고, 이는 NPN 바이폴라 트랜지스터를 예시한 것이다. 그리고, 도 3a 내지 도 3d 는 본 발명에 따른 고내압 전력용 트랜지스터의 제조 과정을 개략적으로 나타낸 공정도이다.2 is a cross-sectional view showing the configuration of a high breakdown voltage transistor according to the present invention, which illustrates an NPN bipolar transistor. 3A to 3D are process diagrams schematically illustrating a manufacturing process of a high breakdown voltage transistor according to the present invention.
상기 도면에서, 본 발명은 종래와는 달리 칩 가장자리 쪽에서 보호막(100) 바깥으로 노출되는 부분까지 N+ 형의 채널 스토퍼(60)를 연장하지 않고, 이와 반대되는 P 형 불순물 영역(22)을 형성하여 스파크를 유발하는 전극 역할을 못하도록 하는 것이다.In the drawing, the present invention does not extend the N + type channel stopper 60 from the chip edge side to the portion exposed outside the protective film 100, and forms the P type impurity region 22 opposite thereto. It does not serve as an electrode that causes sparks.
구체적으로, 본 발명의 제조 공정을 도 3a 내지 도 3d 에서 살펴보기로 한다.Specifically, the manufacturing process of the present invention will be described in Figures 3a to 3d.
도 3a 와 같이, N 형의 콜렉터 영역(10) 위에 저농도의 불순물로 이루어진 P 형의 베이스 저농도 영역(20)을 형성하고, 역시 P 형의 필드 리미팅 링(7)을 형성한다. 이와 동시에, 본 발명의 핵심인 칩 최외각 가장자리 쪽에도 저농도 영역의 P 형의 불순물 영역인 엣지 불순물 영역(22)을 형성한다.As shown in Fig. 3A, a P type base low concentration region 20 made of a low concentration of impurities is formed on the N type collector region 10, and a P type field limiting ring 7 is also formed. At the same time, the edge impurity region 22, which is a P-type impurity region in the low concentration region, is formed on the chip outermost edge side, which is the core of the present invention.
이 후, 도 3b 와 같이 P+ 형의 고농도 불순물로 이루어진 베이스 영역(30)을 형성한 후, 도 3c 와 같이 베이스 영역(20)(30) 내에 N+ 형의 에미터 영역(50)을 형성한다. 동시에, 엣지 불순물 영역(22)과 이웃하게 칩 안쪽으로 N+ 형의 채널 스토퍼(Channel Stopper)(60)를 형성한다.Thereafter, as shown in FIG. 3B, the base region 30 made of P + type high concentration impurity is formed, and then the N + type emitter region 50 is formed in the base regions 20 and 30 as shown in FIG. 3C. At the same time, an N + type channel stopper 60 is formed inside the chip adjacent to the edge impurity region 22.
최종적으로 도 3d 에서와 같이, 일반적인 반도체 제조 공정과 동일하게 콘택홀과 전극 들을 형성하는 데, 에미터 영역(50)에는 에미터 전극(80)을, 채널 스토퍼(60)에는 EQR 전극(90)을 각 각 형성하고, 표면을 안정화시킬 수 있도록 보호막(100)을 도포한다.Finally, as shown in FIG. 3D, the contact holes and the electrodes are formed in the same manner as in the general semiconductor manufacturing process. The emitter region 50 has an emitter electrode 80 and the channel stopper 60 has an EQR electrode 90. Are formed, and a protective film 100 is applied to stabilize the surface.
결국, 상기 보호막(100)을 도포하여 칩 가장자리 표면에는 엣지 불순물 영역(22) 만 노출되게 형성하여 최종 완성한다.As a result, the passivation layer 100 is coated to form only the edge impurity region 22 on the chip edge surface to be finally completed.
상술한 본 발명에 의하면, 보호막 바깥으로 채널 스토퍼를 노출되지 않고 이와 다른 형의 불순물을 칩 외각에 주입하여, 반도체 칩을 웨이퍼 상태로 특성 검사를 할 때 스파크를 발생시키지 않게 함으로써 제품의 수율 향상을 통해 원가 절감과 동시에 제품의 신뢰성을 높일수 있다.According to the present invention described above, by improving the product yield by injecting other types of impurities into the outer surface of the chip without exposing the channel stopper to the outside of the protective film, and avoiding spark generation when the semiconductor chip is inspected in the wafer state. This can reduce costs and increase product reliability.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970003154A KR100439850B1 (en) | 1997-01-31 | 1997-01-31 | High voltage transistor for preventing generation of spark in wafer inspection process |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970003154A KR100439850B1 (en) | 1997-01-31 | 1997-01-31 | High voltage transistor for preventing generation of spark in wafer inspection process |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980067238A true KR19980067238A (en) | 1998-10-15 |
| KR100439850B1 KR100439850B1 (en) | 2004-10-14 |
Family
ID=37357441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970003154A KR100439850B1 (en) | 1997-01-31 | 1997-01-31 | High voltage transistor for preventing generation of spark in wafer inspection process |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100439850B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100934216B1 (en) * | 2007-12-05 | 2009-12-29 | 한국전자통신연구원 | Short wavelength bipolar phototransistor and its manufacturing method |
-
1997
- 1997-01-31 KR KR1019970003154A patent/KR100439850B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100934216B1 (en) * | 2007-12-05 | 2009-12-29 | 한국전자통신연구원 | Short wavelength bipolar phototransistor and its manufacturing method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100439850B1 (en) | 2004-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1242532A (en) | Input protection arrangement for vlsi intergrated circuit devices | |
| US4835592A (en) | Semiconductor wafer with dice having briding metal structure and method of manufacturing same | |
| EP0177692A2 (en) | Protection device in an integrated circuit | |
| JPH0828426B2 (en) | Protection of IGFET integrated circuits from electrostatic discharge | |
| US4801995A (en) | Semiconductor device | |
| JP2005353815A (en) | Semiconductor device, its manufacturing method and defect detecting method thereof | |
| JP3590207B2 (en) | MOS capacitor | |
| US4443812A (en) | High-breakdown-voltage semiconductor device | |
| KR100439850B1 (en) | High voltage transistor for preventing generation of spark in wafer inspection process | |
| JP3792931B2 (en) | Semiconductor device and test method thereof | |
| US4890143A (en) | Protective clamp for MOS gated devices | |
| KR930011456B1 (en) | Semiconductor device | |
| KR100490333B1 (en) | Bipolar Transistors and Manufacturing Method | |
| JPH07249737A (en) | Planar semiconductor and its fabrication | |
| JP2550702B2 (en) | Power semiconductor device | |
| KR19980020523A (en) | Bipolar Transistors and Manufacturing Method Thereof | |
| JPH0710499Y2 (en) | Variable capacity diode device | |
| KR900015316A (en) | Semiconductor device | |
| JP2585556B2 (en) | Semiconductor integrated circuit device | |
| KR19980020525A (en) | Bipolar Transistor Manufacturing Method | |
| JPH04364079A (en) | Semiconductor device | |
| JPH08236770A (en) | Semiconductor element for power | |
| JPH0595036A (en) | Semiconductor device | |
| JPH05326844A (en) | Semiconductor integrated circuit | |
| JPS59194466A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120629 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |