KR19980066620A - 상호연결망으로서 파이브 채널을 사용한 클러스터 시스템 - Google Patents

상호연결망으로서 파이브 채널을 사용한 클러스터 시스템 Download PDF

Info

Publication number
KR19980066620A
KR19980066620A KR1019970002280A KR19970002280A KR19980066620A KR 19980066620 A KR19980066620 A KR 19980066620A KR 1019970002280 A KR1019970002280 A KR 1019970002280A KR 19970002280 A KR19970002280 A KR 19970002280A KR 19980066620 A KR19980066620 A KR 19980066620A
Authority
KR
South Korea
Prior art keywords
node
loop
nodes
transmission line
transmission
Prior art date
Application number
KR1019970002280A
Other languages
English (en)
Other versions
KR100207598B1 (ko
Inventor
김갑영
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019970002280A priority Critical patent/KR100207598B1/ko
Priority to CN98104317A priority patent/CN1102311C/zh
Priority to US09/013,466 priority patent/US6069986A/en
Priority to JP10029300A priority patent/JP2923491B2/ja
Publication of KR19980066620A publication Critical patent/KR19980066620A/ko
Application granted granted Critical
Publication of KR100207598B1 publication Critical patent/KR100207598B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/80—Optical aspects relating to the use of optical transmission for specific applications, not provided for in groups H04B10/03 - H04B10/70, e.g. optical power feeding or optical transmission through water
    • H04B10/801—Optical aspects relating to the use of optical transmission for specific applications, not provided for in groups H04B10/03 - H04B10/70, e.g. optical power feeding or optical transmission through water using optical interconnects, e.g. light coupled isolators, circuit board interconnections
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17356—Indirect interconnection networks
    • G06F15/17368—Indirect interconnection networks non hierarchical topologies
    • G06F15/17375—One dimensional, e.g. linear array, ring
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/35—Switches specially adapted for specific applications
    • H04L49/356—Switches specially adapted for specific applications for storage area networks
    • H04L49/357—Fibre channel switches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0038—System on Chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Multi Processors (AREA)
  • Small-Scale Networks (AREA)

Abstract

본 발명은 상호연결망으로서 파이버 채널을 사용한 전체 노드의 수가 소수인 클러스터 시스템에 관한 것으로서, 다중프로세서 시스템을 구성하는 각 프로세서를 노드라고 할 때, 제1 노드, 제2 노드, 제3 노드 및 제 4노드의 4개의 노드와 각 노드들을 연결하는 상호연결망을 포함하여 구성된 클러스터 시스템에 있어서, 상호연결망은 제1 노드, 제2 노드 및 제4 노드를 루프 형태로 연결하는 제1 전송루프; 제2 노드, 제3 노드 및 제1 노드를 루프 형태로 연결하는 제2 전송루프; 제3 노드, 제4 노드 및 제2 노드를 루프 형태로 연결하는 제3 전송루프; 및 제4 노드, 제1 노드 및 제3 노드를 루프 형태로 연결하는 제4 전송루프를 구비한 상호연결망임을 특징으로 한다.
본 발명에 의하면, 상호연결망이 지원하는 전체 노드의 수가 소수인 경우, 종래의 기술에 의한 상호연결망에 비하여 그 확장성은 다소 제한받지만, 적은 비용으로 구성할 수 있으며, 노드당 대역폭이 크며, 지연시간이 짧고, 오류감내 효과가 크다. 또한 공유 디스크를 연결하는 경우 큰 대역폭을 제공하고, 공유 디스크 액세스 시간이 짧게 된다.

Description

상호연결망으로서 파이브 채널을 사용한 클러스터 시스템
본 발명은 컴퓨터의 성능을 향상하기 위해 다수의 프로세서를 상호 연결한 병렬처리 시스템에 관한 것으로서, 특히 상호연결망으로서 파이버 채널을 사용한 전체 노드의 수가 소수인 클러스터 시스템에 관한 것이다.
기존의 업무용 병렬처리 프로그램들은 대칭다중프로세서(Symmetric Multi_Processor : 이하에서 SMP라 한다) 환경에서 효율적으로 실행되므로, 현재 대부분의 업무용 병렬처리 컴퓨터는 SMP를 기본노드로 사용하고 다수의 노드를 상호연결하는 구조로 이루어져 있다. SMP나 단일 프로세서를 갖는 컴퓨터를 기본노드로 하고, 다수의 노드를 소결합(loosely coupling)으로 연결된 시스템의 성능을 향상하기 위해서 다음과 같은 두가지 방법을 사용할 수 있다.
그 중 하나는 기존의 성능을 지닌 프로세서를 기본노드로 사용하지만 전체 시스템의 노드 수를 증가하여 원하는 성능을 얻는 방법이고, 다른 하나는 성능을 향상시킨 프로세서를 사용하는 방법이다. 상기 두 방법 중에서 어떤 방법을 사용하든지 연결망의 특성이 시스템 전체의 성능을 결정하는 중요한 요소가 되고, 그 중 시스템의 노드의 수를 증가하는 방법이 연결망의 특성에 더욱 의존적이다.
한편, 현재 컴퓨터 업체들은 프로세서의 성능향상을 위해 지속적으로 노력하고 있다. 고성능의 프로세서를 사용할 경우에는 2 내지 8 노드 범위에서 제한적인 확장성을 제공하는 클러스터(Cluster) 시스템이 시스템의 가격과 성능면에서 일반 고객의 요구에 충분히 부합된다. 그러므로 시스템 공급자의 입장에서는 다양한 고객들의 요구를 충족시키기 위하여 소수의 노드(2∼8)를 연결하는 연결망과 그 이상의 노드를 연결할 수 있는 연결망으로 이원화하여 개발하는 것이 바람직하다.
파이버 채널(Fibre Channel : 이하에서 FC라 한다)을 사용하여 클러스터 시스템을 구성하는 기존의 방식에는 패브릭(Fabric) 방식과 파이브 채널 임의 루프(Fibre Channel Arbitrary Loop : 이하에서 FC-AL이라 한다) 방식이 있다. 이하에서 기본노드에는 SMP를 사용하는 것으로 가정한다.
병렬처리 컴퓨터에서 실제로 사용하는 노드의 수가 연결망에서 제공하는 노드의 수보다 적은 경우에는 비록 확장성은 제공하지만, 사용하는 연결망에 대한 비용의 측면에서는 비효율적이다. 즉, 파이브 채널 스위치를 사용하여 패브릭을 구성하는 경우, 임의의 필요한 노드 수만큼 쉽게 확장할 수 있다. 그러나 패브릭을 구성하기 위해 필요한 스위치의 가격이 비싸고 실제 사용하는 포트의 수가 스위치에서 제공하는 포트의 수보다 적으면 시스템의 성능대 가격비가 높게 된다.
도 1은 두개의 노드를 연결하는 단순한 구조의 임의 루프(Arbitrary Loop :이하에서 AL이라 한다)망의 구조이다. SMP 슬랏에 꽂히는 FC 어뎁터 보드는 분리된 전송체널과 수신채널을 통해 다른 노드의 FC 어뎁터 보드와 연결되어 두개의 SMP들로 구성된 간단한 클러스터 시스템을 형성하게 된다. 채널 대역폭을 증가하려면 도 2와 같이 별도의 AL망을 사용할 수 있다. 이러한 경우 채널당 대역폭은 2배가 되고, 각각의 노드가 메시지를 전송할 수 있으므로 전체 시스템의 처리율(throughput)도 커진다. 하지만 어뎁터의 수가 2배로 증가하고, SMP 시스템당 슬랏도 2개가 필요하다.
도 3a와 도 3b는 3개의 노드를 연결하는 두가지 방식을 나타낸다. 도 3a에서는 3개의 노드를 두개의 분리된 AL망을 사용하여 채널당 대역폭와 처리율을 증가시킨 구조이다. 두개의 망을 3개의 노드가 공유함으로서 노드당 평균 유효 대역폭은 0.67B(B는 채널당 대역폭이다)로 증가한다. 이 경우, 어뎁터의 수는 모두 6개가 필요하고, 노드당 2개의 PCI(Peripheral Component Interface) 슬랏을 사용하여야 한다. 도 3b는 도 3a에서 사용한 물리적인 조건은 동일하게 적용하고, 연결방식만을 달리한 것으로, 노드당 최고 대역폭을 2배로 증가시킬 수 있고 메시지 지연시간도 줄일 수 있다. 그러나 하나의 채널에서 문제가 생겨서 메시지를 전송할 수 없을 때, 도 3a의 경우는 다른 루프를 통하여 정상적으로 동작할 수 있는 반면에 도 3b의 방법은 다른 노드를 거쳐서 전송하여야 하기 때문에 지연시간이 길어진다. 따라서, 응용분야에 따라 연결방법을 달리할 필요가 있다.
도 4는 4개의 노드를 연결하는 한 방법을 보인 것이다. 이것은 노드당 대역폭과 처리율을 개선하기 위해서 전형적인 FC-AL망을 3개 중첩하여 사용한 방법이다. 3개의 분리된 AL망을 구축하기 위해 각각의 노드는 3개의 어뎁터 보드를 설치해야 하며, 모두 12개의 어뎁터 보드가 필요하다. 이 경우에 4개의 노드 중 3개의 노드가 동시에 메시지를 전송할 수 있다. 노드당 대역폭은 평균적으로 0.75B이고최고 대역폭은 3B가 된다.
도 5는 패브릭을 사용하여 클러스터 시스템을 구성하는 하나의 방법을 보인 것이다. 이 방법은 상기 AL망에 비하여 패브릭으로 사용하는 파이브 채널 스위치가 제공하는 노드의 수까지 노드의 확장이 쉽다는 장점을 지닌다.
정리하면, 파이브 채널을 이용하여 클러스터 시스템을 구현하기 위한 종래의 기술로는 패브릭이나 AL 토폴로지를 사용하는 데, 패브릭으로 연결망을 구성하는 경우 높은 처리율을 얻을 수 있고 노드 확장이 쉽다는 장점이 있지만 비용이 많이 든다는 단점을 지니고, AL망은 채널을 여러 노드들이 공유함으로써 한번에 하나의 메시지만을 전송하기 때문에 같은 루프에 연결된 노드들이 동시에 메시지를 전송하려면 지연시간이 길어질 수 있다는 단점이 있다.
본 발명은 상기의 문제점을 해결하기 위하여 창작된 것으로서, 클러스터 시스템에서 전체 노드의 수가 소수인 경우, 그 확장성은 제한받더라도, 적은 비용으로 구성할 수 있으며, 노드당 대역폭이 크며, 지연시간이 짧고, 오류감내 효과가 큰 상호연결망으로서 파이브 채널을 사용한 클러스터 시스템을 제공함을 그 목적으로 한다.
도 1은 두 개의 노드를 임의 루프(AL) 방식으로 연결한 망구조를 도시한 것이다.
도 2는 도 1에서 AL을 하나 더 추가하여 처리율을 증가시킨 망구조를 도시한 것이다.
도 3a는 3개의 노드를 분리된 AL을 사용하여 연결한 망구조를 도시한 것이다.
도 3b는 3개의 노드를 전용경로를 사용하여 연결한 망구조를 도시한 것이다.
도 4는 4개의 노드를 세개의 분리된 AL을 사용하여 처리율을 증가시킨 망구조이다.
도 5는 스위치 패브릭을 사용한 클러스터 시스템의 구성도이다.
도 6은 본 발명에 의한 4개의 노드를 지닌 클러스터 시스템에서의 상호연결망을 도시한 것이다.
도 7a는 도 6에 의한 상호연결망에서 노드를 5 ∼ 8개로 확장한 구조를 도시한 것이다.
도 7b는 도 6 또는 도 7에 의한 상호연결망에서 디스크 노드를 접속한 구조를 도시한 것이다.
상기의 목적을 달성하기 위하여, 다중프로세서 시스템을 구성하는 각 프로세서를 노드라고 할 때, 제1 노드, 제2 노드, 제3 노드 및 제 4노드의 4개의 노드와 상기 각 노드들을 연결하는 상호연결망을 포함하여 구성된 본 발명에 의한 클러스터 시스템에 있어서, 상기 상호연결망은 상기 제1 노드, 상기 제2 노드 및 상기 제4 노드를 루프 형태로 연결하는 제1 전송루프; 상기 제2 노드, 상기 제3 노드 및 상기 제1 노드를 루프 형태로 연결하는 제2 전송루프; 상기 제3 노드, 상기 제4 노드 및 상기 제2 노드를 루프 형태로 연결하는 제3 전송루프; 및 상기 제4 노드, 상기 제1 노드 및 상기 제3 노드를 루프 형태로 연결하는 제4 전송루프를 구비한 상호연결망임을 특징으로 한다.
이하에서 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도 6은 대역폭, 지연시간, 처리율을 개선한 본 발명에 의한 상호연결망으로서, 지원되는 노드 수는 도 4와 같이 4개이고 단지 노드 간의 연결방식만을 바꾼 것이다. 다수의 AL을 조합하여 사용하는 방식이란 점에서, 이하에서는 이 연결 방식을 SOAL(Set of Arbitrary Loops)이라고 일컫는다.
SOAL에서는 FC 스위치를 사용하지 않으므로 낮은 가격으로 네트워크의 구성이 가능하며, 각 노드당 3개의 독립된 루프를 사용함으로써 고장감내 효과가 크다는 특징을 지닌다. 또한, 필요한 하드웨어는 규격화되어 있는 FC 어뎁터와 연결 케이블(파이버 광 케이블 또는 동축 케이블)만으로 구성되므로 상호연결망을 쉽게 구축할 수 있다.
도 6에서 보인 것처럼 4개 노드를 연결할 때, 4개의 AL이 사용되며 각각의 루프는 3개의 노드를 연결한다. 또한 각각의 루프는 다른 루프에 포함된 노드를 공유할 수 있다. 한 루프는 3개의 노드에 의해 공유되고(따라서 각 노드의 한 루프에 대한 평균 유효 대역폭은 B/3이다), 각 노드는 3개의 루프에 연결되므로, 노드당 평균 유효 대역폭은 B가 된다(도 4의 경우에는 0.75B이다). 각 노드는 최고 3B의 대역폭을 갖을 수 있다. 또한, 4개의 노드가 다른 루프를 사용해서 동시에 메시지를 전송할 수 있기 때문에 메시지 전송을 위해 다른 노드가 경로의 사용을 끝낼 때까지 대기할 필요가 없고, 각각의 루프는 세개이 노드에 연결되므로 경로 설정에 필요한 시간(즉, 지연시간)이 단축된다. 임의의 채널 하나에 오류가 발생한 경우에는 3개 노드의 평균 유효 대역폭이 B에서 2B/3으로 떨어지고, 오류가 발생한 채널과 연결되지 않은 한 노드는 여전히 오류 이전의 상태와 같이 평균 유효 대역폭을 B로 유지한다. 반면에 도 4의 경우에는 하나의 채널에 오류가 발생하면, 평균 유효 대역폭은 3B/4에서 B/2로 악화된다. 따라서, 본 발명에 의한 상호연결망에서는 채널에 문제가 있는 경우, 작은 성능 감쇄만으로 정상 동작을 유지할 수 있다.
도 7a는 도 6의 망 구조에서 노드를 5∼8까지 확장한 것이고, 도 7b는 공유 디스크 시스템을 사용할 때의 연결망을 도시한 것이다. 처음에 추가되는 다섯번째 노드의 위치는 A, B, C, D 중 어디에든 상관없으나, 다음 노드들은 시계방향이나 반시계방향으로 연속하여 추가하는 경우, 새로이 추가되는 노드는 두개의 어뎁터만 구비하면 된다. 새로운 루프는 노드가 7개 이상인 경우에 필요하며, 이때에는 모든 노드가 3개의 어뎁터를 구비하여야 한다.
시스템에 공유 디스크가 필요한 경우 도 7b처럼 추가할 수 있는데, 디스크에 접근하기 위해 4개의 분리된 경로를 사용함으로써 서로 다른 루프에 있는 노드들이 병렬로 디스크에 액세스할 수 있으므로 대기시간을 줄일 수 있다. 또한, 4개의 경로 중 하나에 이상이 발생할 경우, 나머지 3개의 경로를 사용해서 디스크에 액세스할 수 있다.
본 발명에 의한 SOAL 방식과 Fabric 방식을 서로 비교할 때, 필요한 어뎁터 수, 스위치 수 및 노드당 대역폭은 아래와 같다.
[표 1]
노드의 수 SOAL Fabric
어뎁터의 수(HD 배열 포함) 노드 대역폭 [Bytes/sec] 어뎁터의 수 필요한 스위치의 수(8포트 스우치) 노드 대역폭 [Bytes/sec]
2 2(3) B 2 1 B
3 6(8) 2B 3 1 B
4 12(16) 3B 4 1 B
5 14(18) 3B(하나의 노드는 2B) 5 1 B
6 16(20) 3B(두개의 노드는 2B) 6 1 B
7 21(25) 3B 7 1 B
8 24(28) 3B 8 2(HD에 대해1) B
표 1에서 B는 FC 호스트 어뎁터의 대역폭을 나타낸다. SOAL의 노드당 대역폭이 Fabric의 그것보다 평균적으로 2배가 크다. SOAL 구조에서는 메시지가 Fabric에서처럼 스위치를 거치지 않으므로 스위치를 통과할 때 걸리는 지연시간은 제거된다. Fabric의 경우, 스위치에서 오류가 발생하면 전체 클러스터 시스템이 정지할 수 있다는 단점이 있지만, SOAL에서는 각 노드당 물리적으로 분리된 3개의 루프가 있으므로 연결망의 관리, 오류 검출, 오류 감내 효과 등이 우수하다.
본 발명에 의하면, 상호연결망이 지원하는 전체 노드의 수가 소수인 경우, 종래의 기술에 의한 상호연결망에 비하여 그 확장성은 다소 제한받지만, 적은 비용으로 구성할 수 있으며, 노드당 대역폭이 크며, 지연시간이 짧고, 오류감내 효과가 크다. 또한 공유 디스크를 연결하는 경우 큰 대역폭을 제공하고, 공유 디스크 액세스 시간이 짧게 된다.

Claims (7)

  1. 다중프로세서 시스템을 구성하는 각 프로세서를 노드라고 할 때, 제1 노드, 제2 노드, 제3 노드 및 제 4노드의 4개의 노드와 상기 각 노드들을 연결하는 상호연결망을 포함하여 구성된 클러스터 시스템에 있어서, 상기 상호연결망은
    상기 제1 노드, 상기 제2 노드 및 상기 제4 노드를 루프 형태로 연결하는 제1 전송루프;
    상기 제2 노드, 상기 제3 노드 및 상기 제1 노드를 루프 형태로 연결하는 제2 전송루프;
    상기 제3 노드, 상기 제4 노드 및 상기 제2 노드를 루프 형태로 연결하는 제3 전송루프; 및
    상기 제4 노드, 상기 제1 노드 및 상기 제3 노드를 루프 형태로 연결하는 제4 전송루프를 구비한 상호연결망임을 특징으로 하는 클러스터 시스템.
  2. 제1항에 있어서,
    제5노드를 부가로 포함하고,
    상기 상호연결망은
    상기 제1 노드와 상기 제2 노드 사이를 연결하는 전송선들을 제1 전송선군, 상기 제2 노드와 상기 제3 노드 사이를 연결하는 전송선들을 제2 전송선군, 상기 제3 노드와 상기 제4 노드 사이를 연결하는 전송선들을 제3 전송선군, 그리고 상기 제4 노드와 상기 제1 노드 사이를 연결하는 전송선들을 제4 전송선군이라 할 때, 상기 제1 전송선군 또는 상기 제2 전송선군 또는 상기 제3 전송선군 또는 상기 제4 전송선군 중 어느 한 전송선군의 모든 전송선에 상기 제5 노드를 접속한 상호연결망임을 특징으로 하는 클러스터 시스템.
  3. 제2항에 있어서,
    제6노드를 부가로 포함하고,
    상기 상호연결망은
    상기 제5 노드를 제N 전송선군에 연결된 경우에는 상기 제6 노드를 제(N+1) 전송선군(단, N이 4이면 제1전송선군)의 모든 전송선에 접속하는 상호연결망임을 특징으로 하는 클러스터 시스템.
  4. 제3항에 있어서,
    제7 노드를 부가로 포함하고,
    상기 상호연결망은
    상기 제5 노드, 상기 제6 노드 및 상기 제7 노드를 루프 형태로 연결하는 제5 전송루프을 부가로 구비하고,
    상기 제6 노드가 제N 전송선군에 연결된 경우에는 상기 제7노드를 제(N+1) 전송선군(단, N이 4이면 제1전송선군)의 모든 전송선에 접속한 상호연결망임을 특징으로 하는 클러스터 시스템.
  5. 제4항에 있어서,
    제8 노드를 부가로 포함하고,
    상기 상호연결망은
    상기 제8 노드를 상기 제5 전송선의 모든 전송선에 접속하고,
    상기 제5 노드, 상기 제6 노드, 상기 제7 노드 및 상기 제8 노드를 각각 상기 제1 전송선군, 상기 제2 전송선군, 상기 제3 전송선군 및 상기 제4 전송선군의 모든 전송선에 접속한 상호연결망임을 특징으로 하는 클러스터 시스템.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 제1 노드, 상기 제2 노드, 상기 제3 노드, 상기 제4 노드, 상기 제5 노드, 상기 제6 노드, 상기 제7 노드 및 상기 제8 노드는 각각 소정의 수의 파이브 채널 어뎁터 보드를 구비함을 특징으로 하는 클러스터 시스템.
  7. 제1항 내지 제5항 중 어느 한 항에 있어서,
    디스크 시스템으로 구성된 디스크 노드를 부가로 포함하고,
    상기 상호연결망은,
    상기 디스크 노드를 상기 제2 노드와 상기 제4 노드 사이를 연결한 상기 제1 전송선, 상기 제3 노드와 상기 제1 노드 사이를 연결한 상기 제2 전송선, 상기 제4 노드와 상기 제2 노드 사이를 연결한 상기 제3 전송선, 상기 제1 노드와 상기 제3 노드 사이를 연결한 상기 제4 전송선에 접속한 상호연결망임을 특징으로 하는 클러스터 시스템.
KR1019970002280A 1997-01-27 1997-01-27 상호연결망으로서 파이브 채널을 사용한 클러스터시스템 KR100207598B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019970002280A KR100207598B1 (ko) 1997-01-27 1997-01-27 상호연결망으로서 파이브 채널을 사용한 클러스터시스템
CN98104317A CN1102311C (zh) 1997-01-27 1998-01-25 使用光纤通道作互连网络的集线器系统
US09/013,466 US6069986A (en) 1997-01-27 1998-01-26 Cluster system using fibre channel as interconnection network
JP10029300A JP2923491B2 (ja) 1997-01-27 1998-01-27 クラスタシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970002280A KR100207598B1 (ko) 1997-01-27 1997-01-27 상호연결망으로서 파이브 채널을 사용한 클러스터시스템

Publications (2)

Publication Number Publication Date
KR19980066620A true KR19980066620A (ko) 1998-10-15
KR100207598B1 KR100207598B1 (ko) 1999-07-15

Family

ID=19495605

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970002280A KR100207598B1 (ko) 1997-01-27 1997-01-27 상호연결망으로서 파이브 채널을 사용한 클러스터시스템

Country Status (4)

Country Link
US (1) US6069986A (ko)
JP (1) JP2923491B2 (ko)
KR (1) KR100207598B1 (ko)
CN (1) CN1102311C (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6816980B1 (en) 2000-09-15 2004-11-09 Zeronines Technology, Inc. Fault tolerant, state-compatible computer system and method
US6760861B2 (en) * 2000-09-29 2004-07-06 Zeronines Technology, Inc. System, method and apparatus for data processing and storage to provide continuous operations independent of device failure or disaster
US7711977B2 (en) * 2004-04-15 2010-05-04 Raytheon Company System and method for detecting and managing HPC node failure
US8190714B2 (en) 2004-04-15 2012-05-29 Raytheon Company System and method for computer cluster virtualization using dynamic boot images and virtual disk
US8335909B2 (en) 2004-04-15 2012-12-18 Raytheon Company Coupling processors to each other for high performance computing (HPC)
US8336040B2 (en) 2004-04-15 2012-12-18 Raytheon Company System and method for topology-aware job scheduling and backfilling in an HPC environment
US9178784B2 (en) 2004-04-15 2015-11-03 Raytheon Company System and method for cluster management based on HPC architecture
CN100422975C (zh) * 2005-04-22 2008-10-01 中国科学院过程工程研究所 一种面向粒子方法的并行计算系统

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4738476A (en) * 1984-11-19 1988-04-19 Lockheed Corporation Flexible coupling for fluid ducts
CA1293819C (en) * 1986-08-29 1991-12-31 Thinking Machines Corporation Very large scale computer
US5471622A (en) * 1989-10-04 1995-11-28 Paralogic, Inc. Run-time system having nodes for identifying parallel tasks in a logic program and searching for available nodes to execute the parallel tasks
US5197130A (en) * 1989-12-29 1993-03-23 Supercomputer Systems Limited Partnership Cluster architecture for a highly parallel scalar/vector multiprocessor system
US5218676A (en) * 1990-01-08 1993-06-08 The University Of Rochester Dynamic routing system for a multinode communications network
JPH03256158A (ja) * 1990-03-07 1991-11-14 Koufu Nippon Denki Kk プロセッサ間接続システム
US5361363A (en) * 1990-10-03 1994-11-01 Thinking Machines Corporation Input/output system for parallel computer for performing parallel file transfers between selected number of input/output devices and another selected number of processing nodes
GB9027663D0 (en) * 1990-12-20 1991-02-13 Sandoz Ltd Light-stabilizing compositions
US5228138A (en) * 1991-01-23 1993-07-13 Massachusetts Institute Of Technology Synchronization of hardware oscillators in a mesh-connected parallel processor
US5471623A (en) * 1991-02-26 1995-11-28 Napolitano, Jr.; Leonard M. Lambda network having 2m-1 nodes in each of m stages with each node coupled to four other nodes for bidirectional routing of data packets between nodes
JP2770603B2 (ja) * 1991-03-14 1998-07-02 三菱電機株式会社 並列計算機
JPH04305757A (ja) * 1991-04-02 1992-10-28 Ricoh Co Ltd マルチプロセッサーシステム
JPH0581216A (ja) * 1991-09-20 1993-04-02 Hitachi Ltd 並列プロセツサ
RO105026B1 (en) * 1991-10-10 1993-09-01 Ion Minca Network structure for parallel processing of calcullation programs
US5428803A (en) * 1992-07-10 1995-06-27 Cray Research, Inc. Method and apparatus for a unified parallel processing architecture
US5533198A (en) * 1992-11-30 1996-07-02 Cray Research, Inc. Direction order priority routing of packets between nodes in a networked system
US5414819A (en) * 1992-12-18 1995-05-09 Nec Research Institute, Inc. Optical interconnection network
US5598568A (en) * 1993-05-06 1997-01-28 Mercury Computer Systems, Inc. Multicomputer memory access architecture
US5701482A (en) * 1993-09-03 1997-12-23 Hughes Aircraft Company Modular array processor architecture having a plurality of interconnected load-balanced parallel processing nodes
US5655149A (en) * 1994-06-10 1997-08-05 Harris Corporation System for identifying a primary processor and non-primary processors after system reboot independent of processor positions and without using default primary processor identification
FR2723671B1 (fr) * 1994-08-10 1996-09-13 Tillerot Francois Repartiteur optique.
US5566342A (en) * 1994-08-31 1996-10-15 International Business Machines Corporation Scalable switch wiring technique for large arrays of processors

Also Published As

Publication number Publication date
CN1102311C (zh) 2003-02-26
US6069986A (en) 2000-05-30
JP2923491B2 (ja) 1999-07-26
CN1191436A (zh) 1998-08-26
KR100207598B1 (ko) 1999-07-15
JPH10222475A (ja) 1998-08-21

Similar Documents

Publication Publication Date Title
CN107769956B (zh) 计算系统和冗余资源连接结构
US10409766B2 (en) Computer subsystem and computer system with composite nodes in an interconnection structure
US6633946B1 (en) Flexible switch-based I/O system interconnect
KR100259276B1 (ko) 대역폭확장이 가능한 상호연결망
US20130343177A1 (en) Switching system and method for improving switching bandwidth
US20130073814A1 (en) Computer System
US5729756A (en) Torus networking method and apparatus having a switch for performing an I/O operation with an external device and changing torus size
US8160061B2 (en) Redundant network shared switch
KR100308908B1 (ko) 데이터 통신교환장치에서 디바이스 인터페이스 포트를 플렉시블하게 할당하는 장치 및 그 방법
US20130124597A1 (en) Node aggregation system for implementing symmetric multi-processing system
KR100207598B1 (ko) 상호연결망으로서 파이브 채널을 사용한 클러스터시스템
US20080101395A1 (en) System and Method for Networking Computer Clusters
KR20050089084A (ko) 클러스터 명령어 수준 병렬성 프로세서 및 클러스터 명령어수준 병렬성 프로세서에서의 버스 액세스 방법
US7987313B2 (en) Circuit of on-chip network having four-node ring switch structure
CN111224883B (zh) 一种高阶路由器的瓦片结构及其构建的高阶路由器
US20050050243A1 (en) Modified core-edge topology for a fibre channel network
US6646984B1 (en) Network topology with asymmetric fabrics
US20070226456A1 (en) System and method for employing multiple processors in a computer system
US20050038949A1 (en) Apparatus for enabling distributed processing across a plurality of circuit cards
US20030061326A1 (en) Managing one or more domains in a system
US5778193A (en) Multi-node data processing system
CN113918498B (zh) 一种服务器和数据中心
US6691295B2 (en) Managing one or more domains in a system over a network connection
KR0155266B1 (ko) 멀티프로세서 컴퓨터 시스템
CN110677278A (zh) 一种消息处理机

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080306

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee