JP2923491B2 - クラスタシステム - Google Patents
クラスタシステムInfo
- Publication number
- JP2923491B2 JP2923491B2 JP10029300A JP2930098A JP2923491B2 JP 2923491 B2 JP2923491 B2 JP 2923491B2 JP 10029300 A JP10029300 A JP 10029300A JP 2930098 A JP2930098 A JP 2930098A JP 2923491 B2 JP2923491 B2 JP 2923491B2
- Authority
- JP
- Japan
- Prior art keywords
- node
- transmission line
- transmission
- loop
- nodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005540 biological transmission Effects 0.000 claims description 125
- 238000000034 method Methods 0.000 claims description 21
- 239000000835 fiber Substances 0.000 claims description 9
- 239000004744 fabric Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/80—Optical aspects relating to the use of optical transmission for specific applications, not provided for in groups H04B10/03 - H04B10/70, e.g. optical power feeding or optical transmission through water
- H04B10/801—Optical aspects relating to the use of optical transmission for specific applications, not provided for in groups H04B10/03 - H04B10/70, e.g. optical power feeding or optical transmission through water using optical interconnects, e.g. light coupled isolators, circuit board interconnections
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17356—Indirect interconnection networks
- G06F15/17368—Indirect interconnection networks non hierarchical topologies
- G06F15/17375—One dimensional, e.g. linear array, ring
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/35—Switches specially adapted for specific applications
- H04L49/356—Switches specially adapted for specific applications for storage area networks
- H04L49/357—Fibre channel switches
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0038—System on Chip
Description
【０００１】
【発明の属する技術分野】本発明はコンピュータの性能
を向上させるために多数のプロセッサを相互接続した並
列処理システムに係り，特に，全体のノード数が比較的
少数であり，相互接続ネットワークとしてファイバチャ
ネルを使用したクラスタシステムに関する。
を向上させるために多数のプロセッサを相互接続した並
列処理システムに係り，特に，全体のノード数が比較的
少数であり，相互接続ネットワークとしてファイバチャ
ネルを使用したクラスタシステムに関する。
【０００２】
【従来の技術】従来の業務用並列処理プログラムは，対
称型多重プロセッサ（Ｓｙｍｍｅｔｒｉｃａｌ Ｍｕｌ
ｔｉＰｒｏｃｅｓｓｏｒ：以下，ＳＭＰと称する。）環
境で効率よく実行することができるので，現在多くの業
務用並列処理コンピュータでは，ＳＭＰを基本ノードと
して使用し，多数のノードを相互接続する構造を採用し
ている。
称型多重プロセッサ（Ｓｙｍｍｅｔｒｉｃａｌ Ｍｕｌ
ｔｉＰｒｏｃｅｓｓｏｒ：以下，ＳＭＰと称する。）環
境で効率よく実行することができるので，現在多くの業
務用並列処理コンピュータでは，ＳＭＰを基本ノードと
して使用し，多数のノードを相互接続する構造を採用し
ている。
【０００３】ＳＭＰや単一プロセッサを有するコンピュ
ータを基本ノードとし，多数のノードを疎結合した疎結
合多重プロセッサシステムの性能を向上させるために
は，次のような２つの方法を採用することができる。
ータを基本ノードとし，多数のノードを疎結合した疎結
合多重プロセッサシステムの性能を向上させるために
は，次のような２つの方法を採用することができる。
【０００４】第１の方法は，は既存の性能を有するプロ
セッサを基本ノードとして使用するが，全体システムの
ノード数を増加させて所望の性能を得る方法であり，第
２の方法は，性能自体を向上させたプロセッサを使用す
る方法である。前記２つの方法のうちいずれの方法を使
用しても，接続網の特性がシステム全体の性能を決定す
る重要な要素となり得るが，特に第１の方法，すなわち
システムのノードの数を増加する方法を採用した接続網
の場合には，システム特性の接続網への依存性が高い。
セッサを基本ノードとして使用するが，全体システムの
ノード数を増加させて所望の性能を得る方法であり，第
２の方法は，性能自体を向上させたプロセッサを使用す
る方法である。前記２つの方法のうちいずれの方法を使
用しても，接続網の特性がシステム全体の性能を決定す
る重要な要素となり得るが，特に第１の方法，すなわち
システムのノードの数を増加する方法を採用した接続網
の場合には，システム特性の接続網への依存性が高い。
【０００５】現在のコンピュータ業界では，高性能プロ
セッサが次々と開発されている。かかる高性能プロセッ
サを使用する場合には，２〜８のノードの範囲で制限的
な拡張性を有するクラスタシステムが，システムの価格
と性能面で一般ユーザの要求に十分に符合する。従っ
て，システム供給者の立場からは，多様なユーザ等の要
求を満たすために，少数のノード（２〜８個）を接続す
る接続網と，それ以上の数のノードを接続する接続網と
に２元化して開発することが望ましい。
セッサが次々と開発されている。かかる高性能プロセッ
サを使用する場合には，２〜８のノードの範囲で制限的
な拡張性を有するクラスタシステムが，システムの価格
と性能面で一般ユーザの要求に十分に符合する。従っ
て，システム供給者の立場からは，多様なユーザ等の要
求を満たすために，少数のノード（２〜８個）を接続す
る接続網と，それ以上の数のノードを接続する接続網と
に２元化して開発することが望ましい。
【０００６】ファイバチャネル（Ｆｉｂｒｅ Ｃｈａｎ
ｎｅｌ：以下，ＦＣと称する。）を使用してクラスタシ
ステムを構成する既存の方式には，ファブリック（Ｆａ
ｂｒｉｃ）方式とファイバチャネル任意ループ（Ｆｉｂ
ｒｅ Ｃｈａｎｎｅｌ Ａｒｂｉｔａｒａｒｙ Ｌｏｏ
ｐ：以下，ＦＣ−ＡＬと称する)方式がある。なお，以
下の説明において，基本ノードとしては，ＳＭＰを使用
するものと仮定する。
ｎｅｌ：以下，ＦＣと称する。）を使用してクラスタシ
ステムを構成する既存の方式には，ファブリック（Ｆａ
ｂｒｉｃ）方式とファイバチャネル任意ループ（Ｆｉｂ
ｒｅ Ｃｈａｎｎｅｌ Ａｒｂｉｔａｒａｒｙ Ｌｏｏ
ｐ：以下，ＦＣ−ＡＬと称する)方式がある。なお，以
下の説明において，基本ノードとしては，ＳＭＰを使用
するものと仮定する。
【０００７】並列処理コンピュータにおいて，実際に使
用するノードの数が接続網から提供されるノードより少
ない場合には，たとえ拡張性は確保できても，使用する
接続網に対する費用の面では非効率的である。すなわ
ち，ファイバチャネルスイッチを使用したファブリック
方式によりクラスタシステムを構成する場合には，高い
処理率が得られ，任意の必要なノード数だけ容易に拡張
することができる。しかし，ファブリックを構成するた
めに必要なスイッチは高く，実用のポート数がスイッチ
から提供されるポート数よりも少なければシステムの性
能対価格比が高くなるという問題があった。
用するノードの数が接続網から提供されるノードより少
ない場合には，たとえ拡張性は確保できても，使用する
接続網に対する費用の面では非効率的である。すなわ
ち，ファイバチャネルスイッチを使用したファブリック
方式によりクラスタシステムを構成する場合には，高い
処理率が得られ，任意の必要なノード数だけ容易に拡張
することができる。しかし，ファブリックを構成するた
めに必要なスイッチは高く，実用のポート数がスイッチ
から提供されるポート数よりも少なければシステムの性
能対価格比が高くなるという問題があった。
【０００８】これに対して，ＦＣ−ＡＬ方式によりクラ
スタシステムを構成する場合には，多数のノードがチャ
ネルを共有し一回に１つのメッセージのみを伝送する構
成であるため，同じループに接続されたノードが同時に
伝送を行おうとすれば遅延時間が延びるおそれがある。
スタシステムを構成する場合には，多数のノードがチャ
ネルを共有し一回に１つのメッセージのみを伝送する構
成であるため，同じループに接続されたノードが同時に
伝送を行おうとすれば遅延時間が延びるおそれがある。
【０００９】
【発明が解決しようとする課題】本発明は上記のような
従来の問題点に鑑みて成されたものであり，クラスタシ
ステムにおいて，全体のノード数が少数の場合には，そ
の拡張性は制限されても，低費用で構成でき，各ノード
あたりの帯域幅の大きく，遅延時間が短く，エラー許容
効果の大きな，新規かつ改良された相互接続ネットワー
クとしてファイバチャネルを使用したクラスタシステム
を提供することを目的としている。
従来の問題点に鑑みて成されたものであり，クラスタシ
ステムにおいて，全体のノード数が少数の場合には，そ
の拡張性は制限されても，低費用で構成でき，各ノード
あたりの帯域幅の大きく，遅延時間が短く，エラー許容
効果の大きな，新規かつ改良された相互接続ネットワー
クとしてファイバチャネルを使用したクラスタシステム
を提供することを目的としている。
【００１０】
【課題を解決するための手段】上記課題を解決するため
に，本発明によれば，第１ノードと，第２ノードと，第
３ノードと，第４ノードと，前記第１〜第４ノードを接
続する相互接続ネットワークとを含んでなるクラスタシ
ステムが提供される。そして，このクラスタシステムの
相互接続ネットワークは，第１ノード，第２ノード及び
第４ノードをループ状に接続する第１伝送ループと，第
２ノード，第３ノード及び第１ノードをループ状に接続
する第２伝送ループと，第３ノード，第４ノード及び第
２ノードをループ状に接続する第３伝送ループと，第４
ノード，第１ノード及び第３ノードをループ状に接続す
る第４伝送ループとから成ることを特徴としている。
に，本発明によれば，第１ノードと，第２ノードと，第
３ノードと，第４ノードと，前記第１〜第４ノードを接
続する相互接続ネットワークとを含んでなるクラスタシ
ステムが提供される。そして，このクラスタシステムの
相互接続ネットワークは，第１ノード，第２ノード及び
第４ノードをループ状に接続する第１伝送ループと，第
２ノード，第３ノード及び第１ノードをループ状に接続
する第２伝送ループと，第３ノード，第４ノード及び第
２ノードをループ状に接続する第３伝送ループと，第４
ノード，第１ノード及び第３ノードをループ状に接続す
る第４伝送ループとから成ることを特徴としている。
【００１１】さらに，第５ノードを含んだ場合には，前
記相互接続ネットワークは，第１ノードと第２ノードと
の間を接続する伝送線を第１伝送線群と，第２ノードと
第３ノードとの間を接続する伝送線を第２伝送線群と，
第３ノードと第４ノードとの間を接続する伝送線を第３
伝送線群と，第４ノードと第１ノードとの間を接続する
伝送線を第4伝送線群とする際，第1〜第4伝送線群のう
ち何れか１の伝送線群の全ての伝送線に第５ノードを接
続するように構成される。
記相互接続ネットワークは，第１ノードと第２ノードと
の間を接続する伝送線を第１伝送線群と，第２ノードと
第３ノードとの間を接続する伝送線を第２伝送線群と，
第３ノードと第４ノードとの間を接続する伝送線を第３
伝送線群と，第４ノードと第１ノードとの間を接続する
伝送線を第4伝送線群とする際，第1〜第4伝送線群のう
ち何れか１の伝送線群の全ての伝送線に第５ノードを接
続するように構成される。
【００１２】さらにまた，第６ノードを含んだ場合に
は，前記相互接続ネットワークは，前記第５ノードを第
Ｎ伝送線群に接続した場合には，前記第６ノードを第
（Ｎ＋１）伝送線群（ただし，Ｎが４ならば第１伝送線
群）の全ての伝送線に接続するように構成される。
は，前記相互接続ネットワークは，前記第５ノードを第
Ｎ伝送線群に接続した場合には，前記第６ノードを第
（Ｎ＋１）伝送線群（ただし，Ｎが４ならば第１伝送線
群）の全ての伝送線に接続するように構成される。
【００１３】さらにまた，第７ノードを含んだ場合に
は，前記相互接続ネットワークは，前記第５ノードと，
前記第６ノードと，前記第７ノードをループ状に接続す
る第５伝送ループを具備し，前記第６ノードが第Ｎ伝送
線群に接続された場合には，前記第７ノードを第（Ｎ＋
１）伝送線群（ただし，Ｎが４ならば第１伝送線群）の
全ての伝送線に接続するように構成される。
は，前記相互接続ネットワークは，前記第５ノードと，
前記第６ノードと，前記第７ノードをループ状に接続す
る第５伝送ループを具備し，前記第６ノードが第Ｎ伝送
線群に接続された場合には，前記第７ノードを第（Ｎ＋
１）伝送線群（ただし，Ｎが４ならば第１伝送線群）の
全ての伝送線に接続するように構成される。
【００１４】さらにまた，第８ノードを含んだ場合に
は，前記相互接続ネットワークは，前記第８ノードを前
記第５伝送線に接続し，前記第５ノード，前記第６ノー
ド，前記第７ノード及び前記第８ノードをそれぞれ前記
第１伝送線群，前記第２伝送線群，前記第３伝送線群及
び前記第４伝送線群の全ての伝送線に接続するように構
成される。
は，前記相互接続ネットワークは，前記第８ノードを前
記第５伝送線に接続し，前記第５ノード，前記第６ノー
ド，前記第７ノード及び前記第８ノードをそれぞれ前記
第１伝送線群，前記第２伝送線群，前記第３伝送線群及
び前記第４伝送線群の全ての伝送線に接続するように構
成される。
【００１５】また本発明にかかるクラスタシステムは，
前記第１ノード，前記第２ノード，前記第３ノード，前
記第４ノード，前記第５ノード，前記第６ノード，前記
第７ノード及び前記第８ノードがそれぞれ所定数のファ
イバチャネルアダプタボードを具備することが好まし
い。
前記第１ノード，前記第２ノード，前記第３ノード，前
記第４ノード，前記第５ノード，前記第６ノード，前記
第７ノード及び前記第８ノードがそれぞれ所定数のファ
イバチャネルアダプタボードを具備することが好まし
い。
【００１６】さらにまた，本発明にかかるクラスタシス
テムは，ディスクシステムよりなるディスクノードをさ
らに含み，前記相互接続ネットワークは，前記ディスク
ノードを，前記第２ノードと前記第４ノードとの間を接
続した前記第1伝送線と，前記第３ノードと前記第１ノ
ードとの間を接続した前記第２伝送線と，前記第４ノー
ドと前記第２ノードとの間を接続した前記第３伝送線
と，前記第１ノードと前記第３ノードとの間を接続した
前記第４伝送線とに接続するように構成される。
テムは，ディスクシステムよりなるディスクノードをさ
らに含み，前記相互接続ネットワークは，前記ディスク
ノードを，前記第２ノードと前記第４ノードとの間を接
続した前記第1伝送線と，前記第３ノードと前記第１ノ
ードとの間を接続した前記第２伝送線と，前記第４ノー
ドと前記第２ノードとの間を接続した前記第３伝送線
と，前記第１ノードと前記第３ノードとの間を接続した
前記第４伝送線とに接続するように構成される。
【００１７】
【発明の実施の形態】以下に，添付図面を参照しなが
ら，本発明にかかるクラスタシステムの好適な実施形態
について詳細に説明する。
ら，本発明にかかるクラスタシステムの好適な実施形態
について詳細に説明する。
【００１８】図1は，２つのノードを接続するための単
純化された任意ループ（Ａｒｂｉｔｒａｒｙ Ｌｏｏ
ｐ：以下，ＡＬと称する。）ネットワーク構造を示して
いる。図示のように，対応するＳＭＰスロットに挿入さ
れるＦＣアダプタボードは，相互に物理的に分離された
伝送チャネルと受信チャネルとを介して，他のノードの
ＦＣアダプタボードと接続されて２つのＳＭＰよりなる
簡単なクラスタシステムを形成することになる。チャネ
ル帯域幅を増加しようとする場合には，図２に示すよう
に，別のＡＬネットワークを使用することができる。こ
の場合，各チャネルあたりの帯域幅は２倍となり，各ノ
ードがメッセージを伝送することができるので，システ
ム全体の処理効率（スループット）も向上する。しか
し，図示のように，アダプタの数が２倍に増加し，各Ｓ
ＭＰあたりのスロットも２つ必要である。
純化された任意ループ（Ａｒｂｉｔｒａｒｙ Ｌｏｏ
ｐ：以下，ＡＬと称する。）ネットワーク構造を示して
いる。図示のように，対応するＳＭＰスロットに挿入さ
れるＦＣアダプタボードは，相互に物理的に分離された
伝送チャネルと受信チャネルとを介して，他のノードの
ＦＣアダプタボードと接続されて２つのＳＭＰよりなる
簡単なクラスタシステムを形成することになる。チャネ
ル帯域幅を増加しようとする場合には，図２に示すよう
に，別のＡＬネットワークを使用することができる。こ
の場合，各チャネルあたりの帯域幅は２倍となり，各ノ
ードがメッセージを伝送することができるので，システ
ム全体の処理効率（スループット）も向上する。しか
し，図示のように，アダプタの数が２倍に増加し，各Ｓ
ＭＰあたりのスロットも２つ必要である。
【００１９】図３及び図４は，３つのノードを接続する
ための２つの方式を示している。図３では，３つのノー
ドを２つの分離されたＡＬネットワークを使用して，各
チャネルあたり帯域幅とスループットを向上させてい
る。ここで平均有効帯域幅ＥＢは，ネットワーク数を
Ｍ，ノード数をＮとすると，ＥＢ＝Ｍ／Ｎで表せる。こ
こで，図３に示す例では，２つのネットワークを３つの
ノードが共有しているので，各ノードあたりの平均有効
帯域幅は０．６７Ｂ（ここで，Ｂは各チャネルあたり帯
域幅である。）に増加する。この場合，アダプタは６つ
必要であり，各ノードあたり２つのＰＣＩスロットが必
要となる。
ための２つの方式を示している。図３では，３つのノー
ドを２つの分離されたＡＬネットワークを使用して，各
チャネルあたり帯域幅とスループットを向上させてい
る。ここで平均有効帯域幅ＥＢは，ネットワーク数を
Ｍ，ノード数をＮとすると，ＥＢ＝Ｍ／Ｎで表せる。こ
こで，図３に示す例では，２つのネットワークを３つの
ノードが共有しているので，各ノードあたりの平均有効
帯域幅は０．６７Ｂ（ここで，Ｂは各チャネルあたり帯
域幅である。）に増加する。この場合，アダプタは６つ
必要であり，各ノードあたり２つのＰＣＩスロットが必
要となる。
【００２０】図４は，図３に示す接続方式と同一の物理
的構成を適用し，接続方式のみを異にした場合を示して
いる。かかる構成によれば，ノードあたりの最高帯域幅
を２倍に増加でき，メッセージ遅延時間も低減すること
ができる。しかし，ある一つのチャネルで問題が生じて
メッセージを転送できない場合に，図３に示す構成であ
れば，他のループを通して正常に動作させることが可能
であるのに対して，図４に示す構成の場合には，他のノ
ードを介して伝送する必要があるので遅延時間が延び
る。従って，応用分野によって接続方法を変更する必要
がある。
的構成を適用し，接続方式のみを異にした場合を示して
いる。かかる構成によれば，ノードあたりの最高帯域幅
を２倍に増加でき，メッセージ遅延時間も低減すること
ができる。しかし，ある一つのチャネルで問題が生じて
メッセージを転送できない場合に，図３に示す構成であ
れば，他のループを通して正常に動作させることが可能
であるのに対して，図４に示す構成の場合には，他のノ
ードを介して伝送する必要があるので遅延時間が延び
る。従って，応用分野によって接続方法を変更する必要
がある。
【００２１】図５は，4つのノードを接続するための１
つの方法を示したものである。これは各ノードあたりの
帯域幅とスループットを改善するために，典型的なＦＣ
−ＡＬネットワークを３重に使用した方法である。３つ
の分離されたＡＬネットワークを構築するために，各ノ
ードには３つのアダプタボードを設置する必要があり，
全部で１２個のアダプタボードが必要である。この場
合，４つのノードのうち３つのノードが同時にメッセー
ジを伝送することができる。そして，各ノードあたりの
帯域幅は平均０．７５Ｂとなり，最高帯域幅は３Ｂとな
る。
つの方法を示したものである。これは各ノードあたりの
帯域幅とスループットを改善するために，典型的なＦＣ
−ＡＬネットワークを３重に使用した方法である。３つ
の分離されたＡＬネットワークを構築するために，各ノ
ードには３つのアダプタボードを設置する必要があり，
全部で１２個のアダプタボードが必要である。この場
合，４つのノードのうち３つのノードが同時にメッセー
ジを伝送することができる。そして，各ノードあたりの
帯域幅は平均０．７５Ｂとなり，最高帯域幅は３Ｂとな
る。
【００２２】図６は，ファブリック方式のクラスタシス
テムの一構成例を示している。この方法は，図３〜図５
に関連して説明したＡＬネットワークと比較して，ノー
ド数をファブリックとして使用するファイバチャネルス
イッチが提供するノード数まで容易に拡張できるという
長所を有している。
テムの一構成例を示している。この方法は，図３〜図５
に関連して説明したＡＬネットワークと比較して，ノー
ド数をファブリックとして使用するファイバチャネルス
イッチが提供するノード数まで容易に拡張できるという
長所を有している。
【００２３】図７は，帯域幅，遅延時間，スループット
を改善した本実施の形態にかかる相互接続ネットワーク
の一例を示しており，支援されるノード数は，図５に示
す場合と同様に４つであるが，ノード間の接続方式が本
発明に基づいて構成されている。本実施の形態にかかる
方式は，複数のＡＬを組合わせて使用する方式であると
いう特徴を有しているので，以下では，この接続方式を
ＳＯＡＬ（Ｓｅｔ ＯｆＡｒｂｉｔｒａｒｙ Ｌｏｏｐ
ｓ）と称することにする。
を改善した本実施の形態にかかる相互接続ネットワーク
の一例を示しており，支援されるノード数は，図５に示
す場合と同様に４つであるが，ノード間の接続方式が本
発明に基づいて構成されている。本実施の形態にかかる
方式は，複数のＡＬを組合わせて使用する方式であると
いう特徴を有しているので，以下では，この接続方式を
ＳＯＡＬ（Ｓｅｔ ＯｆＡｒｂｉｔｒａｒｙ Ｌｏｏｐ
ｓ）と称することにする。
【００２４】このＳＯＡＬ方式は，ＦＣスイッチを使用
しないため，安価でネットワークの構成が可能であり，
各ノードあたり３つの独立されたループを使用すること
により，エラー許容効果の大きいという特徴を有してい
る。また，システムを構成する上で必要とされるハード
ウェアは，規格化されたＦＣアダプタと接続ケーブル
（ファイバ光ケーブルまたは同軸ケーブル）のみなの
で，相互接続ネットワークを容易に構築することができ
る。
しないため，安価でネットワークの構成が可能であり，
各ノードあたり３つの独立されたループを使用すること
により，エラー許容効果の大きいという特徴を有してい
る。また，システムを構成する上で必要とされるハード
ウェアは，規格化されたＦＣアダプタと接続ケーブル
（ファイバ光ケーブルまたは同軸ケーブル）のみなの
で，相互接続ネットワークを容易に構築することができ
る。
【００２５】図７に示すように，４つのノードを接続す
る場合には，４つのＡＬが使用され，各ＡＬは３つのノ
ードを接続している。また，各ループは他のループに含
まれたノードを共有することができる。１つのループは
３つのノードにより共有されるので，各ノードの１つの
ループに対する平均有効帯域幅はＢ／３となる。また，
各ノードは３つのループに接続されるので，各ノードあ
たりの平均有効帯域幅はＢとなる。この点，図５に示す
構成の場合には，平均有効帯域幅は，０．７５Ｂであ
る。そして，各ノードは最高３Ｂの帯域幅を持ってい
る。
る場合には，４つのＡＬが使用され，各ＡＬは３つのノ
ードを接続している。また，各ループは他のループに含
まれたノードを共有することができる。１つのループは
３つのノードにより共有されるので，各ノードの１つの
ループに対する平均有効帯域幅はＢ／３となる。また，
各ノードは３つのループに接続されるので，各ノードあ
たりの平均有効帯域幅はＢとなる。この点，図５に示す
構成の場合には，平均有効帯域幅は，０．７５Ｂであ
る。そして，各ノードは最高３Ｂの帯域幅を持ってい
る。
【００２６】また，本実施の形態においては，４つのノ
ードが別のループを使用して同時にメッセージを伝送す
ることができるので，メッセージ伝送のために他のノー
ドが経路の使用を終えるまで待機する必要がなく，各ル
ープは３つのノードに接続されているので，経路設定に
必要な時間（遅延時間）が短縮される。
ードが別のループを使用して同時にメッセージを伝送す
ることができるので，メッセージ伝送のために他のノー
ドが経路の使用を終えるまで待機する必要がなく，各ル
ープは３つのノードに接続されているので，経路設定に
必要な時間（遅延時間）が短縮される。
【００２７】また，任意のチャネルのうち１つにエラー
が発生した場合には，３つのノードの平均有効帯域幅が
Ｂから２Ｂ／３に落ちるが，エラーの発生したチャネル
と接続されない限り，ノードは依然としてエラー前の状
態のように平均有効帯域幅をＢを維持することができ
る。これに対して，図５に示す構成の場合には，１つの
チャネルにエラーが発生すると，平均有効帯域幅は３Ｂ
／４からＢ／２に悪化してしまう。このように，本実施
の形態にかかる相互接続ネットワークによれば，あるチ
ャネルに問題が生じた場合であっても，性能の低下を最
小限に抑えて正常動作を維持することができる。
が発生した場合には，３つのノードの平均有効帯域幅が
Ｂから２Ｂ／３に落ちるが，エラーの発生したチャネル
と接続されない限り，ノードは依然としてエラー前の状
態のように平均有効帯域幅をＢを維持することができ
る。これに対して，図５に示す構成の場合には，１つの
チャネルにエラーが発生すると，平均有効帯域幅は３Ｂ
／４からＢ／２に悪化してしまう。このように，本実施
の形態にかかる相互接続ネットワークによれば，あるチ
ャネルに問題が生じた場合であっても，性能の低下を最
小限に抑えて正常動作を維持することができる。
【００２８】図８は，図７のネットワーク構造のノード
数を５〜８まで拡張した場合を示している。さらに，図
９は，共有ディスクシステムを使用する際の接続ネット
ワークの例を示したものである。新たに追加される５番
目のノードは，点線で示された部分のうち何処に配置し
ても構わない。しかし，６番目以降に追加されるノード
は，一定の規則，例えば時計方向や反時計方向に連続的
に追加されることが好ましい。そして，本実施の形態に
かかるクラスタシステムによると，新たに追加されるノ
ードは，２つのアダプタのみ具備すればよい。さらに，
本実施の形態にかかるクラスタシステムのノードが7つ
以上の場合には，新たなループが必要である。またこの
時には全てのノードが３つのアダプタを具備する必要が
ある。
数を５〜８まで拡張した場合を示している。さらに，図
９は，共有ディスクシステムを使用する際の接続ネット
ワークの例を示したものである。新たに追加される５番
目のノードは，点線で示された部分のうち何処に配置し
ても構わない。しかし，６番目以降に追加されるノード
は，一定の規則，例えば時計方向や反時計方向に連続的
に追加されることが好ましい。そして，本実施の形態に
かかるクラスタシステムによると，新たに追加されるノ
ードは，２つのアダプタのみ具備すればよい。さらに，
本実施の形態にかかるクラスタシステムのノードが7つ
以上の場合には，新たなループが必要である。またこの
時には全てのノードが３つのアダプタを具備する必要が
ある。
【００２９】システムに共有ディスクが必要な場合に
は，図９に示すようにクラスタシステムを構成すること
ができる。ディスクにアクセスするための４つの分離さ
れた経路が構成されるので，相異なるループ上のノード
が並列にディスクにアクセスすることができる。その結
果，経路設定のための待機時間を短縮することができ
る。また，４つの経路のうち１つにエラーが発生した場
合であっても，残り３つの経路を使用してディスクにア
クセスすることができる。
は，図９に示すようにクラスタシステムを構成すること
ができる。ディスクにアクセスするための４つの分離さ
れた経路が構成されるので，相異なるループ上のノード
が並列にディスクにアクセスすることができる。その結
果，経路設定のための待機時間を短縮することができ
る。また，４つの経路のうち１つにエラーが発生した場
合であっても，残り３つの経路を使用してディスクにア
クセスすることができる。
【００３０】本実施の形態にかかるＳＯＡＬ方式とファ
ブリック方式を相互に比較すると，ノード数に応じて，
必要とされるアダプタの数，スイッチ数，及びノードあ
たり帯域幅は，表１に示す次の通りである。
ブリック方式を相互に比較すると，ノード数に応じて，
必要とされるアダプタの数，スイッチ数，及びノードあ
たり帯域幅は，表１に示す次の通りである。
【００３１】
【表１】
【００３２】表１においてＢはＦＣホストアダプタの帯
域幅を示している。表１より明らかなように，ＳＯＡＬ
のノードあたりの帯域幅は，ファブリックのノードあた
りの帯域幅より，平均２倍が大きい。また，ＳＯＡＬ構
造では，メッセージがファブリック構造のようにスイッ
チを経ないので，スイッチの通過時にかかる遅延時間も
除去される。
域幅を示している。表１より明らかなように，ＳＯＡＬ
のノードあたりの帯域幅は，ファブリックのノードあた
りの帯域幅より，平均２倍が大きい。また，ＳＯＡＬ構
造では，メッセージがファブリック構造のようにスイッ
チを経ないので，スイッチの通過時にかかる遅延時間も
除去される。
【００３３】ファブリック構造の場合，あるスイッチか
らエラーが発生すれば，クラスタシステム全体が停止す
るという短所があるが，ＳＯＡＬ構造では，各ノードあ
たり物理的に分離された３つのループがあるためかかる
心配がない。したがって，ＳＯＡＬ構造はファブリック
構造に比較して，接続網の管理，エラーの検出，エラー
許容効果など点において優れている。
らエラーが発生すれば，クラスタシステム全体が停止す
るという短所があるが，ＳＯＡＬ構造では，各ノードあ
たり物理的に分離された３つのループがあるためかかる
心配がない。したがって，ＳＯＡＬ構造はファブリック
構造に比較して，接続網の管理，エラーの検出，エラー
許容効果など点において優れている。
【００３４】以上，添付図面を参照しながら，本発明に
かかるクラスタシステムの好適な実施形態について説明
したが，本発明はかかる例に限定されない。当業者であ
れば，特許請求の範囲に記載された技術的思想の範疇内
において各種の変更例または修正例に想到し得ることは
明らかであり，それらについても当然に本発明の技術的
思想の範疇内に属するものと了解される。
かかるクラスタシステムの好適な実施形態について説明
したが，本発明はかかる例に限定されない。当業者であ
れば，特許請求の範囲に記載された技術的思想の範疇内
において各種の変更例または修正例に想到し得ることは
明らかであり，それらについても当然に本発明の技術的
思想の範疇内に属するものと了解される。
【００３５】
【発明の効果】本発明によれば，相互接続ネットワーク
が支援する全体ノードが少数である場合に，従来の技術
による相互接続ネットワークに比べてその拡張性は多少
制限されるが，安価で構成でき，ノードあたりの帯域幅
が大きく，遅延時間が短く，かつエラー許容効果が大き
い。また，共有ディスクを接続する場合には，大きな帯
域幅を提供し，共有ディスクアクセス時間が短縮され
る。
が支援する全体ノードが少数である場合に，従来の技術
による相互接続ネットワークに比べてその拡張性は多少
制限されるが，安価で構成でき，ノードあたりの帯域幅
が大きく，遅延時間が短く，かつエラー許容効果が大き
い。また，共有ディスクを接続する場合には，大きな帯
域幅を提供し，共有ディスクアクセス時間が短縮され
る。
【図１】２つのノードを任意ループ（ＡＬ）方式で接続
したネットワーク構造を示した説明図である。
したネットワーク構造を示した説明図である。
【図２】図１に示すネットワーク構造にＡＬをもう１つ
追加してスループットを向上させたネットワーク構造の
概略構成を示した説明図である。
追加してスループットを向上させたネットワーク構造の
概略構成を示した説明図である。
【図３】３つのノードを分離されたＡＬを使用して接続
したネットワーク構造の概略構成を示した説明図であ
る。図面である。
したネットワーク構造の概略構成を示した説明図であ
る。図面である。
【図４】３つのノードを専用経路を使用して接続したネ
ットワーク構造の概略構成を示した説明図である。
ットワーク構造の概略構成を示した説明図である。
【図５】４つのノードを３つの分離されたＡＬを使用し
てスループットを向上させたネットワーク構造の概略構
成を示した説明図である。
てスループットを向上させたネットワーク構造の概略構
成を示した説明図である。
【図６】スイッチファブリック方式のネットワーク構造
を採用したクラスタシステムの概略構成を示す説明図で
ある。
を採用したクラスタシステムの概略構成を示す説明図で
ある。
【図７】本発明の実施の一形態にかかる４つのノードを
有するクラスタシステムにおける相互接続ネットワーク
構造を示した説明図である。
有するクラスタシステムにおける相互接続ネットワーク
構造を示した説明図である。
【図８】図７に示す相互接続ネットワークにおいて，ノ
ードを５〜８つに拡張したネットワーク構造を示す説明
図である。
ードを５〜８つに拡張したネットワーク構造を示す説明
図である。
【図９】図７または図８に示す相互接続ネットワークに
おいて，ディスクノードを接続したネットワーク構造を
示す説明図である。
おいて，ディスクノードを接続したネットワーク構造を
示す説明図である。
Claims (7)
- 【請求項１】 第１ノードと，第２ノードと，第３ノー
ドと，第４ノードと，前記第１〜第４ノードを接続する
相互接続ネットワークとを備えたクラスタシステムにお
いて， 前記相互接続ネットワークは，ファイバチャネルスイッチを使用せずに接続される， 前記第１ノードと前記第２ノードを接続する伝送線と，
前記第２ノードと前記第４ノードを接続する伝送線と，
前記第４ノードと前記第１ノードを接続する伝送線によ
り，前記第１ノードと前記第２ノードと前記第４ノード
をループ状に接続した第１伝送ループと， 前記第２ノードと前記第３ノードを接続する伝送線と，
前記第３ノードと前記第１ノードを接続する伝送線と，
前記第１ノードと前記第２ノードを接続する伝送線によ
り，前記第１ノードと前記第２ノードと前記第３ノード
をループ状に接続した第２伝送ループと， 前記第３ノードと前記第４ノードを接続する伝送線と，
前記第４ノードと前記第２ノードを接続する伝送線と，
前記第２ノードと前記第３ノードを接続する伝送線によ
り，第２ノードと第３ノードと第４ノードをループ状に
接続した第３伝送ループと， 前記第４ノードと前記第１ノードを接続する伝送線と，
前記第１ノードと前記第３ノードを接続する伝送線と，
前記第３ノードと前記第４ノードを接続する伝送線によ
り，前記第１ノードと前記第３ノードと前記第４ノード
をループ状に接続した第４伝送ループと， を含み； 前記第１〜第４伝送ループは，相互に物理的に独立であ
る； ことを特徴とする，クラスタシステム。 - 【請求項２】 さらに第５ノードを含み，前記相互接続
ネットワークを拡張して前記第１〜第５ノードを接続す
る際に， 前記第１伝送ループにおいて前記第１ノードと前記第２
ノードを接続する伝送線と，前記第２伝送ループにおい
て前記第１ノードと前記第２ノードを接続する 伝送線を
含む伝送線群を第１伝送線群とし， 前記第２伝送ループにおいて前記第２ノードと前記第３
ノードを接続する伝送線と，前記第３伝送ループにおい
て前記第２ノードと前記第３ノードを接続する伝送線を
含む伝送線群を第２伝送線群とし， 前記第３伝送ループにおいて前記第３ノードと前記第４
ノードを接続する伝送線と，前記第４伝送ループにおい
て前記第３ノードと前記第４ノードを接続する伝送線を
含む伝送線群を第３伝送線群とし， 前記第１伝送ループにおいて前記第１ノードと前記第４
ノードを接続する伝送線と，前記第４伝送ループにおい
て前記第１ノードと前記第４ノードを接続する伝送線を
含む伝送線群を第４伝送線群とした場合に， 前記第５ノードは，第１伝送線群〜第４伝送線群のうち
いずれか１つの伝送線群に含まれるすべての伝送線と接
続される ことを特徴とする，請求項１に記載のクラスタ
システム。 - 【請求項３】 さらに第６ノードを含み，前記相互接続
ネットワークを拡張して前記第１〜第６ノードを接続す
る際に， 前記第５ノードを第１伝送線群〜第４伝送線群のうち第
Ｎ伝送線群（ここで，Ｎは，１，２，３又は４いずれか
である）に含まれるすべての伝送線と接続した場合に
は，前記第６ノードは第（Ｎ＋１）伝送線群（ただし，
Ｎが４である場合には第１伝送線群）に含まれるすべて
の伝送線と接続されることを特徴とする，請求項２に記
載のクラスタシステム。 - 【請求項４】 さらに第７ノードを含み，前記相互接続
ネットワークを拡張して前記第１〜第７ノードを接続す
る際に， 前記第５ノードと前記第６ノードを接続する伝送線と，
前記第６ノードと前記第７ノードを接続する伝送線と，
前記第７ノードと前記第５ノードを接続する伝送線によ
り，前記第５ノードと前記第６ノードと前記第７ノード
をループ状に接続し，前記第１〜第４伝送ループと物理
的に独立な第５伝送ループを構成し， 前記第５ノードを前記第１伝送線群〜第４伝送線群のう
ち第Ｎ伝送線群（ここで，Ｎは，１，２，３又は４のい
ずれかである）に含まれるすべての伝送線と接続した場
合には，前記第７ノードは第（Ｎ＋２）伝送線群（ただ
し，Ｎが３であ る場合には第１伝送線群，Ｎが４である
場合には第２伝送線群）に含まれるすべての伝送線と接
続される ことを特徴とする，請求項３に記載のクラスタ
システム。 - 【請求項５】 さらに第８ノードを含み，前記相互接続
ネットワークを拡張して前記第１〜第８ノードを接続す
る際に， 前記第５伝送ループを拡張して，前記第５ノードと前記
第６ノードを接続する伝送線と，前記第６ノードと前記
第７ノードを接続する伝送線と，前記第７ノードと前記
第８ノードを接続する伝送線と，前記第８ノードと前記
第５ノードを接続する伝送線により，第５ノードと第６
ノードと第７ノードと第８ノードをループ状に接続し，
前記第１〜第４伝送ループと相互に物理的に独立な第６
伝送ループを構成し， 前記第５ノードを前記第１伝送線群〜第４伝送線群のう
ち第Ｎ伝送線群（ここで，Ｎは，１，２，３又は４のい
ずれかである）に含まれるすべての伝送線と接続した場
合には，第８ノードは第（Ｎ＋３）伝送線群（ただし，
Ｎが２である場合には第１伝送線群，Ｎが３である場合
には第２伝送線群，Ｎが４である場合には第３伝送線
群）に含まれるすべての伝送線と接続される ことを特徴
とする，請求項４に記載のクラスタシステム。 - 【請求項６】 前記第１ノード，前記第２ノード，前記
第３ノードおよび前記第４ノードはそれぞれ３つのファ
イバチャネルアダプタボードを備えていることを特徴と
する，請求項１，２，３，４または５のいずれかに記載
のクラスタシステム。 - 【請求項７】 さらにディスクシステムで構成されたデ
ィスクノードを含み， 前記ディスクノードは，前記第１伝送ループにおいて前
記第２ノードと前記第４ノードを接続する伝送線と，前
記第２伝送ループにおいて前記第３ノードと前記第１ノ
ードを接続する伝送線と，前記第３伝送ループにおいて
前記第４ノードと前記第２ノードを接続する伝送線と，
前記第４伝送ループにおいて前記第１ノードと前記第３
ノードを接続する伝送線にそれぞれ接続されることを特
徴とする，請求項１，２，３，４，５または６のいずれ
かに記載のクラスタシステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1997P2280 | 1997-01-27 | ||
| KR1019970002280A KR100207598B1 (ko) | 1997-01-27 | 1997-01-27 | 상호연결망으로서 파이브 채널을 사용한 클러스터시스템 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10222475A JPH10222475A (ja) | 1998-08-21 |
| JP2923491B2 true JP2923491B2 (ja) | 1999-07-26 |
Family
ID=19495605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10029300A Expired - Fee Related JP2923491B2 (ja) | 1997-01-27 | 1998-01-27 | クラスタシステム |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6069986A (ja) |
| JP (1) | JP2923491B2 (ja) |
| KR (1) | KR100207598B1 (ja) |
| CN (1) | CN1102311C (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6816980B1 (en) | 2000-09-15 | 2004-11-09 | Zeronines Technology, Inc. | Fault tolerant, state-compatible computer system and method |
| US6760861B2 (en) * | 2000-09-29 | 2004-07-06 | Zeronines Technology, Inc. | System, method and apparatus for data processing and storage to provide continuous operations independent of device failure or disaster |
| US8335909B2 (en) | 2004-04-15 | 2012-12-18 | Raytheon Company | Coupling processors to each other for high performance computing (HPC) |
| US8336040B2 (en) | 2004-04-15 | 2012-12-18 | Raytheon Company | System and method for topology-aware job scheduling and backfilling in an HPC environment |
| US8190714B2 (en) | 2004-04-15 | 2012-05-29 | Raytheon Company | System and method for computer cluster virtualization using dynamic boot images and virtual disk |
| US9178784B2 (en) | 2004-04-15 | 2015-11-03 | Raytheon Company | System and method for cluster management based on HPC architecture |
| US7711977B2 (en) * | 2004-04-15 | 2010-05-04 | Raytheon Company | System and method for detecting and managing HPC node failure |
| CN100422975C (zh) * | 2005-04-22 | 2008-10-01 | 中国科学院过程工程研究所 | 一种面向粒子方法的并行计算系统 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4738476A (en) * | 1984-11-19 | 1988-04-19 | Lockheed Corporation | Flexible coupling for fluid ducts |
| CA1293819C (en) * | 1986-08-29 | 1991-12-31 | Thinking Machines Corporation | Very large scale computer |
| US5471622A (en) * | 1989-10-04 | 1995-11-28 | Paralogic, Inc. | Run-time system having nodes for identifying parallel tasks in a logic program and searching for available nodes to execute the parallel tasks |
| US5197130A (en) * | 1989-12-29 | 1993-03-23 | Supercomputer Systems Limited Partnership | Cluster architecture for a highly parallel scalar/vector multiprocessor system |
| US5218676A (en) * | 1990-01-08 | 1993-06-08 | The University Of Rochester | Dynamic routing system for a multinode communications network |
| JPH03256158A (ja) * | 1990-03-07 | 1991-11-14 | Koufu Nippon Denki Kk | プロセッサ間接続システム |
| US5361363A (en) * | 1990-10-03 | 1994-11-01 | Thinking Machines Corporation | Input/output system for parallel computer for performing parallel file transfers between selected number of input/output devices and another selected number of processing nodes |
| GB9027663D0 (en) * | 1990-12-20 | 1991-02-13 | Sandoz Ltd | Light-stabilizing compositions |
| US5228138A (en) * | 1991-01-23 | 1993-07-13 | Massachusetts Institute Of Technology | Synchronization of hardware oscillators in a mesh-connected parallel processor |
| US5471623A (en) * | 1991-02-26 | 1995-11-28 | Napolitano, Jr.; Leonard M. | Lambda network having 2m-1 nodes in each of m stages with each node coupled to four other nodes for bidirectional routing of data packets between nodes |
| JP2770603B2 (ja) * | 1991-03-14 | 1998-07-02 | 三菱電機株式会社 | 並列計算機 |
| JPH04305757A (ja) * | 1991-04-02 | 1992-10-28 | Ricoh Co Ltd | マルチプロセッサーシステム |
| JPH0581216A (ja) * | 1991-09-20 | 1993-04-02 | Hitachi Ltd | 並列プロセツサ |
| RO105026B1 (en) * | 1991-10-10 | 1993-09-01 | Ion Minca | Network structure for parallel processing of calcullation programs |
| US5428803A (en) * | 1992-07-10 | 1995-06-27 | Cray Research, Inc. | Method and apparatus for a unified parallel processing architecture |
| US5533198A (en) * | 1992-11-30 | 1996-07-02 | Cray Research, Inc. | Direction order priority routing of packets between nodes in a networked system |
| US5414819A (en) * | 1992-12-18 | 1995-05-09 | Nec Research Institute, Inc. | Optical interconnection network |
| US5598568A (en) * | 1993-05-06 | 1997-01-28 | Mercury Computer Systems, Inc. | Multicomputer memory access architecture |
| US5701482A (en) * | 1993-09-03 | 1997-12-23 | Hughes Aircraft Company | Modular array processor architecture having a plurality of interconnected load-balanced parallel processing nodes |
| US5655149A (en) * | 1994-06-10 | 1997-08-05 | Harris Corporation | System for identifying a primary processor and non-primary processors after system reboot independent of processor positions and without using default primary processor identification |
| FR2723671B1 (fr) * | 1994-08-10 | 1996-09-13 | Tillerot Francois | Repartiteur optique. |
| US5566342A (en) * | 1994-08-31 | 1996-10-15 | International Business Machines Corporation | Scalable switch wiring technique for large arrays of processors |
-
1997
- 1997-01-27 KR KR1019970002280A patent/KR100207598B1/ko not_active IP Right Cessation
-
1998
- 1998-01-25 CN CN98104317A patent/CN1102311C/zh not_active Expired - Fee Related
- 1998-01-26 US US09/013,466 patent/US6069986A/en not_active Expired - Fee Related
- 1998-01-27 JP JP10029300A patent/JP2923491B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6069986A (en) | 2000-05-30 |
| JPH10222475A (ja) | 1998-08-21 |
| KR19980066620A (ko) | 1998-10-15 |
| CN1191436A (zh) | 1998-08-26 |
| CN1102311C (zh) | 2003-02-26 |
| KR100207598B1 (ko) | 1999-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7865655B2 (en) | Extended blade server | |
| JP3783017B2 (ja) | ローカル識別子を使ったエンド・ノード区分 | |
| US6763417B2 (en) | Fibre channel port adapter | |
| US7023811B2 (en) | Switched fabric network and method of mapping nodes using batch requests | |
| US5898826A (en) | Method and apparatus for deadlock-free routing around an unusable routing component in an N-dimensional network | |
| US7502370B2 (en) | Network controller for obtaining a plurality of network port identifiers in response to load-store transactions from a corresponding plurality of operating system domains within a load-store architecture | |
| US7272674B1 (en) | System and method for storage device active path coordination among hosts | |
| EP0427250B1 (en) | Method and apparatus for exploiting communications bandwidth as for providing shared memory | |
| US6393557B1 (en) | Dynamic method for configuring a computer system | |
| US7512717B2 (en) | Fibre channel controller shareable by a plurality of operating system domains within a load-store architecture | |
| KR100259276B1 (ko) | 대역폭확장이 가능한 상호연결망 | |
| US6944152B1 (en) | Data storage access through switched fabric | |
| US20050027900A1 (en) | Method and apparatus for a shared I/O serial ATA controller | |
| US7672226B2 (en) | Method, apparatus and program storage device for verifying existence of a redundant fibre channel path | |
| US20050172047A1 (en) | Fibre channel controller shareable by a plurality of operating system domains within a load-store architecture | |
| US6434656B1 (en) | Method for routing I/O data in a multiprocessor system having a non-uniform memory access architecture | |
| Malavalli | High-speed fiber channel switching fabric services | |
| JP2010218364A (ja) | 情報処理システム、通信制御装置および方法 | |
| US20080192654A1 (en) | Method, Apparatus, and Computer Program Product for Implementing Infiniband Network Topology Simplification | |
| JPH10222458A (ja) | 接続装置 | |
| JP2923491B2 (ja) | クラスタシステム | |
| US20020035669A1 (en) | Apparatus for redundant interconnection between multiple hosts and raid | |
| US7373546B2 (en) | Cluster network with redundant communication paths | |
| JP2009282917A (ja) | サーバ間通信機構及びコンピュータシステム | |
| US20050050243A1 (en) | Modified core-edge topology for a fibre channel network |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990406 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |