KR19980065708A - Manufacturing method of capacitor with ferroelectric film - Google Patents

Manufacturing method of capacitor with ferroelectric film Download PDF

Info

Publication number
KR19980065708A
KR19980065708A KR1019970000821A KR19970000821A KR19980065708A KR 19980065708 A KR19980065708 A KR 19980065708A KR 1019970000821 A KR1019970000821 A KR 1019970000821A KR 19970000821 A KR19970000821 A KR 19970000821A KR 19980065708 A KR19980065708 A KR 19980065708A
Authority
KR
South Korea
Prior art keywords
forming
capacitor
conductive layer
film
platinum
Prior art date
Application number
KR1019970000821A
Other languages
Korean (ko)
Inventor
호라이 히데끼
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019970000821A priority Critical patent/KR19980065708A/en
Publication of KR19980065708A publication Critical patent/KR19980065708A/en

Links

Landscapes

  • Semiconductor Memories (AREA)

Abstract

강유전체막을 구비한 캐패시터의 제조방법을 개시한다. 이 방법은, 반도체기판위에 제1 도전층을 형성하는 단계와, 상기 제1 도전층위에 BC 플러그를 구비한 층간절연막을 형성하는 단계와, 결과물 전면에 3성분계 질화물, 산소 확산 방지막, 및 백금 확산 방지막을 개재한 백금전극을 형성하는 단계와, 상기 백금전극이 형성된 결과물 전면에 강유전체막을 형성하는 단계를 구비하여 이루어진 것을 특징으로 한다. 따라서, 내산화성이 우수하고 누설전류가 작은 강유전체용 캐패시터의 전극을 형성할 수 있다.A method of manufacturing a capacitor having a ferroelectric film is disclosed. The method comprises the steps of forming a first conductive layer on a semiconductor substrate, forming an interlayer insulating film having a BC plug on the first conductive layer, and forming a three-component nitride, an oxygen diffusion barrier, and platinum diffusion on the entire surface of the resultant. And forming a ferroelectric film on the entire surface of the resultant product on which the platinum electrode is formed. Therefore, the electrode of the ferroelectric capacitor which is excellent in oxidation resistance and small in leakage current can be formed.

Description

강유전체막을 구비한 캐패시터의 제조방법Manufacturing method of capacitor with ferroelectric film

본 발명은 반도체장치의 제조방법에 관한 것으로, 특히 강유전체막을 구비한 캐패시터의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of manufacturing a capacitor having a ferroelectric film.

반도체 메모리장치가 고집적화되어 감에 따라 셀 면적도 감소하고 있다. 이러한 셀 면적의 감소에 따른 셀 캐패시턴스의 감소는 메로리 셀의 독출능력을 저하시키고, 소프트 에러(soft error)율을 증가시킬 뿐만 아니라, 저전압에서의 소자동작을 어렵게 하여 소자동작시 전력소모를 과다하게 한다. 따라서, 메모리 셀의 동작특성을 저하시키지 않을 정도의 충분한 셀 캐패시턴스의 확보가 요구된다.As semiconductor memory devices become more integrated, the cell area is also decreasing. The decrease in cell capacitance caused by the decrease of the cell area not only reduces the readability of the memory cell, increases the soft error rate, but also makes it difficult to operate the device at low voltage, resulting in excessive power consumption during device operation. do. Therefore, it is required to secure sufficient cell capacitance such that the operating characteristics of the memory cell are not degraded.

제한된 셀 면적에서 메로리 셀의 캐패시턴스를 증가시키기 위한 방법으로는, 유전체막을 박막화하는 방법, 캐패시터의 유효면적을 증가시키는 방법, 그리고 유전상수가 큰 물질을 유전체막으로 사용하는 방법 등이 있다. 이러한 방법들 중 유전체막의 두께를 100Å 이하로 박막화하는 경우에는, 파울러-노트하임(Fowler- Nodheim) 전류에 의해 소자의 신뢰성이 저하되므로, 대용량 메모리장치에 적용하기가 어렵다는 단점이 있다. 그리고, 캐패시터의 구조를 입체화하는 방법은 3차원구조의 캐패시터를 제조하기 위한 복잡한 공정이 수반되고, 이에 따라 제조단가의 상승을 꾀할 수 없는 단점이 있다. 이에 따라, 최근에는 세 번째 방법인 유전율이 큰 유전체(이하, 강유전체라 통칭함)를 사용하여 유전체막을 형성하는 방법들이 제안되고 있다.As a method for increasing the capacitance of a memory cell in a limited cell area, a method of thinning a dielectric film, a method of increasing an effective area of a capacitor, and a method of using a material having a high dielectric constant as a dielectric film may be used. Among these methods, when the thickness of the dielectric film is reduced to 100 μm or less, the reliability of the device is degraded due to the Fowler-Nodheim current, which makes it difficult to apply to a large-capacity memory device. In addition, the method of three-dimensional structure of the capacitor is accompanied by a complicated process for producing a three-dimensional capacitor, there is a disadvantage that can not increase the manufacturing cost. Accordingly, recently, a third method, a method of forming a dielectric film using a dielectric having a high dielectric constant (hereinafter referred to as a ferroelectric) has been proposed.

한편, 상기 강유전체를 캐패시터의 유전체막으로 사용하기 위해서는 전극물질이 중요한데, 현재 강유전체 캐패시터의 전극물질로서는 내산화성이면서 고전도성 물질인 백금(Pt), 루테늄(Ru), 이리듐(Ir) 등의 귀금속류와, 산화이리듐(IrO2), 혹은 산화루테늄(RuO2) 등의 전도성 산화물이 연구되고 있다. 지금까지 우수한 내산화성 때문에 강유전체 캐패시터의 전극으로 널리 사용되는 백금은, 다결정실리콘과 반응하는 성질이 강하기 때문에 이를 방지하기 위하여 장벽층을 필요로 한다.On the other hand, in order to use the ferroelectric as a dielectric film of a capacitor, an electrode material is important, and as an electrode material of a ferroelectric capacitor, precious metals such as platinum (Pt), ruthenium (Ru), and iridium (Ir), which are oxidation resistant and highly conductive, , Conductive oxides such as iridium oxide (IrO 2 ) or ruthenium oxide (RuO 2 ) have been studied. Platinum, which is widely used as an electrode of ferroelectric capacitors because of its excellent oxidation resistance, requires a barrier layer to prevent it because of its strong reaction property with polycrystalline silicon.

도 1 내지 도 3도는 종래 강유전체막을 구비하는 캐패시터의 제조방법을 설명하기 위한 공정순서도이다.1 to 3 are process flowcharts for explaining a method of manufacturing a capacitor having a conventional ferroelectric film.

도 1은 제1 도전층(10), 장벽층(30) 및 제2 도전층(40)의 형성공정을 도시한 것으로, 먼저 반도체기판상에 제1 도전층(10) 예컨대 불순물이 도핑된 다결정실리콘을 소정두께 형성하고, 이 제1 도전층(10)위에 소정의 도전물질로 채워진 BC 플러그(15)를 구비한 층간절연막(20)을 형성한다. 이어서, 결과물 전면에 장벽층(30) 예컨대 티타늄나이트라이드(TiN)를 소정두께 형성하고, 이 장벽층(30)위에 커패시터의 제1 전극으로 사용될 제2 도전층(40) 예컨대 백금을 소정두께 형성한다.1 illustrates a process of forming the first conductive layer 10, the barrier layer 30, and the second conductive layer 40. First, a polycrystal doped with a first conductive layer 10, for example, an impurity on a semiconductor substrate. Silicon is formed to a predetermined thickness, and an interlayer insulating film 20 having a BC plug 15 filled with a predetermined conductive material is formed on the first conductive layer 10. Subsequently, a barrier layer 30 such as titanium nitride (TiN) is formed on the entire surface of the resultant, and a second thickness of the second conductive layer 40 such as platinum to be used as the first electrode of the capacitor is formed on the barrier layer 30. do.

도 2는 상기 제2도전층 및 장벽층의 식각공정을 도시한 것으로, 먼저 상기 제2 도전층위에 포토레지스트 도포, 마스크노광, 및 현상등의 공정을 거쳐 포토레지스트 패턴을 형성한 후, 이 패턴을 식각마스크로 적용하여 상기 제2 도전층 및 장벽층을 차례로 패터닝함으로써 패터닝된 제2 도전층, 즉 캐패시터의 제1 전극(40')을 형성한다.FIG. 2 illustrates an etching process of the second conductive layer and the barrier layer. First, a photoresist pattern is formed on the second conductive layer through a process such as photoresist coating, mask exposure, and development. Is applied as an etch mask to sequentially pattern the second conductive layer and the barrier layer to form a patterned second conductive layer, that is, a first electrode 40 'of the capacitor.

도 3은 유전체막(50)의 형성공정을 도시한 것으로, 먼저 상기 포토레지스트 패턴을 제거한 후 결과물 전면에 유전체막(50) 예컨대 강유전체를 소정두께 형성한다. 이후, 통상적인 방법으로 커패시터의 제2 전극을 형성함으로써 커패시터를 완성한다.3 illustrates a process of forming the dielectric film 50. First, the photoresist pattern is removed, and then a dielectric film 50, for example, a ferroelectric is formed on the entire surface of the resultant. The capacitor is then completed by forming the second electrode of the capacitor in a conventional manner.

상기 백금전극(40')은 고온에서 산소를 통과시키는 성질이 강하기 때문에, 강유전체막을 스퍼터링할 때 산소가 백금의 그레인 바운더리(grain boundary)를 통해 장벽층(barrier)인 티타늄나이트라이드까지 확산되어 이 장벽층(30)과 제1도전층 사이에 저유전층인 티타늄 산화물이 생성됨으로써 유전율을 떨어뜨리는 요인이 되며, 오믹 콘택(ohmic contact)이 잘 이루어지지 않는 결과를 초래한다.Since the platinum electrode 40 'has a strong property of passing oxygen at a high temperature, when the ferroelectric film is sputtered, oxygen diffuses through the grain boundary of platinum to titanium nitride, which is a barrier layer, to the barrier. Titanium oxide, which is a low dielectric layer, is formed between the layer 30 and the first conductive layer, causing a decrease in the dielectric constant, resulting in poor ohmic contact.

또한, 백금전극은 알파선 방출에 의한 소프트 에러(soft erroe) 문제를 내포하고 있으며, 유전막을 형성하는 온도 정도에서 입성장이 유발되는 문제점을 가지고 있다.In addition, the platinum electrode includes a soft erroe problem due to alpha emission, and has a problem that grain growth is induced at a temperature that forms a dielectric film.

본 발명이 이루고자 하는 기술적과제는, BC 플러그위에 순차적으로 3성분계 질화물, 산소 확산 방지막, 백금 방지막, 및 백금전극을 형성함으로써 내산화성이 우수하고 누설전류가 작은 강유전체용 캐패시터의 전극의 형성방법을 제공하는 것이다.The technical problem to be achieved by the present invention is to provide a method of forming an electrode of a ferroelectric capacitor having excellent oxidation resistance and low leakage current by sequentially forming a three-component nitride, an oxygen diffusion barrier, a platinum barrier, and a platinum electrode on a BC plug. It is.

도 1 내지 도 3도는 종래 강유전체막을 구비하는 캐패시터의 제조방법을 설명하기 위한 공정순서도이다.1 to 3 are process flowcharts for explaining a method of manufacturing a capacitor having a conventional ferroelectric film.

도 4는 내지 도 6은 본 발명에 따른 강유전체막을 구비하는 캐패시터의 제조방법을 설명하기 위한 공정순서도이다.4 to 6 are process flowcharts for explaining a method of manufacturing a capacitor having a ferroelectric film according to the present invention.

도 7은 열처리에 따른 콘택저항의 변화를 나타낸 도면이다.7 is a view illustrating a change in contact resistance according to heat treatment.

도 8a는 Ir/TiN/poly-Si 구조 및 도 8b는 Ir/TiSiN/poly-Si 구조에서 700℃ 산소 분위기 열처리후의 AES 깊이 프로파일을 나타낸 도면이다.8A is an Ir / TiN / poly-Si structure and FIG. 8B is an AES depth profile after heat treatment at 700 ° C. in an Ir / TiSiN / poly-Si structure.

도 9a는 Ir/TiN/poly-Si 구조의 SEM 사진을 나타낸 도면이다.9A is a SEM photograph of an Ir / TiN / poly-Si structure.

도 9b는 Ir/TiSiN/poly-Si 구조의 TEM 사진을 나타낸 도면이다.9B is a view showing a TEM photograph of an Ir / TiSiN / poly-Si structure.

도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings

10...제1도전층 15...BC 플러그10 ... 1st conductive layer 15 ... BC plug

20...층간절연막 30...장벽층20 ... interlayer insulation film 30 ... barrier layer

33...제1장벽층 34...산소 확산 방지막33 First barrier layer 34 Oxygen diffusion barrier

35...백금 확산 방지막 40...제2도전층35.Platinum diffusion barrier 40.2nd conductive layer

40'...백금전극 50...강유전체막40 '... platinum electrode 50 ... ferroelectric film

상기 과제를 이루기 위하여 본 발명은, 반도체기판위에 제1 도전층을 형성하는 단계와, 상기 제1 도전층위에 BC 플러그를 구비한 층간절연막을 형성하는 단계와, 결과물 전면에 3성분계 질화물, 산소 확산 방지막, 및 백금 확산 방지막을 개재한 백금전극을 형성하는 단계와, 상기 백금전극이 형성된 결과물 전면에 강유전체막을 형성하는 단계를 구비하여 이루어진 것을 특징으로 한다.In order to achieve the above object, the present invention provides a method for forming a first conductive layer on a semiconductor substrate, forming an interlayer insulating film having a BC plug on the first conductive layer, and forming a three-component nitride and oxygen diffusion on the entire surface of the resultant. And forming a platinum electrode through the prevention film and the platinum diffusion prevention film, and forming a ferroelectric film on the entire surface of the resultant product on which the platinum electrode is formed.

이하, 첨부된 도면을 참조하여 본 발명을 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described the present invention.

본 발명의 핵심은 BC 플러그위에 순차적으로 3성분계 질화물, 산소 확산 방지막, 백금 확산 방지막, 백금전극을 형성함으로써 내산화성이 우수하고, 누설전류가 작은 강유전체막 캐패시터의 전극을 형성한다는 것이다.The core of the present invention is to form an electrode of a ferroelectric film capacitor having excellent oxidation resistance and a small leakage current by sequentially forming a three-component nitride, an oxygen diffusion barrier, a platinum diffusion barrier, and a platinum electrode on a BC plug.

도 4 내지 도 5는 본 발명에 따른 강유전체막을 구비하는 캐패시터의 제조방법을 설명하기 위한 공정순서도이다.4 to 5 are process flowcharts for explaining a method of manufacturing a capacitor having a ferroelectric film according to the present invention.

도 4는 제1 도전층(10), 제1 장벽층(33), 산소 확산 방지층(34), 백금 확산 방지층(35), 및 제2 도전층(40)의 형성공정을 도시한 것으로, 먼저 반도체기판상에 제1 도전층(10) 예컨대 불순물이 도핑된 다결정실리콘을 소정두께 형성하고, 이 제1 도전층(10)위에 소정의 도전물질로 채워진 BC 플러그(15) 예컨대 Si, W, Ir, IrSix, Ru, RuSix의 군 중에서 선택된 하나 혹은 하나 이상의 물질의 조합을 구비한 층간절연막(20)을 형성한다. 이어서, 결과물 전면에 3성분계 질화물로 구성된 제1 장벽층(33) 예컨대 내산화성이 아주 우수한 아몰퍼스(amorphous) Ti-Si-N, 혹은 Ta-Si-N, 혹은 Ti-Al-N, 혹은 Ta-Al-N을 소정두께 형성하고, 이 제1 장벽층(33)위에, 산소 확산 방지막(34) 예컨대 Ru, Ir, Rh, Os의 군 중에서 선택된 하나 혹은 하나 이상의 물질의 조합 및 백금 확산 방지막(35) 예컨대 RuOx, IrOx, RhOx, OsOx의 군 중에서 선택된 하나 혹은 하나 이상의 물질의 조합을 각각 소정두께 형성한다. 이후, 이 백금 확산 방지막(35)위에 커패시터의 제1 전극으로 사용될 제2 도전층(40) 예컨대 백금을 소정두께 형성한다.FIG. 4 illustrates a process of forming the first conductive layer 10, the first barrier layer 33, the oxygen diffusion barrier layer 34, the platinum diffusion barrier layer 35, and the second conductive layer 40. On the semiconductor substrate, a first conductive layer 10, for example, polycrystalline silicon doped with impurities, is formed to a predetermined thickness, and the BC plug 15 filled with a predetermined conductive material on the first conductive layer 10, for example, Si, W, Ir , An interlayer insulating film 20 having a combination of one or more materials selected from the group of IrSix, Ru, and RuSix is formed. Subsequently, the first barrier layer 33 composed of three-component nitrides on the entire surface of the resultant material, for example, amorphous Ti-Si-N, or Ta-Si-N, or Ti-Al-N, or Ta-, having excellent oxidation resistance. Al-N is formed to a predetermined thickness, and on the first barrier layer 33, a combination of one or more materials selected from the group of oxygen diffusion barrier films 34 such as Ru, Ir, Rh, Os and platinum diffusion barrier film 35 For example, each of RuOx, IrOx, RhOx, OsOx, and a combination of one or more materials selected from the group to form a predetermined thickness, respectively. Subsequently, a predetermined thickness is formed on the platinum diffusion barrier film 35, for example, a second conductive layer 40 to be used as the first electrode of the capacitor.

도 5는 상기 제2 도전층, 백금 확산 방지막, 산소 확산 방지막, 및 제1 장벽층의 식각공정을 도시한 것으로, 먼저 상기 제2 도전층위에 포토레지스트 도포, 마스크노광, 및 현상등의 공정을 거쳐 포토레지스트 패턴을 형성한 후, 이 패턴을 식각마스크로 적용하여 상기 제2 도전층, 백금 확산방지막, 산소 확산 방지막, 및 제1 장벽층을 차례로 패터닝함으로써 패터닝된 제2 도전층, 즉 캐패시터의 제1 전극(40')을 형성한다.5 illustrates an etching process of the second conductive layer, the platinum diffusion barrier, the oxygen diffusion barrier, and the first barrier layer. First, photoresist coating, mask exposure, and development are performed on the second conductive layer. After the photoresist pattern is formed, the pattern is applied as an etch mask to sequentially pattern the second conductive layer, the platinum diffusion barrier film, the oxygen diffusion barrier film, and the first barrier layer to form a patterned second conductive layer, that is, a capacitor. The first electrode 40 'is formed.

도 6은 유전체막(50)의 형성공정을 도시한 것으로, 먼저 상기 포토레지스트 패턴을 제거한 후 결과물 전면에 유전체막(50) 예컨대 Ta205, SiO2, SiN3, SrTiO3(STO), (Ba,Sr)TiO3(BST), PbZrTiO3(PZT), SrBi2Ta209(SBT), (Pb,La)(Zr,Ti)O3, Bi4Ti3O12등을 소정두께 형성한다. 이후, 통상적인 방법으로 커패시터의 제2 전극을 형성함으로써 커패시터를 완성한다.FIG. 6 illustrates a process of forming the dielectric film 50. First, the photoresist pattern is removed, and then the dielectric film 50, such as Ta 2 0 5 , SiO 2 , SiN 3 , SrTiO 3 (STO), (Ba, Sr) TiO 3 (BST), PbZrTiO 3 (PZT), SrBi 2 Ta209 (SBT), (Pb, La) (Zr, Ti) O 3 , Bi 4 Ti 3 O 12 , and the like, are formed to a predetermined thickness. The capacitor is then completed by forming the second electrode of the capacitor in a conventional manner.

이상 설명한 바와 같이, Ir는 Pt와 비교할 때 산화성 분위기 중에서 Ir 산화물이 쉽게 생겨서 Ir 그레인 바운더리(grain boundary)를 스터핑(stuffing) 시킴으로써 산소 확산을 막아서 장벽층이 산화되는 정도가 작아지게 된다. 도 7과 같이 Ir 전극의 장벽으로 TiN을 사용할 경우, 산소가 미량 들어오는데도 TiN의 산화가 일어나 TiOxN이 생기기 때문에 콘택저항이 커지는 문제점이 있다. 이것은 도 8(a) 의 Ir/TiN/poly-Si 구조에서 열처리한 막(film)의 AES 깊이 프로파일(depth profile)에서 확인할 수 있는데 Ir가 어느 정도 산화를 방지하고 있으나 박막 전체에 산소가 많이 확산되고 있는 것을 확인할 수 있다. 그러나, TiN 대신 내산화성이 아주 우수한 아몰퍼스 Ti-Si-N을 사용하면 산소가 미량 들어와도 콘택 저항의 증가가 아주 작다. 이는 도 8(b)의 Ir/TiSiN/poly-Si 구조에서 열처리한 막의 AES 깊이 프로파일에서 확인할 수 있는데, Ir이 산화를 거의 방지하고 있고 Ir/Ti-Si-N의 계면에서만 미량의 산소가 확산되고 있는 것을 확인할 수 있다. 그리고 스토리지 노드(storage node)를 형성하면 장벽층 측면이 노출하게 되는데 강유전체막의 증착중이나 열처리 과정에서 측면에서 산소가 확산해서 들어가 Si 플러그까지 도달하면 콘택저항이 증가하게 된다.As described above, Ir can easily form Ir oxide in an oxidizing atmosphere as compared with Pt, thereby stuffing the Ir grain boundary to prevent oxygen diffusion, thereby reducing the degree of oxidation of the barrier layer. When TiN is used as the barrier of the Ir electrode as shown in FIG. 7, even though a small amount of oxygen enters, TiN is oxidized to cause TiO x N, resulting in a large contact resistance. This can be confirmed from the AES depth profile of the film heat-treated in the Ir / TiN / poly-Si structure of FIG. 8 (a). Ir prevents oxidation to some extent but diffuses a lot of oxygen throughout the thin film. We can confirm that it is. However, when amorphous Ti-Si-N having excellent oxidation resistance instead of TiN is used, the increase in contact resistance is very small even when a small amount of oxygen enters. This can be confirmed from the AES depth profile of the film heat-treated in the Ir / TiSiN / poly-Si structure of FIG. 8 (b). Ir almost prevents oxidation and traces of oxygen diffuse only at the interface of Ir / Ti-Si-N. We can confirm that it is. When the storage node is formed, the side of the barrier layer is exposed. When oxygen diffuses from the side and reaches the Si plug during the deposition of the ferroelectric film or during the heat treatment, the contact resistance increases.

TiN의 경우는 도 9(a)와 같이 구조가 컬럼(columnar) 구조이기 때문에 산소가 그레인 바운더리를 통해 쉽게 확산해서 Si 플러그까지 도달하며 콘택저항이 증가한다. 그러나, 도 9(b)와 같이 아몰퍼스인 Ti-Si-N는 산소가 그레인 바운더리로 갈 수 없기 때문에 표면만 산화되도 내부까지 산소가 침투하지 않아 측벽에서의 산소가 들어와 콘택저항이 증가되는 문제를 해결할 수 있다.In the case of TiN, since the structure is a columnar structure as shown in FIG. 9 (a), oxygen easily diffuses through the grain boundary to reach the Si plug and the contact resistance increases. However, since Ti-Si-N is amorphous as shown in FIG. 9 (b), oxygen does not penetrate into the grain boundary, so oxygen does not penetrate inside even if only the surface is oxidized, and oxygen in the sidewalls enters to increase contact resistance. I can solve it.

Claims (1)

반도체기판위에 제1 도전층을 형성하는 단계; 상기 제1 도전층위에 BC 플러그를 구비한 층간절연막을 형성하는 단계; 결과물 전면에 3성분계 질화물, 산소 확산 방지막, 및 백금 확산 방지막을 개재한 백금전극을 형성하는 단계; 및 상기 백금전극이 형성된 결과물 전면에 강유전체막을 형성하는 단계를 구비하여 이루어진 것을 특징으로 하는 강유전체막을 구비한 캐패시터의 제조방법.Forming a first conductive layer on the semiconductor substrate; Forming an interlayer insulating film having a BC plug on the first conductive layer; Forming a platinum electrode having a three-component nitride, an oxygen diffusion barrier, and a platinum diffusion barrier on the entire surface of the resultant; And forming a ferroelectric film on an entire surface of the resultant product in which the platinum electrode is formed.
KR1019970000821A 1997-01-14 1997-01-14 Manufacturing method of capacitor with ferroelectric film KR19980065708A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970000821A KR19980065708A (en) 1997-01-14 1997-01-14 Manufacturing method of capacitor with ferroelectric film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970000821A KR19980065708A (en) 1997-01-14 1997-01-14 Manufacturing method of capacitor with ferroelectric film

Publications (1)

Publication Number Publication Date
KR19980065708A true KR19980065708A (en) 1998-10-15

Family

ID=65952620

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970000821A KR19980065708A (en) 1997-01-14 1997-01-14 Manufacturing method of capacitor with ferroelectric film

Country Status (1)

Country Link
KR (1) KR19980065708A (en)

Similar Documents

Publication Publication Date Title
US5955774A (en) Integrated circuit ferroelectric memory devices including resistors in periphery region
US5618746A (en) Method for manufacturing a capacitor of semiconductor device having diffusion-blocking films
KR100449949B1 (en) Method for fabricating capacitor in ferroelectric memory device
JP3636846B2 (en) Manufacturing method of high dielectric capacitor
JP2000124426A (en) Capacitor of semiconductor device and its manufacture
KR19980043405A (en) Capacitor of semiconductor device and method of manufacturing the same
KR0147639B1 (en) High dielectronics capacitor electrode & its fabrication method
KR100273689B1 (en) memory device and method for fabricating the same
JP2006310637A (en) Semiconductor device
KR100219506B1 (en) A capacitor manufacturing method of semiconductor device
JP2001237402A (en) Structured metal oxide containing layer, and method of manufacturing semiconductor structure element
JPH1154703A (en) Manufacture of high dielectric capacitor
KR100422594B1 (en) Capacitor in semiconductor device and method for fabricating the same
JP2005108876A (en) Semiconductor device and its manufacturing process
KR100403957B1 (en) Method for fabricating ferroelectric memory device
JP4095582B2 (en) Semiconductor device and manufacturing method thereof
US6958501B2 (en) Contact-making structure for a ferroelectric storage capacitor and method for fabricating the structure
JP2002329845A (en) Method for manufacturing ferroelectric memory element, and ferroelectric memory device
JP3797413B2 (en) Semiconductor device and manufacturing method thereof
KR19980065708A (en) Manufacturing method of capacitor with ferroelectric film
KR100687433B1 (en) Method for forming a bottom electrode of a capacitor
KR100875663B1 (en) Capacitor Manufacturing Method of Semiconductor Device
JP3929743B2 (en) Capacitor element manufacturing method
KR100943011B1 (en) Semiconductor device and method for manufacturing same
KR100604659B1 (en) A method for forming capacitor in semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination