KR19980065671A

KR19980065671A - How to form a die scribe line

Info

Publication number: KR19980065671A
Application number: KR1019970000784A
Authority: KR
Inventors: 김창규
Original assignee: 김광호; 삼성전자 주식회사
Priority date: 1997-01-14
Filing date: 1997-01-14
Publication date: 1998-10-15

Abstract

메인 다이의 수를 줄어들게 하지 않으면서도 소우잉시 발생하는 크랙을 억제할 수 있는 반도체 장치의 다이 스크라이브 라인 형성방법을 개시한다.Disclosed is a die scribe line forming method of a semiconductor device capable of suppressing cracks generated during sawing without reducing the number of main dies.

메인 다이 칩의 스크라이브 라인 형성방법에 있어서, 칩의 스텝핑시 스텝핑 영역이 스텝핑 피치에 한정되지 않고 스크라이브 라인을 중복하여 스텝핑함을 특징으로 하는 반도체 장치의 다이 스크라이브 라인 형성방법을 제공한다.A method for forming a scribe line of a main die chip, the method comprising: forming a scribe line of a semiconductor device, wherein the stepping area is not limited to the stepping pitch and the stepping overlaps the scribe line.

상기 스크라이브 영역은 칩 다이 영역의 1/2이하로 형성한다.The scribe area is formed in less than half of the chip die area.

상기 중복되는 스크라이브 라인 영역의 한쪽 부분은 해당 다이의 사진 공정시 일부가 노광되며, 다른 한쪽 부분은 그 반대 부분 다이의 사진 공정시 노광된다.One portion of the overlapping scribe line region is partially exposed during the photolithography process of the die, and the other portion is exposed during the photolithography process of the die of the opposite side.

따라서, 본 발명에 의하면 동일한 웨이퍼 상에 형성되는 메인 다이의 수가 줄어들지 않게 하면서도 크랙을 억제할 수 있는 반도체 장치의 다이 스크라이브 라인을 형성하게 된다.Therefore, according to the present invention, a die scribe line of a semiconductor device capable of suppressing cracks can be formed without reducing the number of main dies formed on the same wafer.

Description

How to form a die scribe line

본 발명은 반도체 장치의 제조방법에 관한 것으로, 특히 에지 메인 다이의 사방에 스크라이브 라인이 형성되도록 하여 소우잉(sawing)시 발생하는 크랙을 억제할 수 있는 반도체 장치의 다이 스크라이브 라인 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming a die scribe line of a semiconductor device capable of suppressing cracks generated during sawing by forming scribe lines on all sides of an edge main die. .

반도체 장치가 고집적화 되어감에 따라 반도체 장치 제조시 필수적으로 구성되는 부분으로 메인 칩 단위를 한정하는 영역이 필요로 된다. 이는 칩 단위로 한정하는 영역이 소우잉 및 패키지 단위를 구성되기 때문이다.As semiconductor devices become more integrated, an area defining a main chip unit is necessary as a part essential for manufacturing a semiconductor device. This is because the area limited by the chip unit constitutes the sawing and the package unit.

이 메인 칩 단위로 한정하는 영역을 통상적으로 스크라이브 라인이라 부르며, 이 부분의 용도는 매우 다양하게 활용되고 있다. 예컨대, 소우잉(sawing) 영역, 얼라인 키 패턴, 공정 모니터링 패턴 및 테스트 요소 그룹등으로 사용되고 있다. 일반적인 스크라이브 라인의 구성도를 도시하면 도 1과 같다.The area limited by this main chip unit is commonly called a scribe line, and the use of this part is utilized in various ways. For example, it is used in sawing areas, alignment key patterns, process monitoring patterns and test element groups. 1 is a block diagram of a typical scribe line.

도 1은 일반적인 스크라이브 라인의 구성도이다. 이와 같은 종래 기술로는 웨이퍼상에 패턴을 형성할 때 다른 부위는 메인 칩 사방 주위에는 모두 스크라이브 라인이 형성되나 웨이퍼상의 에지 메인 다이의 경우, 특히 가장 나중에 스텝핑되는 칩인 경우에는 스텝핑 방향에 따라 다이의 우측 또는 좌측에 스크라이브 라인이 형성되지 않게 되고, 이렇게 되면 패키지를 위해 소우잉할 때 패시베이션막이 에지 메인 다이와 다이가 구성되지 않은 부분이 연결되어 있어 소우잉시 가해지는 기계적 스트레스(mechanical stress)가 메인 칩에 직접 가해지게 된다. 이로인해 크랙이 발생하여 메인 칩에 영향을 주게 됨으로써 수율의 저하를 가져오게 된다. 이것을 방지하기 위해 에지 메인 다이옆에 더미(dummy) 칩을 형성하게 되면 에지 메인 다이는 소우잉시 손상을 입을 염려가 없으나 더미 칩은 공정 진행과 사이드 린스 영역(side rinse region), 건식 식각을 위한 클램프 자국 등이 겹쳐지는 영역이 존재함으로써 파티클등 여러 가지 결함을 유발하는 원인을 제공하게 된다.1 is a block diagram of a typical scribe line. In this conventional technique, when forming a pattern on a wafer, scribe lines are formed all around the main chip, but in the case of an edge main die on the wafer, especially in the case of the chip that is stepped last, No scribe lines are formed on the right or left side, which results in the mechanical chip being stressed during sawing due to the connection between the edge main die and the unconfigured die when the sawing for the package. Directly on the This causes cracks and affects the main chip, resulting in a decrease in yield. To prevent this, if a dummy chip is formed next to the edge main die, the edge main die does not have to be damaged during sawing, but the dummy chip is used for processing, side rinse region and dry etching. The presence of overlapping areas such as clamp marks provides a cause of various defects such as particles.

또 다른 방법으로는 메인 칩의 사방에 스크라이브 라인을 형성하기도 하나 이렇게 하면 가로 방향의 반복 단위(repeat unit)가 도 1에서 A 만큼되어 동일한 웨이퍼 상에 형성되는 메인 다이의 수가 줄어들어 제작 단가가 높아지는 단점이 있게 된다.Alternatively, a scribe line may be formed on all sides of the main chip. However, this method reduces the number of main dies formed on the same wafer by increasing the number of main dies formed on the same wafer as A in FIG. This will be.

본 발명이 이루고자 하는 기술적 과제는 메인 다이의 수를 줄어들게 하지 않으면서도 소우잉시 발생하는 크랙을 억제할 수 있는 반도체 장치의 다이 스크라이브 라인 형성방법을 제공하는 데 있다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a method for forming a die scribe line in a semiconductor device capable of suppressing cracks generated during sawing without reducing the number of main dies.

도 1은 일반적인 스크라이브 라인의 구성도이다.1 is a block diagram of a typical scribe line.

도 2는 본 발명에 의한 스크라이브 라인 형성을 보인 칩 다이의 개략도이다.2 is a schematic diagram of a chip die showing scribe line formation according to the present invention.

도 3은 본 발명에 의한 스크라이브 라인이 형성된 웨이퍼의 개략도이다.3 is a schematic diagram of a wafer on which a scribe line according to the present invention is formed.

도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings

A: 가로 방향으로의 반복 단위, B: 세로 방향으로의 반복 단위,A: repeating unit in the horizontal direction, B: repeating unit in the vertical direction,

1,3: 스크라이브 라인 영역 2:칩 다이영역1,3 scribe line area 2: chip die area

상기의 기술적 과제를 달성하기 위하여 본 발명은,The present invention to achieve the above technical problem,

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

도 2는 본 발명에 의한 스크라이브 라인 형성을 보인 칩 다이의 개략도이다. 본 발명은 종래 기술의 문제점을 해결하기 위하여 스텝핑 피치에 한정받지 않는 영역에 존재하는 더미 스크라이브 라인을 형성하여 이 더미 스크라이브 라인이 사진 공정시 중복하여 노광되면 웨이퍼상에 형성되는 메인 다이의 수는 동일하면서도 에지 메인 다이의 사방에 스크라이브 라인이 형성되게 되어 소우잉시 방생하는 크랙을 억제하여 수율 향상에 기여할 수 있다.2 is a schematic diagram of a chip die showing scribe line formation according to the present invention. In order to solve the problems of the prior art, the present invention forms a dummy scribe line existing in an area not limited to the stepping pitch, and when the dummy scribe line is exposed to overlap during the photo process, the number of main dies formed on the wafer is the same. In addition, since scribe lines are formed on all sides of the edge main die, cracks generated during sawing can be suppressed to contribute to yield improvement.

구체적으로 설명하면, 도 2에서 처음 노광할 때는 1,2,3 모두 웨이퍼상에 전사되게 하고, 두 번째 이후에 노광할 때는 1과 3이 중복되게 노광을 실시한다. 이렇게 웨이퍼상에 노광할 때 가로 방향으로의 반복 단위(repear unit)는 A가 되고 세로 방향의 반복은 B가 되도록 한다. 종래 방법에서 더미 칩을 노광하지 않을 때의 스크라이브 라인의 구성도에서는 반복 단위는 도 1의 A 이었으나 본 발명에서는 1과 3이 중복되어 노광됨으로 해서 반복 단위는 도 2의 A이면 되므로 1 또는 3 이 절약되어 한 웨이퍼상에 더 많은 칩을 노광할 수 있으므로 제조 단가를 떨어뜨릴 수 있는 장점이 있다. 모두 웨이퍼상에 노광이 끝나고 난 후의 구성도는 도 3과 같다. 도 3은 본 발명에 의한 스크라이브 라인이 형성된 웨이퍼의 개략도이다.Specifically, in the first exposure in Fig. 2, both 1,2 and 3 are transferred onto the wafer, and in the second and subsequent exposure, 1 and 3 are overlapped. When exposing on the wafer in this way, the repeat unit in the horizontal direction becomes A and the repeat in the vertical direction becomes B. In the configuration of the scribe line when the dummy chip is not exposed in the conventional method, the repeating unit was A of FIG. 1, but in the present invention, since 1 and 3 are overlapped and exposed, the repeating unit may be A of FIG. The savings allow the exposure of more chips on a wafer, which has the advantage of lowering manufacturing costs. After the exposure is finished on all of the wafers, the configuration is shown in FIG. 3. 3 is a schematic diagram of a wafer on which a scribe line according to the present invention is formed.

따라서, 본 발명과 같이 구성된 스크라이브 라인으로 웨이퍼상에 노광을 실시하면 종래 방법과 달리 에지 메인 다이의 사방 주위에 스크라이브 라인이 형성되어 패키지를 위한 소우잉시 웨이퍼에 크랙이 발생하여 메인 칩에 영향을 주는 것을 막아 주어 수율 향상에 기여할 수 있고, 더미 칩을 노광할 필요가 없어지므로 더미 칩 노광으로 인한 결함 유발을 방지할 수 있다.Therefore, when the exposure is performed on the wafer with the scribe line configured as in the present invention, a scribe line is formed around all sides of the edge main die unlike the conventional method, and cracks are generated on the wafer during sawing for the package, thereby affecting the main chip. It can prevent the giving, thereby contributing to the improvement of yield, and eliminates the need to expose the dummy chip, thereby preventing the occurrence of defects due to the exposure of the dummy chip.

본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 명백하다.The present invention is not limited to the above-described embodiments, and it is apparent that many modifications are possible by those skilled in the art within the technical spirit to which the present invention belongs.

Claims

A method for forming a scribe line for a main die chip, wherein the stepping area is not limited to the stepping pitch during stepping of the chip, and the scribe line is formed by overlapping the scribe lines.

The method of claim 1, wherein the scribe region is formed to be less than 1/2 of a chip die region.

The die scribe line of claim 1, wherein one portion of the overlapping scribe line region is partially exposed during the photolithography process of the die, and the other portion is exposed during the photolithography process of the die of the opposite portion. Formation method.