KR19980061875A

KR19980061875A - Multiprocessor Controller

Info

Publication number: KR19980061875A
Application number: KR1019960081252A
Authority: KR
Inventors: 채승훈
Original assignee: 유기범; 대우통신 주식회사
Priority date: 1996-12-31
Filing date: 1996-12-31
Publication date: 1998-10-07

Abstract

본 발명은 다수의 프로세서를 갖는 멀티 프로세서 시스템에 있어서 각 프로세서의 동작을 개별적으로 제어하기 위한 멀티 프로세서 제어장치에 관한 것으로서, 이를 위하여 본 발명은 프로세서 구동신호가 입력될 경우 구동신호가 다수의 프로세서에 대한 공동 구동 또는 개별 구동 신호인지를 판단하여 구동신호를 해당 프로세서에 제공하는 제어부, 제어부의 구동신호를 제공받아 다수의 주변 장치를 제어하기 위한 제어신호를 제어부에 제공하는 다수의 프로세서, 제어부로부터 제공되는 제어신호에 의거하여 각각의 제어를 받는 다수의 주변 장치를 포함한다.The present invention relates to a multi-processor control apparatus for individually controlling the operation of each processor in a multi-processor system having a plurality of processors. To this end, the present invention provides a driving signal to a plurality of processors when a processor driving signal is input. A plurality of processors and controllers that provide a control signal for controlling a plurality of peripheral devices by receiving a driving signal of a controller and a control signal for providing a driving signal to a corresponding processor by determining whether the driving signal is a joint driving or an individual driving signal. It includes a plurality of peripheral devices under each control based on the control signal.

Description

Multiprocessor Controller

본 발명은 멀티 프로세서 제어장치에 관한 것으로, 특히 동종의 프로세서를 이용한 멀티 프로세서 시스템에서 제어 신호의 연결 상태를 제어하여 프로세서의 동작을 효과적으로 제어하는 멀티 프로세서 제어장치에 관한 것이다.The present invention relates to a multiprocessor controller, and more particularly, to a multiprocessor controller that effectively controls the operation of a processor by controlling a connection state of a control signal in a multiprocessor system using a homogeneous processor.

일반적으로 마스터 슬레이브가 일대일로 구성된 멀티 프로세서 시스템 또는 도 1에 도시된 바와 같이 동종의 프로세서를 다수 구비하는 멀티 프로세서 시스템에서는 각각의 프로세서(11,12,13)의 동작 수행을 위한 프로세서 구동신호와 프로세서(11,12,13)간의 상호 정보교환을 위한 프로세서 정보교환 신호는 하나의 전송 라인(L10)을 이용하여 전송하게 된다.In general, in a multiprocessor system in which a master slave is configured in one-to-one or a multiprocessor system having a plurality of processors of the same kind as illustrated in FIG. 1, a processor driving signal and a processor for performing operations of each processor 11, 12, and 13 are shown. The processor information exchange signal for mutual information exchange between (11, 12, 13) is transmitted using one transmission line (L10).

그리고, 주변장치(16,17,18)의 동작을 제어하기 위해 각각의 프로세서(11,12,13)로부터 발생되는 주변장치 제어신호와 각 주변장치(16,17,18)의 상호 정보교환을 위한 주변장치 정보교환 신호 또한 하나의 정보교환 라인(L20)을 통해 전송된다.In order to control the operations of the peripheral devices 16, 17, and 18, the peripheral device control signals generated from the processors 11, 12, and 13 are exchanged with each other. Peripheral device information exchange signal is also transmitted through one information exchange line (L20).

이러한 종래의 멀티 프로세서 제어장치에 있어서는 프로세서의 동작 수행시 하나의 프로세서 구조나 일대일의 마스터/슬레이브(master/slave) 프로세서 구조에서는 문제가 없지만, 프로세서의 수가 많은 멀티 프로세서 구조에서는 각 프로세서의 동시적인 구동에 따른 신호의 일그러짐이 발생하게 되어 전체 시스템에서의 동작상에 악 영향을 미치게 된다. 다시말해서, 서로의 프로세서들간의 간섭이 발생하여 타 프로세서에 간섭을 주게되어 프로세서가 오동작할 수 있는 문제점이 있었다.In such a conventional multiprocessor controller, there is no problem in one processor structure or one-to-one master / slave processor structure when performing the operation of the processor, but simultaneous operation of each processor in a multiprocessor structure with a large number of processors This causes distortion of the signal and adversely affects the operation of the entire system. In other words, there is a problem that the processor may malfunction because interference between the processors occurs to interfere with other processors.

따라서, 본 발명은 상술한 종래기술의 문제점을 해결하기 위한 것으로, 멀티 프로세서 시스템에서 각각의 프로세서와 주변장치에 대한 제어신호와 상호 정보교환 신호를 각기 다른 경로를 통해 전송하고 이를 제어하여 프로세서들간의 간섭을 배제할 수 있는 멀티 프로세서 제어 시스템을 제공하는데 그 목적이 있다.Accordingly, the present invention is to solve the above-described problems of the prior art, in the multi-processor system by transmitting a control signal and mutual information exchange signal for each processor and peripheral devices through different paths and control them between the processors It is an object of the present invention to provide a multiprocessor control system capable of eliminating interference.

상기 목적을 달성하기 위하여 본 발명은, 프로세서 구동신호가 입력될 경우 구동신호가 다수의 프로세서에 대한 공동 구동 또는 개별 구동 신호인지를 판단하여 구동신호를 해당 프로세서에 제공하는 제어부, 제어부의 구동신호를 제공받아 다수의 주변 장치를 제어하기 위한 제어신호를 제어부에 제공하는 다수의 프로세서, 제어부로부터 제공되는 제어신호에 의거하여 각각의 제어를 받는 다수의 주변 장치를 포함한 멀티 프로세서 제어장치을 제공한다.In order to achieve the above object, the present invention, when a processor driving signal is input, determines whether the driving signal is a co-drive or a separate drive signal for a plurality of processors to provide a drive signal to the processor, the drive signal of the controller Provided are a multi-processor controller including a plurality of processors provided with a control signal for controlling a plurality of peripheral devices, and a plurality of peripheral devices each controlled based on a control signal provided from the controller.

도 1은 종래 기술에 따른 멀티 프로세서 제어시스템에 대한 개략적인 블록구성도1 is a schematic block diagram of a multi-processor control system according to the prior art

도 2는 본 발명의 바람직한 실시예에 따른 멀티 프로세서 제어시스템에 대한 개략적인 블록구성도2 is a schematic block diagram of a multiprocessor control system according to an exemplary embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

20 : 제어부31, 32, 33 : 프로세서20: control unit 31, 32, 33: processor

36, 37, 38 : 주변 장치36, 37, 38: peripherals

본 발명의 상기 및 기타 목적과 여러가지 장점은 첨부된 도면을 참조하여 하기에 기술되는 본 발명의 바람직한 실시예로부터 더욱 명확하게 될 것이다.The above and other objects and various advantages of the present invention will become more apparent from the preferred embodiments of the present invention described below with reference to the accompanying drawings.

이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 바람직한 실시예에 따른 멀티 프로세서 제어시스템에 대한 개략적인 블록구성도로서, 제어부(20)와 다수의 프로세서(31,32,33) 및 다수의 주변장치(36,37,38)를 포함한다.2 is a schematic block diagram of a multiprocessor control system according to an exemplary embodiment of the present invention. The controller 20, the plurality of processors 31, 32, 33, and the plurality of peripheral devices 36, 37, 38 are shown in FIG. ).

제어부(20)는 동작 감시부(21)와 제어 연결부(22)를 포함하는데, 동작 감시부(21)는 도시 생략된 마스터로부터 입력되는 구동신호를 감지하여 각 프로세서(31,32,33)의 공동 연결 또는 단독 연결을 판단하게 된다.The control unit 20 includes an operation monitoring unit 21 and a control connecting unit 22. The operation monitoring unit 21 detects a driving signal input from a master (not shown), and thus, each of the processors 31, 32, and 33 The joint or single connection will be determined.

그리고, 제어 연결부(22)는 프로세서 제어선(L24,L25,L26)을 모두 단선하여 서로 간섭이 일어나는 것을 막고 동작 감시부(21)로부터 공동 연결에 대한 신호가 제공되면 각 프로세서의 제어선(L24,L25,L26)을 모두 연결하므로서 각 프로세서(31,32,33)간의 정보교환 및 주변장치(36,37,38)의 제어가 가능하도록 하는 기능을 수행한다.The control connection unit 22 disconnects the processor control lines L24, L25, and L26 to prevent interference with each other, and when the signal for the joint connection is provided from the operation monitoring unit 21, the control line L24 of each processor. By connecting all the L25 and L26, the processor performs the function of exchanging information between the processors 31, 32 and 33 and controlling the peripheral devices 36, 37 and 38.

각각의 프로세서(31,32,33)는 제어부(20)의 프로세서 제어신호에 의거하여 공동 또는 단독 구동하여 주변장치를 제어하게 되는데, 동도면에 도시된 바와 같이 각 프로세서(31,32,33)와 주변장치(36,37,38)는 연결상태에 대한 제어가 필요하므로 제어부(20)를 통해 서로 연결하게 된다.Each of the processors 31, 32, and 33 controls the peripheral device by jointly or solely driving based on the processor control signal of the controller 20. Each processor 31, 32, and 33 is shown in FIG. And the peripheral devices 36, 37, 38 are connected to each other through the control unit 20 because control of the connection state is necessary.

상술한 본 발명에 따른 멀티 프로세서 제어 시스템의 동작에 대한 일예를 들어 설명하면 다음과 같다.An example of an operation of the multiprocessor control system according to the present invention described above will be described below.

도시 생략된 마스터로부터 모든 프로세서(31,32,33)를 구동하기 위한 공동 구동신호가 발생하여 제어부(20)에 제공되면 제어부(20)의 동작 감시부(21)는 입력된 공동 구동신호에 의거하여 제어 연결부(22)에 프로세서 제어선(L24,L25,L26)에 대한 공동 연결신호 제공하게 되고, 제어 연결부(22)는 각 프로세서 제어선(L24,L25,L26)을 차단한 상태에서 동작 감시부(21)로부터 제공된 공동 연결신호에 의거하여 모든 프로세서 제어선(L24,L25,L26)을 연결하므로서 각 프로세서(31,32,33)의 상호 정보교환 및 동시구동이 가능하게 된다.When a joint driving signal for driving all the processors 31, 32, and 33 is generated from the master (not shown) and provided to the controller 20, the operation monitoring unit 21 of the controller 20 is based on the input joint driving signal. To provide the joint connection signal to the processor control lines L24, L25, and L26 to the control connection unit 22, and the control connection unit 22 monitors the operation in a state in which the processor control lines L24, L25, and L26 are blocked. By connecting all the processor control lines L24, L25, and L26 based on the joint connection signal provided from the unit 21, mutual information exchange and simultaneous driving of the processors 31, 32, and 33 are possible.

따라서, 각 프로세서(31,32,33)는 동시 구동하여 주변장치 제어선(L27)을 통해 각각의 주변장치(36,37,38)를 제어하게 된다.Accordingly, the processors 31, 32, and 33 are driven simultaneously to control the respective peripheral devices 36, 37, 38 through the peripheral device control line L27.

만일, 도시 생략된 마스터로부터 제공된 구동신호가 제 1 프로세서(31)의 동갖을 위한 구동신호일 경우에는 동작 감시부(21)는 이 구동신호를 판단하여 단선 연결에 대한 신호를 제어 연결부(22)에 제공하게 되므로서 제어 연결부(22)는 제 1 프로세서(31)와 연결된 프로세서 제어선(L24)만을 개방하게 된다.If the driving signal provided from the master (not shown) is a driving signal for all kinds of the first processor 31, the operation monitoring unit 21 determines the driving signal and transmits a signal for disconnection connection to the control connection unit 22. The control connector 22 opens only the processor control line L24 connected to the first processor 31.

따라서, 제 1 프로세서(31)만이 구동하여 다시 제어 연결부(22)와 주변장치 제어선(L27)을 통해 각 주변장치(36,37,38)를 제어하게 되는데, 이때 제어 연결부(22)가 제 1 프로세서(31)의 구동을 위한 프로세서 제어신호를 전송할 때 다른 프로세서 즉 제 2 프로세서(32)와 제 3 프로세서(33)의 프로세서 제어선(L25,L26)은 단선되어 있기 때문에 이들 프로세서(32,33)에는 전혀 영향을 미치지 않게 된다.Accordingly, only the first processor 31 is driven to control each of the peripheral devices 36, 37, and 38 through the control connector 22 and the peripheral device control line L27. When the processor control signal for driving the first processor 31 is transmitted, the processor control lines L25 and L26 of the other processor, that is, the second processor 32 and the third processor 33 are disconnected. 33) has no effect.

이상 설명한 바와같이 본 발명에 따르면, 멀티 프로세서 시스템에 있어서 각 프로세서의 구동을 위한 프로세서 제어선을 별도의 제어부에 연결하여 각 프로세서간의 간섭과 신호의 일그로짐을 감소시키므로서 안정적인 멀티 프로세서 시스템을 구축할 수 있는 효과가 있다.As described above, according to the present invention, a stable multiprocessor system can be constructed by reducing processor interference and signal distortion by connecting a processor control line for driving each processor to a separate controller in a multiprocessor system. It can be effective.

Claims

In a multiprocessor system having multiple processors of the same kind,

A controller configured to determine whether the driving signal is a joint driving signal or an individual driving signal for the plurality of processors when the processor driving signal is input, and provide the driving signal to the corresponding processor;

A plurality of processors configured to receive a driving signal from the controller and provide a control signal to the controller to control a plurality of peripheral devices;

And a plurality of peripheral devices which are each controlled based on a control signal provided from the controller.