KR19980061870A

KR19980061870A - Signal control device using reset switch

Info

Publication number: KR19980061870A
Application number: KR1019960081247A
Authority: KR
Inventors: 채승훈
Original assignee: 유기범; 대우통신 주식회사
Priority date: 1996-12-31
Filing date: 1996-12-31
Publication date: 1998-10-07

Abstract

본 발명은 전전자 교환기에서 스위치 온/오프타임을 갖는 리셋 스위치를 구비하는 두 개의 하위 프로세서가 상기 리셋 스위치의 스위칭에 따라 통화로를 선택적으로 형성하는 신호 제어 장치에 있어서, 상기 하위 프로세서들은 타측 하위 프로세서로부터의 리셋 경보 신호, 리셋 요구 신호 및 리셋 신호를 수신하는 감시부와; 상기 리셋 스위치의 상기 온 신호를 감지하여 타측 하위 프로세서의 상기 모니터에 리셋 경보 신호를 인가하고, 상기 리셋 스위치의 상기 오프 신호를 감지하여 상기 타측 하위 프로세서의 상기 모니터에 리셋 요구 신호를 인가하며, 상기 리셋 요구 신호의 출력후 소정 시간의 경과후에 리셋 신호를 상기 타측 하위 프로세서에 인가하여 통화로를 형성하는 제어부를 구비함에 따라 상기 통신경로 A에서 실제 리셋 신호가 되기전에 통신경로 B로 자유롭게 전환을 행할 수 있고 데이터 유실을 최소화 할 수 있는 효과가 있다.The present invention provides a signal control device in which two sub-processors having a reset switch having a switch on / off time in an electronic switching system selectively form a communication path according to the switching of the reset switch. A monitoring unit for receiving a reset alarm signal, a reset request signal, and a reset signal from the processor; Sensing the on signal of the reset switch to apply a reset alarm signal to the monitor of the other lower processor, sensing the off signal of the reset switch to apply a reset request signal to the monitor of the other lower processor, and After the reset request signal has been output, a control unit is configured to apply a reset signal to the other lower processor to form a communication path after a predetermined time has elapsed. Therefore, the controller can freely switch to the communication path B before the communication path A becomes an actual reset signal. It has the effect of minimizing data loss.

Description

Signal control device using reset switch

본 발명은 전전자 교환기의 신호 제어 장치에 관한 것으로, 특히 리셋 스위치의 작동에 따라 하위 프로세서간의 통신 경로를 전환할 수 있게한 리셋 스위치를 이용한 신호 제어 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a signal control device of an all-electronic switch, and more particularly, to a signal control device using a reset switch that enables switching of communication paths between lower processors according to operation of the reset switch.

종래 전전자 교환기에서는 통신경로를 항시 제공하기 위하여 두 개의 하위 프로세서를 통해 두 개의 통신경로가 존재한다. 하위 프로세서는 상대방의 통신경로를 감시하여 상대측의 이상시 통신경로를 절환하므로써 통신경로의 안정성을 확보하고 있다.In the conventional electronic switchboard, there are two communication paths through two sub-processors in order to always provide a communication path. The lower processor ensures the stability of the communication path by monitoring the communication path of the other party and switching the communication path in case of an abnormality of the other party.

한편, 하위 프로세서내에는 각기 리셋 스위치가 존재하며 리셋스위치가 작동된 하위 프로세서는 리셋되고, 이에따라 다른 하나의 하위 프로세서가 통신 경로를 제공하게 된다. 그러나, 리셋 스위치의 작동에 의하여 상대측에서 리셋 신호를 감지한 시점에 이미 리셋이 된 상태이므로 데이터 손실을 갖게되는 문제점이 있었다.On the other hand, there is a reset switch in each of the lower processor, the lower processor is operated by the reset switch is reset, so that the other lower processor provides a communication path. However, since the reset state is already reset when the counter side detects the reset signal by the operation of the reset switch, there is a problem of data loss.

따라서, 본 발명은 상기 문제점을 해결하기 위하여 안출한 것으로써, 하위 프로세서의 통신경로에서 스위치를 이용하여 리셋 신호를 감지하여 실제로 리셋상태가 되기전에 통신경로를 전환하여 데이터 전송 및 제반 동작을 행할 수 있도록 시간을 확보하는 것을 목적으로 한다.Accordingly, the present invention has been made to solve the above problems, by detecting a reset signal using a switch in the communication path of the lower processor to switch the communication path before the actual reset state can perform data transmission and overall operations The purpose is to secure time.

상기 목적을 달성하기 위하여 본 발명은 전전자 교환기에서 스위치 온/오프타임을 갖고 온,오프 신호를 출력하는 리셋 스위치를 구비하는 두 개의 하위 프로세서가 상기 리셋 스위치의 스위칭에 따라 통화로를 선택적으로 형성하는 신호 제어 장치에 있어서, 상기 하위 프로세서들은 타측 하위 프로세서로부터의 리셋 경보 신호, 리셋 요구 신호 및 리셋 신호를 수신하는 감시부와; 상기 리셋 스위치의 상기 온 신호를 감지하여 타측 하위 프로세서의 상기 모니터에 리셋 경보 신호를 인가하고, 상기 리셋 스위치의 상기 오프 신호를 감지하여 상기 타측 하위 프로세서의 상기 모니터에 리셋 요구 신호를 인가하며, 상기 리셋 요구 신호의 출력후 소정 시간의 경과후에 리셋 신호를 상기 타측 하위 프로세서의 상기 모니터에 인가하며, 상기 자기측 모니터로부터의 리셋 요구 신호에 의하여 통화로 형성을 준비하고 상기 리셋 신호에 의하여 통화로를 형성하는 제어부를 구비함에 따라 상기 통신경로 A에서 실제 리셋 신호가 되기전에 통신경로 B로 자유롭게 전환을 행할 수 있는 것을 특징으로 한다.In order to achieve the above object, the present invention provides two sub-processors having a reset switch for outputting an on / off signal with a switch on / off time in an electronic switch, selectively forming a communication path according to the switching of the reset switch. An apparatus for controlling a signal, the lower processors comprising: a monitor configured to receive a reset alarm signal, a reset request signal, and a reset signal from another lower processor; Sensing the on signal of the reset switch to apply a reset alarm signal to the monitor of the other lower processor, sensing the off signal of the reset switch to apply a reset request signal to the monitor of the other lower processor, and After a predetermined time has elapsed after the output of the reset request signal, a reset signal is applied to the monitor of the other sub-processor, and a call path is prepared by the reset request signal from the own side monitor and the call path is set by the reset signal. The controller may be configured to freely switch to the communication path B before the actual reset signal is generated in the communication path A.

도 1은 본 발명에 따른 리셋 스위치를 이용한 신호 제어 장치의 블록 구성도1 is a block diagram of a signal control device using a reset switch according to the present invention

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

10 : 상위 프로세서20-1 : 하위 프로세서10: upper processor 20-1: lower processor

20-2 : 하위 프로세서22-1 : 리셋 스위치20-2: Subprocessor 22-1: Reset Switch

22-2 : 리셋 스위치24-1 : 제어부22-2: reset switch 24-1: control unit

24-2 : 제어부26-1 : 감시부24-2: control unit 26-1: monitoring unit

26-2 : 감시부30 : 가입자26-2: monitoring unit 30: subscriber

본 발명의 상술한 목적 및 특징은 첨부된 도면을 참조하여 하기와 같이 기술되는 본 발명의 바람직한 실시예로부터 더욱 명확하게 될 것이다.The above objects and features of the present invention will become more apparent from the preferred embodiments of the present invention described below with reference to the accompanying drawings.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명에 따른 전전자 교환기의 리셋을 이용한 신호 제어 장치의 블록 구성도로서, 상위 프로세서(10)와 하위 프로세서(20-1)(20-2) 및 가입자(30)로 구성된다.1 is a block diagram of a signal control apparatus using a reset of an electronic switch according to the present invention, and includes an upper processor 10, a lower processor 20-1, 20-2, and a subscriber 30.

상기 프로세서(10)는 서로 다른 프로세서간 통신 기능을 위해 호 처리, 번호번역, 교환제어, 다중주파수 신호처리, 시스템 유지보수를 수행하고, 신호 장치 및 스위치 제어를 위해 L-버스 회로가 포함되어 데이터를 하위 프로세서(20-1)(20-2)에게 전송한다. 데이터를 전송받은 하위 프로세서(20-1)(20-2)는 리셋 스위치(22-1)(22-2)와 제어부(24-1)(24-2) 및 감시부(26-1)(26-2)를 각기 구비한다.The processor 10 performs call processing, number translation, exchange control, multi-frequency signal processing, system maintenance for different inter-processor communication functions, and includes L-bus circuits for signaling devices and switch control. Is transmitted to the lower processor 20-1 and 20-2. The lower processor 20-1 or 20-2 receiving the data receives the reset switches 22-1, 22-2, the controllers 24-1, 24-2, and the monitor 26-1 ( 26-2), respectively.

하위 프로세서(20-1)(20-2)는 상기 상위 프로세서(10)와의 통신을 위한 L-버스 정합회로가 포함되어있고, 통신경로 A의 내부 블록으로 구성되어 있는 리셋 스위치(22-1)는 통신경로에서 신호 제어를 하기위한 것으로 리셋 스위치(22-1)가 눌려지면 도 2a에 도시된 바와 같이 하이레벨에서 로우레벨로 천이되고, 이상태에서 리셋 스위치(22-1)를 떼면 로우레벨에서 하이레벨로 천이된다.The lower processor 20-1 and 20-2 includes an L-bus matching circuit for communication with the upper processor 10, and a reset switch 22-1 configured as an internal block of the communication path A. Is for controlling the signal in the communication path. When the reset switch 22-1 is pressed, it is transitioned from the high level to the low level as shown in FIG. 2A. Transition to high level.

제어부(24-1)는 리셋 스위치 신호(도 2a)가 하이레벨에서 로우레벨로 천이되면 통신경로 B의 감시부(26-2)에게 리셋 경보 신호(도 2b)를 전송한다.The controller 24-1 transmits a reset alert signal (FIG. 2B) to the monitoring unit 26-2 of the communication path B when the reset switch signal (FIG. 2A) transitions from the high level to the low level.

이러한 리셋 경보 신호(도 2b)는 감시부(26-2)를 통하여 제어부(24-2)에 인가되므로 제어부(24-2)는 상술한 리셋 스위치(22-1)의 구동을 감지하게 되고 이에 따라 통신경로 B를 통한 통신의 수행을 준비한다.Since the reset alarm signal (FIG. 2B) is applied to the control unit 24-2 through the monitoring unit 26-2, the control unit 24-2 detects the driving of the above-described reset switch 22-1 and thus Prepare to perform communication via communication path B accordingly.

이때, 리셋 스위치 신호(리셋 경보 신호)의 종료시점 즉, 리셋 스위치(22-1)가 떼어지는 시점에 제어부(24-1)은 리셋 요구 신호(로직 하이에서 로우로 천이되는)를 출력하며, 이 리셋 요구 신호(도 2c)는 감시부(26-2)를 통하여 제어부(24-2)에 인가된다.At this time, the control unit 24-1 outputs a reset request signal (transition from logic high to low) at the end of the reset switch signal (reset alarm signal), that is, at the time when the reset switch 22-1 is released. This reset request signal (FIG. 2C) is applied to the control part 24-2 via the monitoring part 26-2.

이 리셋 요구 신호(도 2c)에 의하여 제어부(24-1)는 처리하고 있던 데이터를 감시부(26-2)를 통하여 제어부(24-2)에 인가하고, 제어부(24-2)는 이 데이터에 의하여 통신 경로(B)를 통한 통신을 수행한다.In response to the reset request signal (FIG. 2C), the control unit 24-1 applies the data being processed to the control unit 24-2 through the monitoring unit 26-2, and the control unit 24-2 supplies the data. By the communication path (B).

리셋 요구 신호(도 2c)의 발생 후 소정 시간이 경과되면 제어부(24-1)은 내부 로직에 의한 리셋 신호를 발생시켜, 리셋되는 한편, 감시부(26-2)를 통해 제어부(24-2)에 리셋 신호(도 2d)를 전달함으로써 리셋되었음을 통보하게 된다.When a predetermined time has elapsed after the generation of the reset request signal (FIG. 2C), the control unit 24-1 generates a reset signal by internal logic and resets the control unit 24-2 through the monitoring unit 26-2. By transmitting a reset signal (Fig. 2d) to notify that it has been reset.

즉, 본 발명에서 하위 프로세서(20-1)의 리셋 스위치가 구동된 경우에 리셋 경보 신호(도 2b) 및 리셋 요구 신호(도 2c)에 의하여 하위 프로세서(20-2)로의 통신 경로 전환이 수행된 후에 하위 프로세서(20-1)의 리셋이 수행되는바, 통신 경로 전환에 의한 데이터 손실을 방지할 수 있는 것이다.That is, in the present invention, when the reset switch of the lower processor 20-1 is driven, the communication path switching to the lower processor 20-2 is performed by the reset alarm signal (FIG. 2B) and the reset request signal (FIG. 2C). After the reset, the reset of the lower processor 20-1 is performed to prevent data loss due to the communication path switching.

상술한 예에서는 하위 프로세서(20-1)의 리셋 스위치가 구동되는 경우만 설명하였으나, 하위 프로세서(20-2)의 리셋 스위치가 구동되는 경우에도 동일하게 작용됨은 용이하게 알 수 있을 것이다.In the above-described example, only the case where the reset switch of the lower processor 20-1 is driven will be described. However, it will be easily understood that the same operation is performed even when the reset switch of the lower processor 20-2 is driven.

이상, 상기와 같이 설명한 본 발명은 전전자 교환기의 하위 프로세서에서 리셋 스위치를 누르는 시점에 실제 리셋 신호가 전달되는 것이 아니라 제어부를 통해 리셋 요구 신호가 있는 시점에서 다른 통신경로를 통해 리셋 신호가 전달되므로 통신경로 전환을 행할 수 있고 데이터 유실을 최소화 할 수 있는 효과가 있다.As described above, the present invention described above does not transmit the actual reset signal when the reset switch is pressed in the lower processor of the electronic switchboard, but the reset signal is transmitted through another communication path when the reset request signal is received through the control unit. It is possible to change the communication path and minimize the loss of data.

Claims

A signal control device in which two sub-processors having a reset switch for outputting an on / off signal with a switch on / off time selectively form a communication path according to the switching of the reset switch,

The lower processors,

A monitoring unit configured to receive a reset alarm signal, a reset request signal, and a reset signal from the other lower processor;

Sensing the on signal of the reset switch to apply a reset alarm signal to the monitor of the other lower processor, sensing the off signal of the reset switch to apply a reset request signal to the monitor of the other lower processor, and After a predetermined time has elapsed after the output of the reset request signal, a reset signal is applied to the monitor of the other sub-processor, and a call path is prepared by the reset request signal from the own side monitor and the call path is set by the reset signal. And a control unit to be formed so as to freely switch to the communication path B before the actual reset signal in the communication path A.