KR19980061554A

KR19980061554A - Asynchronous Transfer Mode (ATM) Cell Separator

Info

Publication number: KR19980061554A
Application number: KR1019960080925A
Authority: KR
Inventors: 홍한희
Original assignee: 이우복; 사단법인 고등기술연구원연구조합
Priority date: 1996-12-31
Filing date: 1996-12-31
Publication date: 1998-10-07

Abstract

본 발명은 비동기 전송모드(ATM) 셀 분리 장치에 관한 것으로, 호스트와의 인터페이스를 하는 호스트 인터페이스를 통해 입력된 ATM 셀의 헤더와 비교하는 헤더 매칭 레지스터 1, 2와, 상기 ATM 헤더의 헤더부분중에서 어느 부분과 비교할 것인가를 결정하는 제어 레지스터와, 상기 제어 레지스터의 값에 따라 비교대상과 지연시간을 계산하여 제어하는 제어부와,상기 헤더 매칭 레지스터 1, 2와 입력되는 ATM 헤더를 비교하는 비교기와, 상기 ATM 헤더의 비교에 따라 데이타를 지연하는 지연부와, 상기 비교기의 결과에 따라 전송해야 할 포트를 결정하는 디멀티플렉서와, 상기 디멀티플렉서에서 유토피아 인터페이스와 입력셀과의 버퍼역할을 하는 선입선출부와, 상기 선입선출부와 외부와의 유토피아 인터페이스를 하는 유토피아 인터페이스부로 구성되어 ATM 셀 헤더를 보고 분리함으로써 유토피아 인터페이스이외의 제어용 신호발생을 제거할 수 있다.The present invention relates to an asynchronous transfer mode (ATM) cell separation apparatus, comprising: header matching registers 1 and 2 for comparing with a header of an ATM cell input through a host interface that interfaces with a host, and a header portion of the ATM header. A control register for determining which part to compare with, a control unit for calculating and controlling a comparison object and a delay time according to a value of the control register, a comparator for comparing the header matching registers 1 and 2 with an input ATM header, A delay unit for delaying data according to the comparison of the ATM header, a demultiplexer for determining a port to be transmitted according to the result of the comparator, a first-in first-out unit serving as a buffer between the utopia interface and an input cell in the demultiplexer; ATM is composed of a utopia interface for a utopia interface between the first-in first-out and the outside By viewing and separating the cell header, control signaling other than the utopia interface can be eliminated.

Description

Asynchronous Transfer Mode (ATM) Cell Separator

제 1도는 본 발명에 의한 블록도1 is a block diagram according to the present invention

*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

1:호스트 인터페이스2:헤더매칭 레지스터 11: Host Interface 2: Header Matching Register 1

2':헤더매칭 레지스터23:제어 레지스터2 ': header matching register 23: control register

4:제어부5:비교기4: control unit 5: comparator

6:지연부7:디멀티플렉서부6: Delay part 7: Demultiplexer part

8:선입선출부9:유토피아 인터페이스부8: first-in, first-out 9: utopian interface

본 발명은 비동기 전송모드(ATM) 셀 분리 장치에 관한 것으로, 특히, ATM 셀 흐름 중에서 헤더를 보고 셀 흐름의 방향을 분리하여 셀 추출을 하기 위한 비동기 전송모드(ATM) 셀 분리 장치에 관한 것이다.The present invention relates to an asynchronous transmission mode (ATM) cell separation device, and more particularly, to an asynchronous transmission mode (ATM) cell separation device for extracting cells by separating the direction of the cell flow in the header of the ATM cell flow.

일반적으로 비동기 전송 모드(Asynchronous Transfer Mode, ATM)는 정보전송을 위해서 53바이트의 고정된 셀(Cell)을 스위칭하는 기술로, 수십 Mbps에서 수 Gbps의 전송속도를 제공하며 비디오, 음성, 데이타통신을 하나의 연결선을 이용해 다중화시킬 수 있는 방법이다.In general, Asynchronous Transfer Mode (ATM) is a technology for switching a fixed cell of 53 bytes for information transfer. It provides a transmission rate of several tens of Mbps to several Gbps and provides video, voice, and data communication. This method can be multiplexed using one connection line.

여기서, 상기 셀은 5바이트의 헤더(header)와 48바이트의 페이로드(Payload)로 구성되어 있으며, 셀을 전송하기 위한 채널설정이나 해제는 셀 헤더에 있는 가상경로식별자와 가상채널식별자를 사용하는데 상기 가상경로식별자와 가상채널식별자는 셀 식별 및 라우팅에 사용되는 논리 채널 번호이다. 상기 채널번호를 신호전달과정에서 망과 가입자, 망과 망 사이에서 가입자 또는 망이 협상하여 할당하는데, 특별한 용도를 위해 사용되는 몇개의 값을 제외하고는 셀 헤더 포맷에 정해진 비트들의 조합으로 만들어지는 순차적인 값이다.Here, the cell is composed of a 5-byte header and a 48-byte payload, and the channel setting or clearing for transmitting a cell uses the virtual path identifier and the virtual channel identifier in the cell header. The virtual path identifier and the virtual channel identifier are logical channel numbers used for cell identification and routing. The channel number is negotiated and assigned by the subscriber or the network between the network and the subscriber and the network and the subscriber during the signal transmission process, and is made of a combination of bits specified in the cell header format except for a few values used for a special purpose. It is a sequential value.

종래의 셀 분리 잗치들은 셀 전달에 있어 분리 위치도 함께 전달해야 함으로써 이 신호를 생성하기 위한 제어 로직을 필요로 하는 문제점이 있다.Conventional cell separation quenching has a problem in that it requires control logic to generate this signal by transmitting the separation position together with cell delivery.

본 발명은 상기 문제점을 해결하기 위해 유토피아 인터페이스 신호외의 신호첨가 없이 자체적으로 ATM 셀 헤더를 보고 분리함으로써 유토피아 인터페이스이외의 제어용 신호발생을 제거하는 것을 목적으로 한다.An object of the present invention is to eliminate the control signal generation other than the utopia interface by seeing and separating the ATM cell header itself without adding a signal other than the utopia interface signal to solve the above problems.

본 발명은 상기 목적을 달성하기 위해 호스트와의 인터페이스를 하는 호스트 인터페이스를 통해 입력된 ATM 셀의 헤더와 비교하는 헤더 매칭 레지스터 1, 2와, 상기 ATM 헤더의 헤더부분 중에서 어느 부분과 비교할 것인가를 결정하는 제어 레지스터와, 상기 제어 레지스터의 값에 따라 비교대상과 지연시간을 계산하여 제어하는 제어부와, 상기 헤더 매칭 레지스터 1, 2와 입력되는 ATM 헤더를 비교하는 비교기와, 상기 ATM 헤더의 비교에 따라 데이타를 지연하는 지연부와, 상기 비교기의 결과에 따라 전송해야 할 포트를 결정하는 디멀티플렉서와, 상기 디멀티플렉서에서 유토피아 인터페이스와 입력셀과의 버퍼역할을 하는 선입선출부와, 상기 선입선출부와 외부와의 유토피아 인터페이스를 하는 유토피아 인터페이스부로 구성되어 있는 것을 특징으로 한다.The present invention determines the header matching registers 1 and 2 which are compared with the header of the ATM cell input through the host interface that interfaces with the host to achieve the above object, and which part of the header portion of the ATM header is to be compared. A control register configured to calculate and control a comparison object and a delay time according to a value of the control register, a comparator comparing the header matching registers 1 and 2 with an input ATM header, and a comparison between the ATM headers. A delay unit for delaying data; Utopia interface unit for the utopian interface, characterized in that .

이하, 첨부된 도면을 참조하여 본 발명을 상세하게 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

제 1도는 본 발명에 의한 블럭도로서, 내부의 헤더매칭 레지스터와 제어 레지스터의 값을 지정하기 위한 호스트와의 인터페이스를 담당하는 호스트 인터페이스(1), 입력된 ATM 셀의 헤더와 비교를 위한 값을 가지며 첫번째 포트로 전송하기 위한 헤더값을 가지고 있는 헤더매칭 레지스터1(2), 입력된 ATM 셀의 헤더와 비교를 위한 값을 가지며 두번째 포트로 전송하기 위한 헤더값을 가지고 있는 헤어매칭 레지스터2(2'), ATM 헤더 중에서 어느 부분을 비교할 것인가를 결정하는 값을 가지며 가상경로식별자(Virtual Path Identifier)만 비교한다든지 아니면 가상채널식별자(Virtual Channel Identifier)만 비교한다든지 아니면 가상경로식별자/가상채널식별자를 모두 비교한다든지를 결정하는 제어 레지스터(3), 제어 레지스터의 값에 따라 비교대상과 지연시간을 계산하여 비교기와 지연부를 제어하는 제어부(4), 헤더 매칭 레지스터와 입력되는 ATM 헤더와의 비교하는 비교기(5), 헤더의 비교대상에 따라 데이타를 지연해야 할 시간의 차이가 있는데 이를 담당하며 가상경로식별자만을 비교하면 2클럭만 지연하면 되고 가상채널식별자만을 비교하면 4클럭을 지연해야 하는 지연부(6), 비교기의 결과에 따라 전송해야 할 포트를 결정하는 디멀티플렉서부(7), 출력부와 유토피아 인터페이스를 지원하기 위하여 유토피아 인터페이스와 입력셀과의 버퍼역할을 하는 선입선출부(8), 외부와의 유토피아 인터페이스를 하는 유토피아 인터페이스부(9)로 구성되어 호스트 인터페이스부(1)를 통하여 헤더 매칭 레지스터 1, 2(2, 2')와 제어 레지스터(3)의 값을 세팅하고 ATM 헤더중에서 가상경로식별자, 가상채널식별자, 가상경로식별자/가상채널식별자 중 어느 부분을 비교할 것인가를 결정한다. 다음으로 제어 레지스터의 값에 따라 제어 로직이 비교기(4)와 지연부(6)를 초기화 하고 유토피아 인터페이스를 통하여 입력되는 ATM 셀의 헤더는 헤더 매칭 레지스터 1, 2와 비교기에 의해 비교되고 그 결과가 디멀티플렉서부(7)를 제어하여 입력된 셀의 출력포트를 선택한다. 다음으로 선택된 출력포트로 출력되는 셀은 각 포트에 있는 선입선출부(8)에 쌓이고 쌓인 데이타는 외부로 유토피아 인터페이스부(9)를 통하여 전송하게 된다.1 is a block diagram according to the present invention, in which a host interface (1) in charge of an interface between a host for designating values of an internal header matching register and a control register is compared with a header of an input ATM cell. Header matching register 1 (2), which has a header value for transmission to the first port, and a header matching register 2 (2), which has a value for comparison with the header of the input ATM cell, and a header value for transmission to the second port. '), Which has a value that determines which part of the ATM header to compare and compares only the Virtual Path Identifier or only the Virtual Channel Identifier, or the Virtual Path Identifier / Virtual Channel Identifier. The control register (3) determines whether to compare all of the There is a difference in time to delay data depending on the control unit 4 for controlling the interceptor and the delay unit, the comparator 5 for comparing the header matching register with the input ATM header, and the comparison target of the header. If you compare only the delay of 2 clocks, if you compare only the virtual channel identifier, delay (6) to delay 4 clocks, demultiplexer (7) to determine the port to be transmitted according to the result of the comparator, the output and the utopia interface In order to support a Utopia interface and a first-in first-out unit (8), which serves as a buffer between the input cell, and the Utopia interface unit (9) that performs a utopia interface with the outside through the host interface unit (1) header matching register 1 , Set the value of 2 (2, 2 ') and control register (3) and set the virtual path identifier, virtual channel identifier, virtual path identifier / virtual channel in ATM header. Compared to decide whether any part of the identifier. Next, the control logic initializes the comparator 4 and the delay unit 6 according to the value of the control register, and the header of the ATM cell input through the utopia interface is compared by the header matching registers 1 and 2 by the comparator, and the result is The demultiplexer section 7 is controlled to select the output port of the input cell. Next, the cell output to the selected output port is accumulated in the first-in, first-out unit 8 in each port, and the accumulated data is transmitted to the outside through the utopia interface unit 9.

본 발명은 유토피아 인터페이스 신호외의 신호첨가 없이 자체적으로 ATM 셀 헤더를 보고 분리하여 유토피아 인터페이스이외의 제어용 신호발생을 제거하며 특정 헤더를 갖는 셀 추출에 적용할 수 있다.The present invention can remove the control signal generation other than the utopia interface by separating and viewing the ATM cell header by itself without adding a signal other than the utopia interface signal, and can be applied to cell extraction having a specific header.

Claims

Header matching registers 1 and 2 for comparing the header of an ATM cell input through a host interface that interfaces with the host;

A control register for determining which part of the header part of the ATM header is to be compared;

A control unit for calculating and controlling a comparison object and a delay time according to the value of the control register;

A comparator for comparing the header matching registers 1 and 2 with an input ATM header;

A delay unit for delaying data according to the comparison of the ATM headers;

A demultiplexer for determining a port to be transmitted according to the result of the comparator;

A first-in, first-out unit serving as a buffer between the utopia interface and the input cell in the demultiplexer;

An asynchronous transmission mode (ATM) cell separation device, characterized in that the first-in first-out unit and a utopia interface unit for the utopia interface between the outside.

The method of claim 1,

And the header matching register 1 has a header value for transmitting to the first port and the header matching register 2 has a header value for transmitting to the second port.

The method of claim 1,

And the controller determines whether to compare the virtual path identifier, the virtual channel identifier, or both the virtual path identifier and the virtual channel identifier.

The method of claim 1,

And the delay unit delays two clocks when comparing the virtual path identifiers and delays four clocks when comparing the virtual channel identifiers.