KR19980060619A

KR19980060619A - Semiconductor device with double well

Info

Publication number: KR19980060619A
Application number: KR1019960079981A
Authority: KR
Inventors: 조주환
Original assignee: 김영환; 현대전자산업 주식회사
Priority date: 1996-12-31
Filing date: 1996-12-31
Publication date: 1998-10-07

Abstract

본 발명은 이중 웰을 가지는 반도체 소자에 관한 것으로, 특히 반도체 장치에서 입력단과 입력 버퍼단에 사용되는 정전기 방지용 트랜지스터의 웰 부분을 이중 웰로 구현하여, 저전압 인가시 주입된 소수 캐리어를 최소화하여 저전압의 특성을 향상시키는 이중 웰을 가지는 반도체 소자에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a double well, and in particular, a well portion of an antistatic transistor used in an input terminal and an input buffer terminal in a semiconductor device is implemented as a dual well, thereby minimizing the minority carriers injected when the low voltage is applied, thereby reducing the characteristics of the low voltage. A semiconductor device having a double well to improve.

Description

Semiconductor device with double well

일반적으로 디-램에 있어서 저전압(Negative Low Input Voltage:VILL)이란, 반도체 소자가 정상적으로 동작하는 최소의 전위라고 할 수 있는데, 보편적으로 이 디-램이 장착되어 있는 보드의 환경과 각 개별 소자의 인터페이스 간의 문제로 인하여 디-램에 입력되는 신호가 '하이'에서 '로우'값으로 변환될 때 언더-슈트(Undershoot)가 발생해 일정기간 동안 0V이하의 전압의 입력되는 현상이 발생된다.In general, a low voltage (VILL) in a DRAM is a minimum potential at which a semiconductor device operates normally. Generally, a low voltage (VILL) of a semiconductor device is generally used. Due to the problem between the interfaces, undershoot occurs when the signal input to the DRAM is changed from 'high' to 'low', and a voltage of 0 V or less is input for a certain period of time.

이러한 언더-슈트는 제1도에 도시된 바와 같은 P형 기판에 형성된 P-웰과, 상기 P-웰에 형성된 N+영역의 드레인(1) 및 소스 영역(2)과, 상기 소스 영역(2)에 연결된 입력 패드(3)로 이루어진 트랜지스터에 '벌크 전압(VBB:기판에 인가되는 (-)전압)-Vth' 이하의 전압이 인가되었을 때 입력장치를 구성하고 있는 정전기 보호 회로에서 다이오가 턴-온되어 소수 캐리어가 주입되게 되고, 이처럼 주입된 소수 캐리어는 언더-슈트가 발생된 상기 입력슈트(3)에 인접된 셀의 데이타를 손상시키게 되며, 이는 회로상의 결함을 발생시키는 원인으로 작용한다.This under-shoot includes a P-well formed in a P-type substrate as shown in FIG. 1, a drain 1 and a source region 2 of an N + region formed in the P-well, and the source region 2. When a voltage equal to or less than 'bulk voltage (VBB) is applied to a transistor consisting of an input pad 3 connected to the diode, the diode is turned on in an electrostatic protection circuit constituting the input device. When the minority carriers are turned on to inject the minority carriers, the injected minority carriers damage the data of the cell adjacent to the input chute 3 in which the under-shoot is generated, which causes a defect in the circuit.

즉, 입력 신호에서 언더-슈트가 발생하였을 경우에는 소수 캐리어가 정전기방지용 트랜지스터의 정션(Junction)을 통하여 기판에 주입되게 되고, 이 정션을 통해 주입된 다량의 소수 캐리어중 일부는 P형 기판의 정공(Hole)과 재결합에 의해 소멸되고, 재결합되지 않은 소수 캐리어는 인접 셀 데이타에 까지 미치게 되어 셀 데이타를 손상시키게 된다.That is, when an under-shoot occurs in the input signal, minority carriers are injected into the substrate through the junction of the antistatic transistor, and some of the large number of minority carriers injected through the junction are holes in the P-type substrate. The minority carriers that are destroyed by recombination with (Hole) and do not recombine extend to neighboring cell data, thereby damaging the cell data.

본 발명에서는 상기에 기술한 바와 같은 종래 문제점을 해결하기 위해, 입력신호에서 언더-슈트가 발생되어 소수 캐리어가 주입되더라도 재결합할 수 있는 재결합 중심인 트랩(Trap)을 많이 만들어, 주입된 소수 캐리어가 재결합에 의해 셀 데이타에 영향을 미치지 못하도록 하는 것을 목적으로 한다.In the present invention, in order to solve the conventional problems as described above, a number of traps that are recombination center that can be recombined even if the under-shoot is generated in the input signal and the minority carrier is injected, the injected minority carrier The purpose is to prevent recombination from affecting cell data.

도 1은 일반적인 반도체 소자의 단면도.1 is a cross-sectional view of a general semiconductor device.

도 2는 본 발명에 의한 반도체 소자의 단면도.2 is a cross-sectional view of a semiconductor device according to the present invention.

*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

1:드레인 영역2:소스 영역1: Drain area 2: Source area

3:입력 패드3: input pad

상기와 같은 목적을 달성하기 위한 반도체 소자는 P형 기판에 형성된 P-웰과, 상기 P-웰에 형성된 N+ 영역의 드레인 및 소스 영역과, 상기 소스 영역에 연결된 입력 패드를 포함하는 반도체 소자에 있어서;A semiconductor device for achieving the above object is a semiconductor device comprising a P-well formed in the P-type substrate, a drain and source region of the N + region formed in the P-well, and an input pad connected to the source region ;

언더-슈트의 발생으로 인해 주입된 소수 캐리어의 재결합을 위해;For recombination of minority carriers injected due to the occurrence of under-shoots;

상기 P-웰보다 농도가 높은 제2P-웰을 상기 P-웰내에 형성하는 것을 특징으로 한다.A second P-well having a higher concentration than the P-well is formed in the P-well.

또한, N형 기판에 형성된 N-웰과, 상기 N-웰에 형성된 P+ 영역의 드레인 및 소스 영역과, 상기 드레인 영역에 연결된 입력 패드를 포함하는 반도체 소자에 있어서;A semiconductor device comprising: an N-well formed in an N-type substrate, a drain and a source region of a P + region formed in the N-well, and an input pad connected to the drain region;

상기 N-웰 보다 농도가 높은 제2N-웰을 상기 N-웰 내에 형성하는 것을 특징으로 한다.A second N-well having a higher concentration than the N-well is formed in the N-well.

상술한 목적 및 특징들, 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하며, 종래와 같은 구성은 동일 부호를 부여하여 설명한다.The above objects, features, and advantages will become more apparent from the following detailed description taken in conjunction with the accompanying drawings. DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

상기 종래 문제점에서 설명한 바와 같이 인접 셀에 손상을 입히는 경우는, 정션을 통해 주입된 소스 캐리어중 재결합을 하지 못한 캐리어에 의해 손상을 입게 됨을 알 수 있다.As described above, when the adjacent cells are damaged, it can be seen that the carriers that are not recombined among the source carriers injected through the junction are damaged.

이러한 관점에서 볼 때 재결합이 많이 일어날수록 셀 데이타에 손상을 입히는 소수 캐리어가 수가 줄어듬을 유추할 수 있다.From this point of view, it can be inferred that the more recombination occurs, the fewer the number of minority carriers that damage cell data.

따라서 본 발명에서는 상기와 같은 특성을 이용하여 소수 캐리어의 재결합이 많이 일어나도록 하는 것인 바, 반도체 소자에서의 재결합을 살펴보면, 재결합 R은 R=rnp이며, 여기서 r은 비례상수이며, n은 자유전자의 농도이며, p는 정공의 농도이다.Therefore, in the present invention, the recombination of the minority carriers occurs using the above characteristics. Looking at the recombination in the semiconductor device, the recombination R is R = rnp, where r is a proportional constant and n is free. The concentration of electrons and p is the concentration of holes.

상기 식에서 보면 알 수 있듯이 재결합률 R은 자유전자의 농도와 정공의 농도에 비례함을 알 수 있다.As can be seen from the above equation, it can be seen that the recombination rate R is proportional to the concentration of free electrons and the concentration of holes.

이때 자유전자와 정공과의 재결합을 일으키는 가장 단순한 메카니즘은 자유전자가 직접 정공으로 빠지는 과정이다.At this time, the simplest mechanism that causes recombination of free electrons and holes is a process in which free electrons fall directly into holes.

즉, 주입된 소수 캐리어의 많은 재결합을 위해서는 소수 캐리어와 재결합 할 수 있는 트랩이 많을수록 재결합률이 높아지게 된다.That is, for many recombination of the injected minority carriers, the more traps that can recombine with the minority carriers, the higher the recombination rate.

따라서 본 발명에서는 입력 신호에서 언더-슈트가 발생되어 소수 캐리어가 주입되더라도, 재결합할 수 있는 재결합 중심인 트랩을 많이 만들어주므로써, 주입된 소수 캐리어가 재결합에 의하여 셀데이타까지 미치지 못하게 한다.Therefore, in the present invention, even if an under-shoot is generated from an input signal and a minority carrier is injected, a lot of traps which are recombination centers can be recombined, thereby preventing the injected minority carriers from reaching the cell data by recombination.

상기와 같이 동작되도록 하는 형태의 반도체 소자는 제2도에 도시된 바와 같이, P형 기판에 형성된 P-웰과;A semiconductor device of the type configured to operate as described above includes a P-well formed on a P-type substrate as shown in FIG.

상기 P-웰보다 농도가 높은 형태의 제2P-웰과;A second P-well having a higher concentration than the P-well;

상기 제2P-웰에 형성된 N+영역의 드레인(1) 및 소스 영역(2)과;A drain (1) and a source region (2) of the N + region formed in the second P-well;

상기 소스 영역(2)에 연결된 입력 패드(3)로 이루어진다.It consists of an input pad 3 connected to the source region 2.

상기처럼 P형 기판을 이용하는 디-램인 경우 소수 캐리어가 주입되는 정전기 방지용 트랜지스터의 정션을 농도가 높은 제2P-웰을 P-웰 내에 함께 구현하므로써, 언더-슈트가 발생하여 주입된 소수 캐리어가 대부분 재결합에 의하여 셀 데이타에 영향을 미치지 못하게 한다.In the case of the D-RAM using the P-type substrate as described above, by implementing the junction of the antistatic transistor into which the minority carriers are injected, the second P-well having a high concentration is contained in the P-well, so that the minority carriers injected by the under-shoot are mostly generated. Recombination prevents affecting cell data.

즉, 상기에서 P-웰보다 농도가 높은 제2P-웰은 트랩으로 작용하는 것이다.In other words, the second P-well having a higher concentration than the P-well serves as a trap.

이때 상기 제2P-웰을 상기 P-웰내에 주입하는 형식 등의 웰 형성 방식은 이미 공지의 기술이므로 설명을 생략한다.In this case, a well formation method such as a type of injecting the second P-well into the P-well is already known, and thus description thereof is omitted.

한편, 상기 본 발명의 특징에 따라 N형 기판을 이용하는 디-램인 경우에도 상기와 동일하게 N-웰 보다 농도가 더 높은 제2N-웰을 상기 N-웰 내에 함께 구현하여 언더-슈트가 발생하여 주입된 소수 캐리어가 대부분 재결합에 의하여 셀 데이타에 영향을 미치지 못하게 한다.On the other hand, according to the characteristics of the present invention, under-shoots are generated by implementing a second N-well having a higher concentration than the N-well in the N-well as in the case of the DRAM using the N-type substrate as described above. The minority carriers injected do not affect cell data mostly by recombination.

이의 구성(도면은 생략함)은 상기와 동일한 구성으로써, N형 기판에 형성된 N-웰과;Its configuration (not shown) is the same configuration as above, the N-well formed on the N-type substrate;

상기 N-웰 보다 농도가 높은 형태의 제2N-웰과;A second N-well having a higher concentration than the N-well;

상기 제2N-웰에 형성된 P+ 영역의 드레인(1) 및 소스 영역(2)과;A drain (1) and a source region (2) of the P + region formed in the second N-well;

상기 드레인 영역(1)에 연결된 입력 패드(3)로 이루어진다.The input pad 3 is connected to the drain region 1.

이상에서 상세히 설명한 바와 같이 본 발명은 입력신호가 인가되는 입력단에 농도가 서로 다른 웰을 첨가 구현시켜, 주입된 소수 캐리어를 최소화시키므로써, 저전압 특성을 향상시켜 반도체 소자의 안정적인 동작을 꾀한다.As described above in detail, the present invention adds and implements wells having different concentrations to an input terminal to which an input signal is applied, thereby minimizing injected minority carriers, thereby improving low voltage characteristics, thereby achieving stable operation of the semiconductor device.

아울러 본 발명의 바람직한 실시예들의 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구의 범위에 속하는 것으로 보아야 할 것이다.In addition, it is disclosed for the purpose of illustrating the preferred embodiments of the present invention, those skilled in the art will be able to make various modifications, changes, additions, etc. within the spirit and scope of the present invention, such modifications and modifications belong to the following claims You will have to look.

Claims

A semiconductor device comprising a P-well formed in a P-type substrate, a drain and a source region of an N + region formed in the P-well, and an input pad connected to the source region.

For recombination of minority carriers injected due to the occurrence of under-shoots;

And forming a second P-well having a higher concentration than the P-well in the P-well.

A semiconductor device comprising an N-well formed in an N-type substrate, a drain and a source region of a P + region formed in the N-well, and an input pad connected to the drain region.

And forming a second N-well having a higher concentration than the N-well in the N-well.