KR19980060528A - Capacitor Manufacturing Method of Semiconductor Device - Google Patents
Capacitor Manufacturing Method of Semiconductor Device Download PDFInfo
- Publication number
- KR19980060528A KR19980060528A KR1019960079890A KR19960079890A KR19980060528A KR 19980060528 A KR19980060528 A KR 19980060528A KR 1019960079890 A KR1019960079890 A KR 1019960079890A KR 19960079890 A KR19960079890 A KR 19960079890A KR 19980060528 A KR19980060528 A KR 19980060528A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- film
- capacitor
- semiconductor device
- dielectric film
- Prior art date
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 소자의 캐패시터 제조방법에 관한 것으로, 캐패시터의 하부전극을 Ru으로 형성하고 그 상부에 스트론티움 산화막(SrO)을 형성하고, 낮은 온도에서 열처리하여 스트론티움 루테늄 산화막(SrRuO3)을 형성한 다음, PZT로 구성되는 유전체막을 형성하여 캐패시터를 형성함으로써 화학적, 열적으로 안정화시켜 강유전체막의 누설전류 특성을 개선시키므로 반도체 소자의 수율 및 신뢰성을 향상시키는 기술에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a capacitor of a semiconductor device, wherein a lower electrode of a capacitor is formed of Ru, a strontium oxide film (SrO) is formed thereon, and a strontium ruthenium oxide film (SrRuO 3 ) is formed by heat treatment at a low temperature. The present invention relates to a technology for improving the yield and reliability of semiconductor devices by forming a dielectric film made of PZT and then forming a capacitor to stabilize the chemically and thermally to improve leakage current characteristics of the ferroelectric film.
Description
본 발명은 반도체 소자의 캐패시터 제조방법에 관한 것으로, 보다 상세하게는 반도체 기판의 저장전극 상부에 스트론티움 산화막 형성한 다음, 열처리하여 스트론티움 루테늄 산화막을 형성하고 PZT를 형성하여 유전체막을 형성함으로써 화학적, 열적으로 안정화시켜 강유전체막의 누설전류 특성을 개선하여 반도체 소자의 수율 및 신뢰성을 향상시키는 기술에 관한 것이다.The present invention relates to a method for manufacturing a capacitor of a semiconductor device, and more particularly, by forming a strontium oxide film on a storage electrode of a semiconductor substrate, followed by heat treatment to form a strontium ruthenium oxide film and PZT to form a dielectric film. The present invention relates to a technique for improving the yield and reliability of semiconductor devices by stabilizing chemically and thermally to improve leakage current characteristics of ferroelectric films.
일반적으로, (Pb, Zr)TiO3 (이하 PZT)와 같은 강유전체는 상온에서 유전상수가 수백에서 수천에 이르며 두 개의 안정한 잔류분극(remanent polarization) 상태를 갖고 있어 이를 박막화 하여 비휘발성(nonvolatile) 메모리 소자로의 응용이 실현되고 있다.In general, ferroelectrics, such as (Pb, Zr) TiO3 (hereinafter PZT), have dielectric constants ranging from hundreds to thousands at room temperature, and have two stable residual polarization states, which are thinned to nonvolatile memory devices. The application of furnace is realized.
더구나, 강유전체 박막을 비휘발성 메모리소자로 사용하는 경우 가해주는 전기장의 방향으로 분극의 방향을 조절하여 신호를 입력하고 전기장을 제거하였을 때 남아있는 잔류분극의 방향에 의해 디지털 신호 1과 0을 저장하게 되는 원리를 이용하는 것이다.In addition, when the ferroelectric thin film is used as a nonvolatile memory device, the direction of the polarization is controlled in the direction of the electric field applied to input the signal, and the digital signals 1 and 0 are stored by the remaining polarization direction when the electric field is removed. Is to use the principle.
상기와 같이 강유전성박막의 하부전극으로서 이산화 루테늄(RuO2)는 다른 전극에 비해 전기적인 싸이클링(cycling)에 의한 강유전성 박막의 분극 스위칭(polarization switching)의 손실이나 피로도에 관해서는 좋은 특성을 보이고 있으나 누설전류 특성은 열화되는 특성을 보이고 있다.As described above, ruthenium dioxide (RuO 2 ) as a lower electrode of the ferroelectric thin film shows good characteristics with respect to the loss or fatigue of polarization switching of the ferroelectric thin film due to electrical cycling compared to other electrodes. Current characteristics are deteriorating.
즉, 이러한 이유는 강유전성 박막의 증착이 높은 온도(500℃ 이상)와 산소 분위기에서 이루어지므로 이산화 루테늄(RuO2)이 산소와 반응하여 RuO4의 독성 기체상태로 산화되거나 이산화 루테늄(RuO2)표면이 거칠어지고, PZT 박막이 이차상으로 나타나는 문제점이 있다.That is, since the deposition of the ferroelectric thin film is performed at a high temperature (above 500 ° C) and in an oxygen atmosphere, ruthenium dioxide (RuO 2 ) reacts with oxygen to oxidize to a toxic gas state of RuO 4 or to ruthenium dioxide (RuO 2 ) surface. There is a problem that the roughness and the PZT thin film appears as a secondary phase.
이에, 본 발명은 상기한 문제점을 해결하기 위한 것으로 반도체 기판의 저장전극 상부에 스트론티움 산화막(SrO)을 형성하고, 낮은 온도에서 열처리하여 스트론티움 루테늄 산화막(SrRuO3)을 형성한 다음, Pb(Zr)TiO3을 형성하는 유전체막을 형성하여 캐패시터를 형성함으로써 화학적, 열적으로 안정화시켜 강유전체막의 누설전류 특성을 개선시키므로 반도체 소자의 수율 및 신뢰성이 향상되는 반도체 소자의 캐패시터 제조방법을 제공하는 데 그 목적이 있다.Accordingly, the present invention is to solve the above problems to form a strontium oxide film (SrO) on the storage electrode of the semiconductor substrate, heat treatment at a low temperature to form a strontium ruthenium oxide film (SrRuO 3 ), The present invention provides a method for manufacturing a capacitor of a semiconductor device, which improves the yield and reliability of the semiconductor device by improving the leakage current characteristics of the ferroelectric film by forming a dielectric film forming Pb (Zr) TiO 3 to form a capacitor, thereby chemically and thermally stabilizing. The purpose is.
도 1a 내지 도 1j는 본 발명에 따른 반도체 소자의 캐패시터 제조 공정도.1A to 1J are capacitor manufacturing process diagrams of a semiconductor device according to the present invention.
*도면의 주요 부부에 대한 부호의 설명** Description of the symbols for the main couples in the drawings *
10:반도체 기판12:절연막10: semiconductor substrate 12: insulating film
14:콘택플러그16:제1확산방지막14: contact plug 16: first diffusion barrier
18:제2확산방지막20:제1도전층18: second diffusion barrier 20: first conductive layer
22:제2도전층24:제1유전체막22: second conductive layer 24: first dielectric film
26:제2유전체막18:제3유전체막26: second dielectric film 18: third dielectric film
30:플레이트전극30: plate electrode
상기 목적을 달성하기 위해 본 발명에 따른 반도체 소자의 캐패시터 제조방법은 반도체 기판 상부에 저장전극 콘택홀을 구비하는 절연막을 형성하는 공정과, 상기 콘택홀을 메우는 콘택플러그를 형성하는 공정과, 상기 콘택플러그 상부에 확산방지막패턴을 Ti/TiN 또는 Ta/TaN과 Ru의 적층 구조로 형성하는 공정과, 상기 확산방지막패턴의 표면을 감싸는 저장전극이 되는 도전층 패턴을 RuO2로 형성하는 공정과, 상기 반도체기판을 열처리하여 저장전극 상부에 유전체막을 형성하는 공정과, 상기 유전체막 상부에 플레이트전극을 형성하는 공정을 포함하는 것을 특징으로 한다.In order to achieve the above object, a method of manufacturing a capacitor of a semiconductor device according to the present invention includes forming an insulating film having a storage electrode contact hole on a semiconductor substrate, forming a contact plug filling the contact hole, and forming the contact hole. a diffusion preventing film pattern on the plug upper part and a step of forming a laminated structure of Ti / TiN, or Ta / TaN and Ru, and the step of forming a conductive layer pattern to the storage electrode wraps around the surface of the diffusion preventing film pattern as RuO 2, wherein And heat-treating the semiconductor substrate to form a dielectric film on the storage electrode, and forming a plate electrode on the dielectric film.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 캐패시터 제조방법에 대하여 상세히 설명을 하기로 한다.Hereinafter, a method of manufacturing a capacitor of a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.
도 1a 내지 도 1j는 본 발명에 따른 반도체 소자의 캐패시터 제조공정도이다.1A to 1J are capacitor manufacturing process diagrams of a semiconductor device according to the present invention.
먼저, 반도체 기판(10) 상부에 산화막의 재질로 소자분리 절연막(도시 않됨), 게이트산화막(도시 않됨), 게이트전극(도시 않됨) 또는 비트라인(도시 않됨) 등을 형성하고, 전표면에 절연막(12)을 형성한다.First, an element isolation insulating film (not shown), a gate oxide film (not shown), a gate electrode (not shown), or a bit line (not shown) are formed on the semiconductor substrate 10 using an oxide film. (12) is formed.
다음, 상기 절연막(12)을 콘택마스크를 이용한 식각공정으로 콘택부분으로 예정되어 노출되는 부위에 콘택홀을 형성한다.Next, a contact hole is formed in a portion of the insulating layer 12 that is intended to be exposed as a contact portion by an etching process using a contact mask.
그 다음, 상기 구조의 전표면에 500~3000Å 두께의 다결정 규소막(도시 않됨)을 화학기상증착법(Chemical Vapor Deposition 이하, CVD)으로 형성한 다음, 상기 다결정 규소막을 전면 식각하여 상기 콘택홀을 매립하는 콘택플러그(14)를 형성한다.(도 1a 참조)Next, a 500-3000 mm thick polycrystalline silicon film (not shown) is formed on the entire surface of the structure by chemical vapor deposition (CVD), and then the entire surface of the polycrystalline silicon film is etched to fill the contact hole. To form a contact plug 14 (see FIG. 1A).
다음, 상기 구조의 전표면에 100~1000Å 두께의 티타늄(Ti) 또는 탄탈늄(Ta)으로 이루어진 제1확산방지막(16)을 형성한다.(도 1b 참조)Next, a first diffusion barrier 16 made of titanium (Ti) or tantalum (Ta) having a thickness of 100 to 1000 Å is formed on the entire surface of the structure (see FIG. 1B).
그 다음, 상기 제1확산방지막(16) 상부에 200~2000Å 두께의 티타늄질화막(TiN) 또는 탄탈늄질화막(TaN)으로 이루어진 제2확산방지막(18)을 형성한다.(도 1c 참조)Next, a second diffusion barrier 18 including a titanium nitride layer TiN or a tantalum nitride layer TaN having a thickness of 200 to 2000 μs is formed on the first diffusion barrier layer 16 (see FIG. 1C).
그 다음, 노광마스크를 이용한 이방성 식각공정으로 상기 절연막(12)의 상부표면이 노출될 때까지 식각하여 제2확산방지막(18)패턴과, 제1확산방지막(16)패턴을 형성한다.(도 1d 참조).Next, the second diffusion barrier layer 18 pattern and the first diffusion barrier layer 16 pattern are etched by an anisotropic etching process using an exposure mask until the upper surface of the insulating layer 12 is exposed. 1d).
다음, 상기 구조의 전표면에 100~1000Å 두께의 루테늄(Ru)으로 이루어진 제1도전층(20)을 형성한다.(도 1e 참조)Next, a first conductive layer 20 made of ruthenium (Ru) having a thickness of 100 to 1000 에 is formed on the entire surface of the structure (see FIG. 1E).
그 다음, 상기 제1도전층(20) 상부에 500~5000Å 두께의 이산화루테늄(RuO2)로 이루어진 제2도전층(22)을 형성하여 상기 콘택플러그(14)와 확산방지막(16,18)패턴 및 도전층(20,22)으로 구성되는 저장전극을 형성한다.(도 1f 참조)Next, the contact plug 14 and the diffusion barrier layers 16 and 18 are formed on the first conductive layer 20 by forming a second conductive layer 22 made of ruthenium dioxide (RuO 2 ) having a thickness of 500 to 5000 Å. A storage electrode composed of a pattern and conductive layers 20 and 22 is formed (see FIG. 1F).
다음, 상기 구조의 전표면에 500℃ 이하에서 100~500Å 두께의 스트론티움 산화막(SrO)으로 이루어진 제1유전체막(24)을 형성한다.(도 1g 참조)Next, a first dielectric film 24 made of a strontium oxide film (SrO) having a thickness of 100 to 500 kPa is formed on the entire surface of the structure below 500 ° C. (See FIG. 1G.)
그 다음, 상기 제1유전체막(24)을 열처리공정으로 스트론티움 루테늄 산화막(SrRuO3)으로 이루어진 제2유전체막(26)을 형성한다.Next, a second dielectric film 26 made of strontium ruthenium oxide film (SrRuO 3 ) is formed by heat treating the first dielectric film 24.
여기서, 상기 2유전체막(26)을 열처리공정으로 스트론티움 루테늄 산화막(SrRuO3)을 형성함으로써 화학적, 열적으로 안정화시켜 강유전체막의 누설전류 특성을 개선할 수 있다.(도 1h 참조)Here, by forming the strontium ruthenium oxide film (SrRuO 3 ) in the heat treatment process, the dielectric film 26 may be chemically and thermally stabilized to improve leakage current characteristics of the ferroelectric film (see FIG. 1H).
다음, 상기 제2유전체막(26) 상부에 1000~5000Å 두께의 PZT로 이루어진 제3유전체막(28)을 에피텍셜(epitaxial) 공정으로 형성한다.(도 1i 참조)Next, a third dielectric film 28 made of PZT having a thickness of 1000 to 5000 Å is formed on the second dielectric film 26 by an epitaxial process (see FIG. 1I).
그 다음, 상기 제3유전체막(28) 상부에 500~2000Å 두께의 이산화루테늄으로 이루어진 플레이트전극(30)을 화학기상증착법으로 형성하여 본 발명에 따른 캐패시터 제조공정을 완료한다.(도 1j 참조)Subsequently, a plate electrode 30 made of ruthenium dioxide having a thickness of 500 to 2000 Å on the third dielectric layer 28 is formed by chemical vapor deposition to complete the capacitor manufacturing process according to the present invention.
상기한 바와 같이 본 발명에 따른 반도체 소자의 캐패시터 제조방법은 반도체 기판의 저장전극 상부에 스트론티움 산화막으로 이루어진 유전체막을 형성한 다음, 열처리하여스트론티움 루테늄 산화막을 형성하여 화학적, 열적으로 안정화시켜 강유전체막의 누설전류 특성을 개선함으로써 반도체 소자의 수율 및 신뢰성을 향상시키는 효과가 있다.As described above, in the method of manufacturing a capacitor of a semiconductor device according to the present invention, a dielectric film made of a strontium oxide film is formed on a storage electrode of a semiconductor substrate, and then heat treated to form a strontium ruthenium oxide film, thereby chemically and thermally stabilizing. By improving the leakage current characteristics of the ferroelectric film, there is an effect of improving the yield and reliability of the semiconductor device.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960079890A KR100425827B1 (en) | 1996-12-31 | 1996-12-31 | Method for fabricating capacitor of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960079890A KR100425827B1 (en) | 1996-12-31 | 1996-12-31 | Method for fabricating capacitor of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980060528A true KR19980060528A (en) | 1998-10-07 |
KR100425827B1 KR100425827B1 (en) | 2004-06-04 |
Family
ID=37329286
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960079890A KR100425827B1 (en) | 1996-12-31 | 1996-12-31 | Method for fabricating capacitor of semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100425827B1 (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100384847B1 (en) * | 2000-12-04 | 2003-05-22 | 주식회사 하이닉스반도체 | Method for fabricating capacitor |
KR100397015B1 (en) * | 1999-08-20 | 2003-09-02 | 동경 엘렉트론 주식회사 | Metal oxide film formation method and apparatus |
KR100440072B1 (en) * | 2001-12-10 | 2004-07-14 | 주식회사 하이닉스반도체 | A method for forming a capacitor of a semiconductor device |
US6866882B1 (en) | 1999-03-12 | 2005-03-15 | Tokyo Electron Limited | Method of forming a thin film |
KR100680464B1 (en) * | 2000-06-28 | 2007-02-08 | 주식회사 하이닉스반도체 | Method of manufacturing a capacitor in a semiconductor device |
KR100680463B1 (en) * | 2000-06-27 | 2007-02-08 | 주식회사 하이닉스반도체 | Method of forming a capacitor in a semiconductor device |
-
1996
- 1996-12-31 KR KR1019960079890A patent/KR100425827B1/en not_active IP Right Cessation
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6866882B1 (en) | 1999-03-12 | 2005-03-15 | Tokyo Electron Limited | Method of forming a thin film |
KR100397015B1 (en) * | 1999-08-20 | 2003-09-02 | 동경 엘렉트론 주식회사 | Metal oxide film formation method and apparatus |
US6756235B1 (en) | 1999-08-20 | 2004-06-29 | Tokyo Electron Limited | Metal oxide film formation method and apparatus |
KR100680463B1 (en) * | 2000-06-27 | 2007-02-08 | 주식회사 하이닉스반도체 | Method of forming a capacitor in a semiconductor device |
KR100680464B1 (en) * | 2000-06-28 | 2007-02-08 | 주식회사 하이닉스반도체 | Method of manufacturing a capacitor in a semiconductor device |
KR100384847B1 (en) * | 2000-12-04 | 2003-05-22 | 주식회사 하이닉스반도체 | Method for fabricating capacitor |
KR100440072B1 (en) * | 2001-12-10 | 2004-07-14 | 주식회사 하이닉스반도체 | A method for forming a capacitor of a semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
KR100425827B1 (en) | 2004-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100775721B1 (en) | Capacitor and method of manufacturing the same | |
KR100306198B1 (en) | Semiconductor Memory Device Preventing Degradation by Active Hydrogen | |
JPH1154718A (en) | Integrated circuit device having buffer film constituted of metal oxide film which is stabilized by low temperature treatment, and its manufacture | |
KR20010029846A (en) | Semiconductor device having a hydrogen barrier layer | |
KR100458084B1 (en) | Ferroelectric Capacitor Formation Method with Lower Electrode with Reduced Leakage Current | |
KR100425827B1 (en) | Method for fabricating capacitor of semiconductor device | |
KR100506513B1 (en) | How to Form Ferroelectric Capacitors | |
KR100333667B1 (en) | Method for fabricating capacitor of ferroelectric random access memory device | |
KR20000007293A (en) | Method for forming a capacitor of semiconductor memory | |
KR100333645B1 (en) | Method for forming semiconductor memory device having zirconium oxide as hydrogen diffusion barrier | |
KR100326242B1 (en) | A method for forming capacitor in semiconductor device | |
KR100291181B1 (en) | Method for forming FeRAM | |
KR19990057942A (en) | Ferroelectric Capacitor Manufacturing Method for Semiconductor Device | |
KR100483359B1 (en) | Method for manufacturing semiconductor element | |
KR100265333B1 (en) | Method for high dielectric capacitor of semiconductor device | |
KR20030039893A (en) | Capacitor in semiconductor device and the method for fabricating thereof | |
KR100533991B1 (en) | Manufacturing method of high dielectric capacitor of semiconductor device | |
KR100425826B1 (en) | Method for fabricating capacitor of semiconductor device | |
JP4500248B2 (en) | Semiconductor memory device | |
KR0180786B1 (en) | Method for manufacturing semiconductor capacitor | |
KR100284077B1 (en) | Semiconductor device with ferroelectric film and manufacturing method thereof | |
KR100321690B1 (en) | Method for forming capacitor of ferroelectric random access memory device | |
KR100477835B1 (en) | Ferroelectric Capacitor Formation Method | |
KR100400290B1 (en) | Method for manufacturing capacitor of semiconductor device | |
KR100399892B1 (en) | Method for forming ferroelectric capacitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110222 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |