KR100483359B1 - Method for manufacturing semiconductor element - Google Patents
Method for manufacturing semiconductor element Download PDFInfo
- Publication number
- KR100483359B1 KR100483359B1 KR10-2003-0020614A KR20030020614A KR100483359B1 KR 100483359 B1 KR100483359 B1 KR 100483359B1 KR 20030020614 A KR20030020614 A KR 20030020614A KR 100483359 B1 KR100483359 B1 KR 100483359B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- ruthenium
- semiconductor device
- manufacturing
- ruo
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
반도체소자 제조방법에 대해 개시한다. 본 발명의 반도체소자 제조방법은, 반도체 기판 상에 절연막(SiO2)을 형성한 후, 산소 분위기에서 알에프-마그네트론 스퍼터링(RF-magnetron sputtering)법을 실시하여 소정의 두께로 이산화루테늄(RuO2) 전극을 증착하고, 상기 이산화루테늄(RuO2) 전극 상부에 인-시튜(in-situ)방법을 실시하여 루테늄(Ru) 전극을 증착하는 전극형성공정을 포함하여 이루어진다.A method for manufacturing a semiconductor device is disclosed. In the method of manufacturing a semiconductor device of the present invention, after forming an insulating film (SiO 2 ) on a semiconductor substrate, the RF-magnetron sputtering method is performed in an oxygen atmosphere to ruthenium dioxide (RuO 2 ) to a predetermined thickness. And depositing an electrode and performing an in-situ method on the ruthenium dioxide (RuO 2 ) electrode to form an electrode forming process of depositing a ruthenium (Ru) electrode.
본 발명에 따르면, 확산방지막 및 열적 안정성 특성을 가지는 전극의 구현으로 인해 플라즈마 공정의 단순화 및 안정화를 가능하게 하여 반도체소자의 특성 및 신뢰성을 향상시킬 수 있으며, 강유전체 메모리 반도체의 캐패시터로의 응용이 가능하다는 장점이 있다. According to the present invention, due to the implementation of the electrode having a diffusion barrier and thermal stability characteristics, it is possible to simplify and stabilize the plasma process to improve the characteristics and reliability of the semiconductor device, application of the ferroelectric memory semiconductor as a capacitor Has the advantage.
Description
본 발명은 반도체소자 제조방법에 관한 것으로, 특히 알-에프 마그네트론 스퍼터링(RF magnetron sputtering)법을 이용하고 인-시튜(in-situ)방법으로 단일 루테늄(Ru)타겟을 사용하여 산소 분압에 의한 이중전극형태의 루테늄/이산화루테늄(Ru/RuO2)을 구현하여 플라즈마 공정의 단순화 및 안정화를 가능하게 하여 반도체 소자의 특성 및 신뢰성을 향상시키기 위한 반도체소자 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and in particular, by using RF magnetron sputtering method and using a single ruthenium (Ru) target by an in-situ method, The present invention relates to a semiconductor device manufacturing method for improving the characteristics and reliability of a semiconductor device by implementing ruthenium / ruthenium dioxide (Ru / RuO 2 ) in an electrode form to simplify and stabilize a plasma process.
반도체 소자가 고집적화 됨에 따라 소자의 동작에 필요한 최소한의 저장전극의 용량은 줄어드는데 한계가 있다. 이에 작은 면적에 최소한의 저장전극 용량(C)을 확보하기 위하여 많은 노력을 기울이고 있다. 저장전극 용량은 유전율(ε)과 저장전극 표면적(A)에 비례하고 유전막 두께(d)에 반비례하므로 저장전극의 용량을 증가시키기는 방법으로는 여러 가지가 있을 수 있겠지만, 그 중에서 유전율이 큰 물질인 BST((Ba1-x Srx)TiO3), PZT(Pb(ZrTi1-x)O3), Ta2O3 등을 이용하여 저장전극 용량을 증가시키는 방법이 현재 많이 연구되고 있다.As semiconductor devices are highly integrated, the capacity of the minimum storage electrode required for the operation of the device is limited. In order to secure a minimum storage electrode capacity (C) in a small area has been put a lot of effort. Since the storage electrode capacity is proportional to the dielectric constant (ε) and the storage electrode surface area (A) and inversely proportional to the dielectric film thickness (d), there may be various ways to increase the capacity of the storage electrode. Phosphorus BST ((Ba 1-x Sr x ) TiO 3 ), PZT (Pb (ZrTi 1-x ) O 3 ), Ta 2 O 3, etc. are used to increase the storage electrode capacity.
상기와 같이 유전상수가 높은 물질을 사용하려는 시도가 이루어지고 있으며, 상기 강유전체는 상온에서 유전상수가 수백에서 수천에 이르며 두개의 안정한 잔류분극(remanent polarization)상태를 갖고, 박막화하여 전원이 꺼진 상태에서도 데이터를 기억하는 비휘발성(non-volatile) 메모리인 FeRAM 소자 개발에 적용되고 있다. Attempts have been made to use materials with high dielectric constants as described above, and the ferroelectrics have hundreds to thousands of dielectric constants at room temperature and have two stable residual polarization states, even when the power is turned off by thinning. It is applied to the development of FeRAM devices, which are non-volatile memories that store data.
그러나 상기와 같은 기술에 따른 반도체 소자의 캐패시터 제조방법은 여러 물질로 구성된 BST를 식각하기 어렵고, 식각공정에 의해 발생되는 폴리머(polymer)의 재증착 때문에 원하는 프로파일(profile)을 얻기 어려운 문제점이 있다. However, the method of manufacturing a capacitor of a semiconductor device according to the above technique is difficult to etch BST composed of various materials, and it is difficult to obtain a desired profile due to redeposition of a polymer generated by the etching process.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위해 이루어진 것으로, 그 목적은 알에프-마그네트론 스퍼터링(RF-magnetron sputtering)법을 이용하고 인-시튜(in-situ)방법으로 단일 루테늄(Ru)타겟을 사용하여 산소 분압에 의한 이중전극형태의 루테늄/이산화루테늄(Ru/RuO2)을 형성하여 금속/산화물전극의 구조가 갖는 확산방지막 특성 및 열적 안전성 특성을 가지는 전극을 구현함으로써 플라즈마 공정의 단순화 및 안정화를 가능하게 하여 반도체 소자의 특성 및 신뢰성을 향상시키기 위한 반도체소자 제조방법을 제공하는데 있다.Accordingly, the present invention has been made to solve the problems of the prior art, the object of which is to use a single ruthenium (Ru) by the RF-magnetron sputtering method (in-situ) method Rutium / ruthenium dioxide (Ru / RuO 2 ) in the form of a double electrode by the partial pressure of oxygen is formed by using a target to realize an electrode having diffusion barrier properties and thermal safety characteristics of the metal / oxide electrode structure. It is to provide a semiconductor device manufacturing method for improving the characteristics and reliability of the semiconductor device by enabling the simplification and stabilization.
상기한 본 발명의 목적을 달성하기 위한 반도체소자 제조방법은, 소정의 공정을 거친 반도체 기판 상에 절연막(SiO2)을 형성한 후, 산소 분위기에서 알에프-마그네트론 스퍼터링(RF-magnetron sputtering)법을 실시하여 소정의 두께로 이산화루테늄(RuO2) 전극을 증착 형성하는 제1공정과, 상기 이산화루테늄(RuO2) 전극 상부에 인-시튜(in-situ)방법을 실시하여 루테늄(Ru) 전극을 증착 형성하는 제2공정과, 상기 루테늄(Ru) 전극 상부에 알에프-마그네트론 스퍼터링(RF-magnetron sputtering)법을 실시하여 소정의 두께로 강유전체 박막을 형성하는 제3공정과, 상기 강유전체 박막을 열처리한 후, 강유전체 박막 상부에 상부전극으로 예정되는 부분의 패턴을 쉐도우마스크를 이용하여 형성하는 제4공정과, 상기 패턴 상부에 알에프-마그네트론 스퍼터링(RF-magnetron sputtering)법을 실시하여 백금(platinum)으로 상부전극을 형성하는 제5공정을 포함하여 이루진다. 여기서, 상기 제1공정은 이산화루테늄(RuO2) 전극을 1000Å ~ 1700Å의 두께로, 온도 300℃ ~ 400℃에서, 알에프-파워(RF-power)가 100W ~ 150W의 조건에서 증착하는 것을 특징한다. 그리고, 상기 제2공정은 루테늄(Ru) 전극을 50Å ~ 500Å의 두께로, 온도가 300℃ ~ 400℃에서, 알에프-파워(RF-power)가 100W ~ 150W의 조건으로, 증착하는 것을 특징으로 한다. 상기 제3공정은 강유전체 박막을 2000Å ~ 3000Å의 두께로, 웨이퍼의 온도가 300℃ ~ 400℃에서, 알에프-파워(RF-power)가 100W ~ 150W의 조건에서, 형성하는 것을 특징한다. 상기 제4공정은 강유전체 박막을 열처리 시 500℃ ~ 700℃에서, O2 가스 분위기의 급속열처리 내에서 1분 ~ 5분 동안 실시하는 것을 특징으로 한다. 상기 제5공정은 상부전극을 1000Å ~ 1500Å의 두께로, 알에프-파워(RF-power)가 75W ~ 150W의 조건에서, 형성하는 것이 바람직하겠다.The semiconductor device manufacturing method for achieving the above object of the present invention, after forming an insulating film (SiO 2 ) on a semiconductor substrate subjected to a predetermined process, RF-magnetron sputtering (RF-magnetron sputtering) method in an oxygen atmosphere carried out in a first step, the ruthenium dioxide (RuO 2) depositing form the ruthenium dioxide (RuO 2) the electrode to a predetermined thickness of the electrode upper-ruthenium (Ru) electrodes to carry out in situ (in-situ) method A second step of depositing and forming a ferroelectric thin film with a predetermined thickness by performing an RF-magnetron sputtering method on the ruthenium (Ru) electrode, and heat-treating the ferroelectric thin film Thereafter, a fourth step of forming a pattern of a portion intended as an upper electrode on the ferroelectric thin film using a shadow mask, and an RF-magnetron sputtering method on the pattern Carried out are accomplished by a fifth step of forming an upper electrode of platinum (platinum). Here, the first process is characterized in that the ruthenium dioxide (RuO 2 ) electrode is deposited at a thickness of 1000 kW to 1700 kW, at a temperature of 300 ° C. to 400 ° C., under RF-power of 100 W to 150 W. . The second process is to deposit a ruthenium (Ru) electrode at a thickness of 50 kW to 500 kW, at a temperature of 300 ° C. to 400 ° C., and RF-power at 100 W to 150 W. do. The third process is characterized in that the ferroelectric thin film is formed at a thickness of 2000 kPa to 3000 kPa, at a wafer temperature of 300C to 400C, and under RF-power of 100W to 150W. The fourth process is characterized in that the ferroelectric thin film is performed at 500 ° C. to 700 ° C. for 1 to 5 minutes in a rapid heat treatment in an O 2 gas atmosphere. In the fifth process, the upper electrode is formed to have a thickness of 1000 kW to 1500 kW, and RF-power is 75W to 150W.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자 제조방법의 바람직한 실시예에 대해 상세히 설명한다. Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the semiconductor device manufacturing method according to the present invention.
도 1은 본 발명의 반도체 소자 제조방법에 따라 루테늄 및 이산화루테늄전극을 증착한 공정단면도이다. 도 1을 참조하여 설명하면, 소정의 공정을 거친 반도체 기판(11) 상에 절연막(SiO2)(12)을 형성한다.1 is a cross-sectional view of a process in which ruthenium and ruthenium dioxide electrodes are deposited according to the method of manufacturing a semiconductor device of the present invention. Referring to FIG. 1, an insulating film (SiO 2 ) 12 is formed on a semiconductor substrate 11 that has undergone a predetermined process.
이때 상기 절연막(12) 상부에 소정의 두께로 이산화루테늄(RuO2)전극(13)을 증착하고, 루테늄(Ru)전극(14)을 상기 이산화루테늄(RuO2)전극 상부에 증착한다.In this case, a ruthenium dioxide (RuO 2 ) electrode 13 is deposited on the insulating layer 12 to a predetermined thickness, and a ruthenium (Ru) electrode 14 is deposited on the ruthenium dioxide (RuO 2 ) electrode.
이때, 상기 이산화루테늄(RuO2)전극(13)을 증착할 때에는 산소(O2)를 먼저 유입한 후, 이어서 루테늄이온(Ru)을 주입하여 열처리하게 되면 상기 절연막(12) 상부에는 이산화루테늄(RuO2)전극(13)이 형성됨과 아울러 알에프-마그네트론 스퍼터링(RF-magnetron sputtering)법을 이용하여 1000Å ~ 1700Å의 두께로 온도 300℃ ~ 400℃에서 100W ~ 150W의 조건에서 증착함이 바람직하겠다.In this case, when depositing the ruthenium dioxide (RuO 2 ) electrode 13, oxygen (O 2 ) is introduced first, followed by injecting ruthenium ion (Ru) to heat treatment, and then ruthenium dioxide (RuO 2 ) is disposed on the insulating film 12. It is preferable that the RuO 2 ) electrode 13 is formed and deposited under conditions of 100W to 150W at a temperature of 300 ° C. to 400 ° C. with a thickness of 1000 mW to 1700 mW using RF-magnetron sputtering.
이어 루테늄(Ru)전극(14)을 상기 이산화루테늄(RuO2)전극(13) 상부에 증착할 때에는 이산화루테늄(RuO2)전극(13)이 형성됨과 동시에 열이 소정의 온도로 하강하게 되면, 루테늄 이온을 주입함으로써 상기 이산화루테늄(RuO2)전극(13) 상부에 증착하게 된다. 이를 산소 분압에 의한 이중전극형태의 루테늄/이산화루테늄(Ru/RuO2)을 구현한다 하겠다.When followed ruthenium (Ru) electrode 14. When a vapor deposition on top of the ruthenium dioxide (RuO 2) electrode 13, ruthenium dioxide (RuO 2) electrode 13 is formed and at the same time the heat is lowered to a predetermined temperature, By injecting ruthenium ions is deposited on the ruthenium dioxide (RuO 2 ) electrode 13. This will implement ruthenium / ruthenium dioxide (Ru / RuO 2 ) in the form of a double electrode by oxygen partial pressure.
이는 이산화루테늄 전극을 형성한 후 그 상부에 루테늄 전극을 형성할 때 상기 이산화루테늄과 루테늄 사이에는 절연막이 없어도 되는 이유는, 이산화루테늄과 같은 산화물 전극의 경우 박막 계면간의 산소공공 및 차지 트래핑(charge trapping)과 도메인 피닝(domain pinning)에 의한 피로특성이 향상되고, 루테늄과 같은 금속전극은 높은 일함수(work-function)로 인한 낮은 누설전류특성 및 유전파괴(dielectric breakdown) 특성이 우수하여 PZT 박막 성장의 주요 전극으로 사용되고 있어 상기 이산화루테늄과 루테늄사이에는 절연막이 없어도 되는 것이다. The reason for the absence of an insulating film between the ruthenium dioxide and the ruthenium when the ruthenium electrode is formed after the ruthenium dioxide electrode is formed is that oxygen pores and charge trapping between the thin film interfaces in the case of an oxide electrode such as ruthenium dioxide ) And fatigue characteristics due to domain pinning, and metal electrodes such as ruthenium have excellent low leakage current and dielectric breakdown due to high work-function, resulting in PZT thin film growth. Since it is used as a main electrode of the above, there is no need for an insulating film between the ruthenium dioxide and ruthenium.
한편, 상기 루테늄(Ru)전극(14)을 증착할 때에는 인-시튜(in-situ)방법으로 50Å ~ 500Å의 두께로 300℃ ~ 400℃에서 100W ~ 150W의 조건으로 증착함이 바람직하겠다. Meanwhile, when the ruthenium (Ru) electrode 14 is deposited, it is preferable to deposit it under conditions of 100 W to 150 W at 300 ° C. to 400 ° C. with a thickness of 50 mW to 500 mW by an in-situ method.
도 2는 본 발명의 반도체소자 제조방법에 따라 강유전체 박막을 증착한 공정단면도이다. 도 2를 참조하여 설명하면, 상기 루테늄(Ru)전극(14) 상부에 소정의 두께로 강유전체박막(15)을 형성한다. 2 is a cross-sectional view illustrating a process of depositing a ferroelectric thin film according to the method of manufacturing a semiconductor device of the present invention. Referring to FIG. 2, the ferroelectric thin film 15 is formed on the ruthenium (Ru) electrode 14 to a predetermined thickness.
이때, 강유전체박막(15)을 형성할 때에는 알에프-마그네트론 스퍼터링(RF-magnetron sputtering)법을 이용하여 2000Å ~ 3000Å의 두께로 웨이퍼의 온도가 300℃ ~ 400℃에서 100W ~ 150W의 조건에서 형성한다. At this time, when the ferroelectric thin film 15 is formed, the wafer is formed under the conditions of 100W to 150W at a temperature of 300 to 400 ° C using a thickness of 2000 to 3000Å using RF-magnetron sputtering method.
이어서, 강유전체박막(15)을 열처리하되, 500℃ ~ 700℃에서 O2 가스 분위기의 급속열처리 내에서 1분 ~ 5분 동안 실시함이 바람직하겠다.Subsequently, the ferroelectric thin film 15 is heat-treated, but it is preferable to carry out for 1 minute to 5 minutes in a rapid heat treatment of O 2 gas atmosphere at 500 ℃ to 700 ℃.
상기와 같이 강유전체박막(15)을 열처리한 후, 강유전체박막(15) 상부에 상부전극으로 예정되는 부분의 패턴을 형성하게 된다. After the ferroelectric thin film 15 is heat-treated as described above, a pattern of a portion intended as the upper electrode is formed on the ferroelectric thin film 15.
상기 패턴을 형성하되, 백금(Platinum : Pt)전극(16)을 쉐도우마스크를 이용함이 바람직하겠다. Forming the pattern, it is preferable to use a platinum (Platinum: Pt) electrode 16 using a shadow mask.
도 3은 본 발명의 반도체 소자 제조방법에 따라 상부전극을 증착한 도면이다. 도 3을 참조하여 설명하면, 상기 패턴 상부에 백금(Platinum : Pt)으로 상부전극(16)을 형성하며, 이때, 알에프-마그네트론 스퍼터링(RF-magnetron sputtering)법을 이용하여 1000Å ~ 1500Å의 두께로 75W ~ 150W의 조건에서 형성함이 바람직하겠다. 3 is a view of depositing an upper electrode according to the semiconductor device manufacturing method of the present invention. Referring to FIG. 3, the upper electrode 16 is formed of platinum (Pt) on the pattern, and at this time, a thickness of 1000 Å to 1500 하여 using RF-magnetron sputtering method. It is preferable to form under the conditions of 75W ~ 150W.
상술한 바와 같이, 본 발명에 따른 반도체소자 제조방법은, 알에프-마그네트론 스퍼터링(RF-magnetron sputtering)법을 이용하고 인-시튜(in-situ)방법으로 단일 루테늄(Ru) 타겟을 사용하여 산소 분압에 의한 이중전극형태의 루테늄(Ru)/이산화루테늄(RuO2) 전극을 구현함과 아울러 금속/산화물 전극의 구조가 갖는 확산방지막 특성, 열적 안정성 특성을 가지는 전극을 구현함으로 인해 플라즈마 공정의 단순화 및 안정화를 가능하게 하여 반도체소자의 특성 및 신뢰성을 향상시킬 수 있게 된다.As described above, the method of manufacturing a semiconductor device according to the present invention uses an RF-magnetron sputtering method and an oxygen partial pressure using a single ruthenium (Ru) target in an in-situ method. Simplify the plasma process by realizing the ruthenium (Ru) / ruthenium dioxide (RuO 2 ) electrode in the form of a double electrode and by implementing an electrode having a diffusion barrier and thermal stability characteristics of the metal / oxide electrode structure It is possible to stabilize the characteristics and reliability of the semiconductor device can be improved.
더 나아가 본 발명에 따른 반도체 소자 제조방법을 비휘발성 특징을 갖는 반도체 메모리 소자의 제조방법에 적용할 경우, 반도체 메모리 소자의 수율 및 신뢰성을 향상시키고, 강유전체 메모리 반도체(Ferroelectric random access memory)의 캐패시터로의 응용이 가능하다. Furthermore, when the method of manufacturing a semiconductor device according to the present invention is applied to a method of manufacturing a semiconductor memory device having a nonvolatile characteristic, the yield and reliability of the semiconductor memory device may be improved, and as a capacitor of a ferroelectric random access memory. The application of is possible.
본 발명은 상술한 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의하여 많은 변형이 가능함은 명백할 것이다. The present invention is not limited to the above-described embodiments, and it will be apparent that many modifications are possible by those skilled in the art within the technical spirit of the present invention.
도 1은 본 발명의 반도체소자 제조방법에 따라 루테늄 및 이산화루테늄전극을 증착 형성한 공정단면도. 1 is a cross-sectional view of a process in which ruthenium and ruthenium dioxide electrodes are deposited by a semiconductor device manufacturing method of the present invention.
도 2는 본 발명의 반도체소자 제조방법에 따라 강유전체 박막을 증착 형성한 공정 단면도. 2 is a cross-sectional view illustrating a process of depositing and forming a ferroelectric thin film according to the method of manufacturing a semiconductor device of the present invention.
도 3은 본 발명의 반도체소자 제조방법에 따라 상부전극을 증착 형성한 공정단면도. 3 is a cross-sectional view of a process of depositing and forming an upper electrode according to the method of manufacturing a semiconductor device of the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
11 : 기판 12 : 절연막 11 substrate 12 insulating film
13 : 이산화루테늄(RuO2) 전극 14 : 루테늄(Ru) 전극13: Ruthenium dioxide (RuO 2 ) electrode 14: Ruthenium (Ru) electrode
15 : 강유전체 16 : 상부전극15 ferroelectric 16 upper electrode
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0020614A KR100483359B1 (en) | 2003-04-01 | 2003-04-01 | Method for manufacturing semiconductor element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0020614A KR100483359B1 (en) | 2003-04-01 | 2003-04-01 | Method for manufacturing semiconductor element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040085805A KR20040085805A (en) | 2004-10-08 |
| KR100483359B1 true KR100483359B1 (en) | 2005-04-15 |
Family
ID=37368735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0020614A KR100483359B1 (en) | 2003-04-01 | 2003-04-01 | Method for manufacturing semiconductor element |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100483359B1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8298909B2 (en) | 2006-12-27 | 2012-10-30 | Hynix Semiconductor Inc. | Semiconductor device and method for fabricating the same |
| KR100881717B1 (en) * | 2006-12-27 | 2009-02-06 | 주식회사 하이닉스반도체 | Capacitor and method for manufacturing the same |
| KR100869343B1 (en) | 2007-08-31 | 2008-11-19 | 주식회사 하이닉스반도체 | Method for manufacturing capacitor in semiconductor device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09191087A (en) * | 1996-01-12 | 1997-07-22 | Nec Corp | Thin film capacitor and its manufacture |
| JPH11238861A (en) * | 1998-02-23 | 1999-08-31 | Nec Corp | Thin film capacitor and manufacture thereof |
| KR20010078553A (en) * | 2000-02-09 | 2001-08-21 | 박종섭 | Method of manufacturing a capacitor in a semiconductor device |
| KR20020010307A (en) * | 2000-07-29 | 2002-02-04 | 박종섭 | Method for forming a bottom electrode of a capacitor |
-
2003
- 2003-04-01 KR KR10-2003-0020614A patent/KR100483359B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09191087A (en) * | 1996-01-12 | 1997-07-22 | Nec Corp | Thin film capacitor and its manufacture |
| JPH11238861A (en) * | 1998-02-23 | 1999-08-31 | Nec Corp | Thin film capacitor and manufacture thereof |
| KR20010078553A (en) * | 2000-02-09 | 2001-08-21 | 박종섭 | Method of manufacturing a capacitor in a semiconductor device |
| KR20020010307A (en) * | 2000-07-29 | 2002-02-04 | 박종섭 | Method for forming a bottom electrode of a capacitor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040085805A (en) | 2004-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6338994B1 (en) | Semiconductor device and method of fabricating thereof | |
| KR100729231B1 (en) | Ferroelectric structure, method of forming the ferroelectric structure, semiconductor device including the ferroelectric structure, and method of manufacturing the ferroelectric structure | |
| JPH1154718A (en) | Integrated circuit device having buffer film constituted of metal oxide film which is stabilized by low temperature treatment, and its manufacture | |
| US20010041416A1 (en) | Method of fabricating semiconductor device | |
| KR19980070086A (en) | Capacitor Manufacturing Method of Semiconductor Device Using Plasma Treatment | |
| KR19990045573A (en) | Memory device and manufacturing method thereof | |
| KR20090007812A (en) | Ferroelectric capacitor, method of manufacturing the ferroelectric capacitor and method of manufacturing a semiconductor device including the ferroelectric capacitor | |
| KR100483359B1 (en) | Method for manufacturing semiconductor element | |
| US20050070043A1 (en) | Semiconductor device and method for manufacturing the same | |
| KR100333667B1 (en) | Method for fabricating capacitor of ferroelectric random access memory device | |
| JP2005108876A (en) | Semiconductor device and its manufacturing process | |
| KR100425827B1 (en) | Method for fabricating capacitor of semiconductor device | |
| KR100282459B1 (en) | Manufacturing method of ferroelectric ram capacitor | |
| KR100607163B1 (en) | Ferroelectric Memory Device and Fabrication Method Thereof | |
| KR100505679B1 (en) | Semiconductor memory device and method for manufacturing the same | |
| JP4289843B2 (en) | Capacitor manufacturing method for semiconductor device | |
| KR0159013B1 (en) | Capacitor fabrication method of semiconductor device | |
| US20010023951A1 (en) | Method of manufacturing a ferroelectric capacitor | |
| KR100875663B1 (en) | Capacitor Manufacturing Method of Semiconductor Device | |
| KR100265333B1 (en) | Method for high dielectric capacitor of semiconductor device | |
| KR100321690B1 (en) | Method for forming capacitor of ferroelectric random access memory device | |
| KR100334391B1 (en) | Capacitor Formation Method of Semiconductor Device | |
| KR100388465B1 (en) | Ferroelectric capacitor having ruthenium bottom electrode and forming method thereof | |
| KR0165352B1 (en) | Process of fabricating ferroelectric capacitor | |
| KR100578211B1 (en) | Fabricating method of ferroelectric capacitor in semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120718 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20130409 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |