KR19980057564A - I / O controller with daisy chain structure - Google Patents
I / O controller with daisy chain structure Download PDFInfo
- Publication number
- KR19980057564A KR19980057564A KR1019960076859A KR19960076859A KR19980057564A KR 19980057564 A KR19980057564 A KR 19980057564A KR 1019960076859 A KR1019960076859 A KR 1019960076859A KR 19960076859 A KR19960076859 A KR 19960076859A KR 19980057564 A KR19980057564 A KR 19980057564A
- Authority
- KR
- South Korea
- Prior art keywords
- input
- output
- parallel
- control signal
- serial
- Prior art date
Links
Landscapes
- Information Transfer Systems (AREA)
Abstract
본 발명은 칩 마운터와 같이 제어회로에 중앙처리장치가 사용되는 시스템에 있어서 중앙처리장치와 입출력장치간의 정합(INTERFACE) 기술에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an INTERFACE technology between a central processing unit and an input / output device in a system in which a central processing unit is used for a control circuit such as a chip mounter.
이를 위하여 본 발명의 장치는 입출력장치의 고유의 식별번호를 설정하기 위한 아이디 설정부(31); 입출력버스의 어드레스선을 통해 입력되는 어드레스와 상기 아이디 설정부에 설정된 식별번호를 비교하는 비트 비교기(32); 제어신호에 따라 병렬 데이터를 직렬 데이터로 변환하는 병렬-직렬 변환기(35); 제어신호와 클럭에 따라 상기 병렬-직렬 변환기를 통해 출력되는 직렬 데이터를 입출력버스의 직렬 데이터선을 통해 출력하는 송신버퍼(34); 제어신호와 클럭에 따라 상기 입출력버스를 통해 직렬 데이터를 입력받는 수신버퍼(38); 제어신호에 따라 직렬 데이터를 병렬 데이터로 변환하는 직렬-병렬 변환기(36); 제어신호에 따라 상기 직렬-병렬 변환기의 출력을 래칭하는 래치(37); 입출력버스를 통해 입력되는 클럭에 동기된 클럭을 발생하는 클럭발생기(39); 및 입출력제어신호 발생부(33)가 구비된다.To this end, the apparatus of the present invention comprises an ID setting unit 31 for setting a unique identification number of the input and output device; A bit comparator 32 for comparing an address input through an address line of an input / output bus with an identification number set in the ID setting unit; A parallel-to-serial converter 35 for converting parallel data into serial data according to a control signal; A transmission buffer 34 for outputting serial data output through the parallel-serial converter according to a control signal and a clock through a serial data line of an input / output bus; A reception buffer 38 for receiving serial data through the input / output bus according to a control signal and a clock; A serial-to-parallel converter 36 for converting serial data into parallel data according to a control signal; A latch 37 latching an output of the series-parallel converter in accordance with a control signal; A clock generator 39 generating a clock synchronized with a clock input through an input / output bus; And an input / output control signal generator 33.
따라서, 본 발명에 따른 입출력제어회로는 중앙처리장치에 다수의 입출력장치를 데이지 체인방식으로 연결하기 위해 각종 제어신호를 매우 간단한 회로로 구현할 수 있으므로 제조비용을 절감할 수 있는 효과가 있다.Therefore, the input / output control circuit according to the present invention can implement various control signals in a very simple circuit to daisy-chain multiple input / output devices to the central processing unit, thereby reducing the manufacturing cost.
Description
본 발명은 칩 마운터와 같이 제어회로에 중앙처리장치가 사용되는 시스템에 있어서 중앙처리장치와 입출력장치간의 정합(INTERFACE) 기술에 관한 것으로서, 특히 중앙처리장치에 데이지 체인방식으로 연결되는 입출력장치의 제어회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to an interface technology between a central processing unit and an input / output device in a system in which a central processing unit is used for a control circuit such as a chip mounter. In particular, the present invention relates to a control of an input / output device daisy chained to the central processing unit. It is about a circuit.
일반적으로 칩 마운터, 머시닝 센터 등과 같은 생산자동화 시스템에서는 제어회로에 컴퓨터시스템이 이용되고 있는데, 이러한 컴퓨터시스템은 중앙처리장치와 입출력장치로 구성된다. 중앙처리장치에는 프로세서가 사용되어 어드레스버스, 데이터버스, 및 콘트롤 버스를 통해 주변장치들을 제어하고, 입출력장치는 예컨대, 데이터를 저장하기 위한 하드 디스크 드라이버, 플로피 디스크 드라이버, MT 드라이버, CD-ROM, 및 통신보드 등이다.In general, a computer system is used for a control circuit in a production automation system such as a chip mounter or a machining center. The computer system includes a central processing unit and an input / output unit. The central processing unit uses a processor to control peripherals via the address bus, data bus, and control bus, and the input / output device is, for example, a hard disk driver, a floppy disk driver, an MT driver, a CD-ROM, And communication boards.
이와 같은 중앙처리장치와 입출력장치를 연결하는 방법은 매우 다양한데, 종래에는 도 1에 도시된 바와 같이, 어드레스 디코더(14)를 이용하여 입출력 포트를 선택하는 방식이 주로 사용되었다.There are a variety of methods for connecting the central processing unit and the input / output device. In the related art, a method of selecting an input / output port using the address decoder 14 has been mainly used.
도 1을 참조하면, 입출력장치(18-1∼18-n)는 각각의 입출력 정합부(혹은 포트:16-1∼16-n)를 통해 중앙처리장치(12)와 연결된다. 이를 위하여 각각의 입출력 정합부(16-1∼16-n)는 고유의 어드레스를 할당받고, 중앙처리장치(12)가 해당 입출력장치 를 억세스하기 위해서는 그 입출력장치의 어드레스를 출력한다.Referring to FIG. 1, the input / output devices 18-1 to 18-n are connected to the central processing unit 12 through respective input / output matching units (or ports: 16-1 to 16-n). To this end, each input / output matching unit 16-1 to 16-n is assigned a unique address, and the CPU 12 outputs the address of the input / output device in order to access the input / output device.
예컨대, 제n 입출력 정합부가 ADDn으로 어드레스가 할당되었다면, 제 n 입출력정합부에 연결된 입출력장치를 억세스하기 위하여 중앙처리장치가 ADDn 어드레스를 출력하면, 디코더(14)가 어드레스를 해석하여 제 n 입출력정합부를 활성화시키기 위한 칩선택신호(CSn)를 발생한다. 따라서 입출력장치(18-n)는 제 n 입출력 정합부(16-n)를 통해 중앙처리장치(12)와 연결된다.For example, if the address of the nth input / output matching unit is assigned to ADDn, when the central processing unit outputs the ADDn address to access the input / output device connected to the nth input / output matching unit, the decoder 14 interprets the address and the nth input / output matching. Generates a chip select signal CSn for activating the negative. Therefore, the input / output device 18-n is connected to the CPU 12 through the nth input / output matching unit 16-n.
그런데 이와 같이 디코더를 이용한 입출력장치의 정합은 병렬구조로서 적은 수의 입출력장치를 결합하기는 용이하나 많은 입출력장치가 연결될 경우에는 회로구성이 매우 복잡해지는 문제점이 있다.However, the matching of input / output devices using a decoder is a parallel structure, and it is easy to combine a small number of input / output devices. However, when many input / output devices are connected, a circuit configuration becomes very complicated.
이에 본 발명은 상기와 같은 종래의 문제점을 해소하기 위하여 제안된 것으로, 데이지 체인방식으로 중앙처리장치와 정합되는 입출력장치의 입출력 제어회로를 제공하는데 그 목적이 있다.Accordingly, the present invention has been proposed to solve the above-mentioned conventional problems, and an object thereof is to provide an input / output control circuit of an input / output device that is matched with a central processing unit by a daisy chain method.
상기와 같은 목적을 달성하기 위하여 본 발명의 회로는, 중앙처리장치가 입출력버스를 통해 제1 입출력장치와 연결되고, 제1 입출력장치는 다시 입출력버스를 통해 제2 입출력장치와 연결되며, 동일한 방식으로 제2 입출력장치가 입출력 버스를 통해 다른 입출력장치와 연결되어 다수의 입출력 장치들이 데이지 체인방식으로 연결된 장치에 있어서, 상기 각 입출력장치들에 구비되어 상기 중앙처리장치와 데이지 체인방식으로 정합되기 위한 입출력 제어신호를 발생하는 입출력제어회로가, 입출력장치의 고유의 식별번호를 설정하기 위한 아이디 설정부; 입출력버스의 어드레스선을 통해 입력되는 어드레스와 상기 아이디 설정부에 설정된 식별번호를 비교하는 비트 비교기; 제어신호에 따라 병렬 데이터를 직렬 데이터로 변환하는 병렬-직렬 변환기; 제어신호와 클럭에 따라 상기 병렬-직렬 변환기를 통해 출력되는 직렬 데이터를 입출력버스의 직렬 데이터선을 통해 출력하는 송신버퍼; 제어신호와 클럭에 따라 상기 입출력버스를 통해 직렬 데이터를 입력받는 수신버퍼; 제어신호에 따라 직렬 데이터를 병렬 데이터로 변환하는 직렬-병렬 변환기; 제어신호에 따라 상기 직렬-병렬 변환기의 출력을 래칭하는 래치; 입출력버스를 통해 입력되는 클럭에 동기된 클럭을 발생하는 클럭발생기; 및 상기 비트 비교기의 선택신호에 의해 해당 입출력장치가 선택되고, 리드/라이트신호가 라이트이면 상기 수신버퍼와 직렬-병렬 변환기를 활성화시켜 입출력버스를 통해 직렬 데이터를 입력받게 하고 병렬로 변환된 데이터를 래치한 후 라이트 종료신호를 입출력버스측으로 출력하며 상기 비트 비교기의 선택신호에 의해 해당 입출력장치가 선택되고, 리드/라이트신호가 리드이면 상기 송신버퍼와 병렬-직렬 변환기를 활성화시켜 입출력버스를 통해 직렬 데이터를 출력하게 하는 입출력 제어신호를 발생하는 입출력제어신호 발생부로 구성된 것을 특징으로 한다.In order to achieve the above object, in the circuit of the present invention, a central processing unit is connected to a first input / output device through an input / output bus, and a first input / output device is connected to a second input / output device via an input / output bus again. A second input / output device is connected to another input / output device through an input / output bus so that a plurality of input / output devices are daisy-chained, and each of the input / output devices is provided to be matched with the central processing unit by a daisy-chain method. An input / output control circuit for generating an input / output control signal includes an ID setting unit for setting a unique identification number of the input / output device; A bit comparator for comparing an address input through an address line of an input / output bus with an identification number set in the ID setting unit; A parallel to serial converter for converting parallel data into serial data according to a control signal; A transmission buffer for outputting serial data output through the parallel-to-serial converter according to a control signal and a clock through a serial data line of an input / output bus; A reception buffer receiving serial data through the input / output bus according to a control signal and a clock; A serial to parallel converter for converting serial data into parallel data according to a control signal; A latch latching an output of the series-parallel converter in accordance with a control signal; A clock generator for generating a clock synchronized with a clock input through an input / output bus; And a corresponding input / output device is selected by a selection signal of the bit comparator, and if the read / write signal is light, the receiving buffer and the serial-to-parallel converter are activated to receive serial data through the input / output bus and to convert the converted data in parallel. After latching, the write end signal is output to the input / output bus side, and the corresponding input / output device is selected by the selection signal of the bit comparator. If the read / write signal is read, the transmit buffer and the parallel-to-serial converter are activated to serialize the input / output bus. And an input / output control signal generator for generating an input / output control signal for outputting data.
도 1은 중앙처리장치와 병렬구조로 연결되는 입출력장치의 인터페이스를 도시한 개략도,1 is a schematic diagram showing an interface of an input / output device connected in parallel with a central processing unit;
도 2는 중앙처리장치와 데이지 체인방식으로 연결되는 입출력장치의 인터페이스를 도시한 개략도,2 is a schematic diagram showing an interface of an input / output device connected in a daisy chain manner with a central processing unit;
도 3은 본 발명에 따라 데이지 체인방식으로 연결되는 입출력 제어장치의 구성을 도시한 블록도,3 is a block diagram showing a configuration of an input / output control device connected in a daisy chain method according to the present invention;
도 4는 도 3에 도시된 입출력 제어장치에서 CPU로부터 입출력장치로의 라이트동작시 CPU의 동작 흐름을 도시한 흐름도,4 is a flowchart illustrating an operation flow of a CPU during a write operation from the CPU to the input / output device in the input / output control device shown in FIG. 3;
도 5는 도 3에 도시된 입출력 제어장치에서 CPU로부터 입출력장치로의 라이트동작시 입출력장치의 동작 흐름을 도시한 흐름도,5 is a flowchart illustrating an operation flow of an input / output device during a write operation from the CPU to the input / output device in the input / output control device shown in FIG. 3;
도 6은 도 3에 도시된 입출력 제어장치에서 입출력장치로부터 CPU로 리드 동작시 CPU의 동작 흐름을 도시한 흐름도,6 is a flowchart illustrating an operation flow of a CPU during a read operation from the input / output device to the CPU in the input / output control device shown in FIG. 3;
도 7은 도 3에 도시된 입출력 제어장치에서 입출력장치로부터 CPU로 리드 동작시 입출력장치의 동작 흐름을 도시한 흐름도이다.FIG. 7 is a flowchart illustrating an operation flow of an input / output device during a read operation from the input / output device to the CPU in the input / output control device shown in FIG. 3.
*도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
24-1,24-2: I/O 버스 컨넥터24-1,24-2: I / O bus connector
22: 중앙처리장치(CPU)26-1,26-2,26-n: 입출력장치22: central processing unit (CPU) 26-1, 26-2, 26-n: input / output unit
30: 입출력 제어장치31: ID설정부30: input / output controller 31: ID setting unit
32: 비트 비교기33: 입출력제어신호 발생부32: bit comparator 33: input / output control signal generator
34,38: 버퍼35: 병렬/직렬 변환기34,38: buffer 35: parallel / serial converter
36: 직렬/병렬 변환기37: 래치36: serial / parallel converter 37: latch
39: 클럭발생기40: 데이터 출력부39: clock generator 40: data output unit
50: 데이터입력부50: data input unit
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 자세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 중앙처리장치와 데이지 체인방식으로 연결되는 입출력장치의 인터페이스를 도시한 개략도이고, 도 3은 본 발명에 따라 데이지 체인방식으로 연결되는 입출력 제어장치의 구성을 도시한 블록도이다.2 is a schematic diagram illustrating an interface of an input / output device connected to a central processing unit and a daisy chain method, and FIG. 3 is a block diagram illustrating a configuration of an input / output control device connected to a daisy chain method according to the present invention.
도 2를 참조하면, 중앙처리장치(22)와 제1 입출력 장치(26-1)가 입출력버스(24)를 통해 연결되고, 제2 입출력장치(26-2)는 제1 입출력장치(26-1)와 입출력버스(24)로 연결되어 중앙처리장치(22)에 정합되며, 제 n 입출력장치(26-n)는 바로 이전의 입출력장치와 입출력버스를 통해 연결되어 중앙처리장치(22)와 정합된다. 이와 같이 직렬방식으로 입출력장치가 중앙처리장치에 연결되는 것을 데이지 체인방식의 연결이라 한다.2, the central processing unit 22 and the first input / output device 26-1 are connected through an input / output bus 24, and the second input / output device 26-2 is connected to the first input / output device 26-. 1) and the input / output bus 24 are connected to the central processing unit 22, and the n-th input / output device 26-n is connected to the immediately preceding input / output device via the input / output bus and the central processing unit 22 Matches. In this way, the serial input / output device is connected to the central processing unit by a daisy chain connection.
이때 중앙처리장치(22)와 입출력장치간(26-1∼26-n)을 연결하는 입출력버스의 구조와 버스 프로토콜이 중요한데, 본 발명의 실시예에서 입출력버스는 어드레스신호선(ADD), 직렬 데이터 송신신호선(SO), 직렬 데이터 수신신호선(SI), 리드/라이트신호선(R/W), 라이트 종료신호선(ACK), 클럭선(CLK) 등으로 이루어진다.At this time, the structure and bus protocol of the I / O bus connecting the central processing unit 22 and the I / O devices 26-1 to 26-n are important. In the embodiment of the present invention, the I / O bus includes an address signal line ADD and serial data. The transmission signal line SO, the serial data reception signal line SI, the read / write signal line R / W, the write end signal line ACK, the clock line CLK, and the like.
그리고 입출력버스(24)를 통해 다수의 입출력장치가 연결되므로 각 입출력장치를 식별하기 위한 방법이 필요한데, 본 발명의 실시예에서는 각 입출력장치들에 고유의 식별번호(ID)를 할당하여 이들을 식별한다.In addition, since a plurality of input / output devices are connected through the input / output bus 24, a method for identifying each input / output device is required. In the embodiment of the present invention, a unique identification number (ID) is assigned to each input / output device to identify them. .
따라서 각 입출력장치의 식별번호(ID)는 중복되지 않아야 하며 딥 스위치를 통해 각 입출력장치에 설정되어 있고, 각 입출력장치를 중앙처리장치가 억세스하기 위해서는 해당 식별번호값을 어드레스(ADD)신호선을 통해 출력하면 된다.Therefore, the identification number (ID) of each input / output device should not be duplicated, and it is set in each input / output device through the dip switch.In order to access each input / output device by the central processing unit, the corresponding identification number value is transmitted through the address (ADD) signal line. You can print it out.
본 발명에 따른 입출력제어장치는 도 3에 도시된 바와 같이, 입출력장치의 고유의 식별번호를 설정하기 위한 아이디 설정부(31); 입출력버스의 어드레스선을 통해 입력되는 어드레스와 상기 아이디 설정부에 설정된 식별번호(ID)를 비교하는 비트 비교기(32); 제어신호에 따라 병렬 데이터를 직렬 데이터로 변환하는 병렬-직렬 변환기(35); 제어신호와 클럭에 따라 상기 병렬-직렬 변환기를 통해 출력되는 직렬 데이터를 입출력버스의 직렬 데이터(SI)선을 통해 출력하는 송신버퍼(34); 제어신호와 클럭에 따라 상기 입출력버스를 통해 직렬 데이터를 입력받는 수신버퍼(38); 제어신호에 따라 직렬 데이터를 병렬 데이터로 변환하는 직렬-병렬 변환기(36); 제어신호에 따라 상기 직렬-병렬 변환기의 출력을 래칭하는 래치(37); 입출력 버스를 통해 입력되는 클럭에 동기된 클럭을 발생하는 클럭발생기(39); 및 상기 비트 비교기의 선택신호에 의해 해당 입출력장치가 선택되고, 리드/라이트신호가 라이트이면 상기 수신버퍼와 직렬-병렬 변환기를 활성화시켜 입출력버스를 통해 직렬 데이터를 입력받게 하고 병렬로 변환된 데이터를 래치한 후 라이트 종료신호를 입출력버스측으로 출력하며, 상기 비트 비교기의 선택신호에 의해 해당 입출력장치가 선택되고, 리드/라이트신호가 리드이면 상기 송신버퍼와 병렬-직렬 변환기를 활성화시켜 입출력버스를 통해 직렬 데이터를 출력하게 하는 입출력 제어신호를 발생하는 입출력제어신호 발생부(33)로 구성되어 있다.As shown in FIG. 3, the input / output control device according to the present invention includes an ID setting unit 31 for setting a unique identification number of the input / output device; A bit comparator 32 for comparing an address input through an address line of an input / output bus with an identification number (ID) set in the ID setting unit; A parallel-to-serial converter 35 for converting parallel data into serial data according to a control signal; A transmission buffer 34 for outputting serial data output through the parallel-serial converter in accordance with a control signal and a clock through serial data (SI) lines of an input / output bus; A reception buffer 38 for receiving serial data through the input / output bus according to a control signal and a clock; A serial-to-parallel converter 36 for converting serial data into parallel data according to a control signal; A latch 37 latching an output of the series-parallel converter in accordance with a control signal; A clock generator 39 for generating a clock synchronized with a clock input through an input / output bus; And a corresponding input / output device is selected by a selection signal of the bit comparator, and if the read / write signal is light, the receiving buffer and the serial-to-parallel converter are activated to receive serial data through the input / output bus and to convert the converted data in parallel. After latching, the write end signal is output to the input / output bus side, and the corresponding input / output device is selected by the selection signal of the bit comparator. When the read / write signal is read, the transmit buffer and the parallel-serial converter are activated to activate the input / output bus. The input / output control signal generator 33 generates an input / output control signal for outputting serial data.
또한, 상기 병렬-직렬 변환기(35)에는 데이터 출력부(40)가 연결되어 병렬데이터를 제공하고, 상기 래치(37)에는 데이터입력부(50)가 연결되어 래치를 통해 입력되는 병렬 데이터를 저장하며, 중앙처리장치(22)로부터 입출력버스를 통해 연결된 신호들이 버퍼(60)를 통해 제2 입출력장치에 그대로 연결되도록 되어 있다. 이때 입출력버스의 연결을 위한 입출력버스 컨넥터(24-1,24-2)가 사용된다.In addition, a data output unit 40 is connected to the parallel-to-serial converter 35 to provide parallel data, and a data input unit 50 is connected to the latch 37 to store parallel data input through the latch. The signals connected from the central processing unit 22 through the input / output bus are connected to the second input / output device as they are through the buffer 60. At this time, the input / output bus connectors 24-1 and 24-2 for connecting the input / output buses are used.
이어서, 상기와 같이 구성되는 본 발명을 이용하여 리드/라이트 동작이 수행되는 과정을 도를 참조하여 살펴보면 다음과 같다.Next, a process of performing the read / write operation using the present invention configured as described above will be described with reference to the accompanying drawings.
도 4는 도 3에 도시된 입출력 제어장치에서 CPU로부터 입출력장치로의 라이트동작시 CPU의 동작 흐름을 도시한 흐름도이고, 도 5는 도 3에 도시된 입출력 제어장치에서 CPU로부터 입출력장치로의 라이트동작시 입출력장치의 동작 흐름을 도시한 흐름도이며, 도 6은 도 3에 도시된 입출력 제어장치에서 입출력장치로부터 CPU로 리드 동작시 CPU의 동작 흐름을 도시한 흐름도이고, 도 7은 도 3에 도시된 입출력 제어장치에서 입출력장치로부터 CPU로 리드 동작시 입출력장치의 동작 흐름을 도시한 흐름도이다.4 is a flowchart illustrating an operation flow of the CPU during the write operation from the CPU to the input / output device in the input / output control device shown in FIG. 3, and FIG. 5 is a write from the CPU to the input / output device in the input / output control device shown in FIG. 3. FIG. 6 is a flowchart illustrating an operation flow of the input / output device in operation, FIG. 6 is a flowchart illustrating an operation flow of the CPU during read operation from the input / output device to the CPU in the input / output control device shown in FIG. 3, and FIG. 7 is illustrated in FIG. 3. Is a flow chart showing the operation flow of the input / output device during the read operation from the input / output device to the CPU in the input / output controller.
도 4를 참조하면, 중앙처리장치(22)가 특정 입출력장치에 데이터를 라이트하기 위하여 해당 입출력장치의 어드레스를 출력하고, 이어서 라이트신호와 직렬 라이트 데이터를 출력한다(101,102). 데이터를 전달한 후 해당 입력장치로부터 라이트 종료신호(ACK)가 입력되면 라이트 사이클을 종료하고, 소정시간이 경과해도 라이트 종료신호가 입력되지 않으면 라이트사이클 에러를 발생한다(103,104,105).Referring to FIG. 4, the central processing unit 22 outputs the address of the input / output device to write data to a specific input / output device, and then outputs a write signal and serial write data (101, 102). When the write end signal ACK is input from the corresponding input device after data transfer, the write cycle is terminated. If the write end signal is not input even after a predetermined time elapses, a write cycle error is generated (103, 104, 105).
이에 대응하여 해당 입출력장치는 도 5에 도시된 바와 같이, 입출력버스를 통해 입력되는 어드레스와 자신의 식별번호(ID)가 일치한지를 비교하여 일치하면 리드/라이트신호가 라이트인지를 판별하여 라이트이면 직렬 데이터신호선으로부터 직렬데이터를 입력받아 병렬로 변환하고, 이어 라이트 종료신호를 발생한다(111,112,113,114).Correspondingly, as shown in FIG. 5, the input / output device compares an address input through the input / output bus with its own identification number (ID), and if it matches, determines whether the read / write signal is a light. Serial data is input from the serial data signal line, converted into parallel, and the write end signals are generated (111, 112, 113, 114).
한편, 중앙처리장치가 입출력장치를 리드하는 리드 사이클의 동작을 살펴보면 도 6에 도시된 바와 같이, 중앙처리장치(22)가 특정 입출력장치를 억세스하기 위해 해당 입출력장치의 식별번호(ID)와 일치하는 어드레스값을 출력하고, 이어서 리드신호를 출력하여 데이터를 리드한다. 이어서 수신된 데이터의 에러유무를 판별하여 정상이면 리드 사이클을 종료하고, 에러가 발생되면 리드 사이클을 재시도한다(121,122,123,124).Meanwhile, referring to the operation of the read cycle in which the central processing unit leads the input / output device, as shown in FIG. 6, the central processing unit 22 matches the identification number (ID) of the corresponding input / output device to access the specific input / output device. The address value is output, and then the read signal is output to read the data. Subsequently, it is determined whether there is an error in the received data, and if it is normal, the read cycle is terminated. If an error occurs, the read cycle is retried (121, 122, 123, 124).
이때 해당 입출력장치의 동작은 도 7에 도시된 바와 같이, 입출력버스를 통해 입력되는 어드레스와 자신의 식별번호가 일치한지를 비교하여 일치하면 리드/라이트신호가 리드인지를 판별하여 리드이면 병렬 데이터를 직렬로 변환하여 입출력버스의 직렬 데이터신호선으로 출력한다(131,132,133).In this case, as shown in FIG. 7, the operation of the input / output device compares whether an address input through the input / output bus and its identification number match, and if the read / write signal is read, determines whether the read / write signal is a read and parallel data. The serial converter converts the signals to serial data signal lines of the input / output buses (131, 132, 133).
이상에서 살펴 본 바와 같이, 본 발명에 따른 입출력제어회로는 중앙처리장치에 다수의 입출력장치를 데이지 체인방식으로 연결하기 위해 각종 제어신호를 매우 간단한 회로로 구현할 수 있으므로 제조비용을 절감할 수 있는 효과가 있다.As described above, the input and output control circuit according to the present invention can implement various control signals in a very simple circuit to daisy-chain multiple input and output devices to the central processing unit, thereby reducing the manufacturing cost There is.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960076859A KR19980057564A (en) | 1996-12-30 | 1996-12-30 | I / O controller with daisy chain structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960076859A KR19980057564A (en) | 1996-12-30 | 1996-12-30 | I / O controller with daisy chain structure |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980057564A true KR19980057564A (en) | 1998-09-25 |
Family
ID=66395865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960076859A KR19980057564A (en) | 1996-12-30 | 1996-12-30 | I / O controller with daisy chain structure |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980057564A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100364925B1 (en) * | 2000-07-12 | 2002-12-16 | 주식회사 케이이씨메카트로닉스 | Input/output interface circuit using control bus |
| KR20160121259A (en) | 2015-04-10 | 2016-10-19 | 한상용 | Non slip mat |
-
1996
- 1996-12-30 KR KR1019960076859A patent/KR19980057564A/en active IP Right Grant
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100364925B1 (en) * | 2000-07-12 | 2002-12-16 | 주식회사 케이이씨메카트로닉스 | Input/output interface circuit using control bus |
| KR20160121259A (en) | 2015-04-10 | 2016-10-19 | 한상용 | Non slip mat |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1825382B1 (en) | Low protocol, high speed serial transfer for intra-board or inter-board data communication | |
| US6317352B1 (en) | Apparatus for implementing a buffered daisy chain connection between a memory controller and memory modules | |
| US5619722A (en) | Addressable communication port expander | |
| US6625687B1 (en) | Memory module employing a junction circuit for point-to-point connection isolation, voltage translation, data synchronization, and multiplexing/demultiplexing | |
| US7269088B2 (en) | Identical chips with different operations in a system | |
| EP0258872B1 (en) | Serial data transfer system | |
| US6934785B2 (en) | High speed interface with looped bus | |
| US4451898A (en) | Asynchronous interface message transmission using source and receive devices | |
| JPH1083375A (en) | Scsi system | |
| US6839785B2 (en) | System for and method of interfacing expansion modules with programmable logic controllers (PLC) | |
| US6931468B2 (en) | Method and apparatus for addressing multiple devices simultaneously over a data bus | |
| CN111444128A (en) | Data read-write bus supporting multiple equipment ends and data read-write method thereof | |
| US5287455A (en) | ROM socket communication device for data transfer beween a host computer and a microprocessor based system | |
| US6721810B2 (en) | Universal controller expansion module system, method and apparatus | |
| CN111858459B (en) | Processor and computer | |
| US7391788B2 (en) | Method and system for a three conductor transceiver bus | |
| KR19980057564A (en) | I / O controller with daisy chain structure | |
| EP0588030A2 (en) | Master microchannel apparatus for converting to switch architecture | |
| JPS6361533A (en) | Serial data transfer device | |
| US20030167386A1 (en) | Control chip and method for accelerating memory access | |
| KR100487218B1 (en) | Apparatus and method for interfacing an on-chip bus | |
| US6738830B2 (en) | Universal controller expansion module system, method and apparatus | |
| CN217156718U (en) | Serial input circuit with state detection function | |
| US20140337547A1 (en) | High speed data transmission structure | |
| EP0063140A1 (en) | Data communication bus structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| NORF | Unpaid initial registration fee |