KR19980057559U - 샘플(sample) 및 홀드(hold)회로 - Google Patents
샘플(sample) 및 홀드(hold)회로 Download PDFInfo
- Publication number
- KR19980057559U KR19980057559U KR2019970001791U KR19970001791U KR19980057559U KR 19980057559 U KR19980057559 U KR 19980057559U KR 2019970001791 U KR2019970001791 U KR 2019970001791U KR 19970001791 U KR19970001791 U KR 19970001791U KR 19980057559 U KR19980057559 U KR 19980057559U
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- amplifying
- sampling
- sample
- analog signal
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
임의의 아날로그신호를 디지탈로 변환시키기 위한 각 대표신호들을 샘플링하고 홀딩하는 회로에 관한 것으로, 상기 아날로그신호를 소정의 이득으로 증폭시키는 제1 증폭부, 상기 증폭된 신호를 일정한 시간간격의 상기 시스템 제어신호로 샘플링 및 홀딩시켜 샘플링값을 출력하는 스위칭부, 상기 스위칭부의 샘플링값의 순시치를 충전 및 방전하는 콘덴서, 상기 콘덴서를 거친 샘플링값을 특정의 이득값으로 증폭하여 출력하는 제2 증폭부로 이루어진 회로에 의해 샘플링 및 홀딩시 발생하는 오프셋 전압이나, 스위칭의 온저항에 의한 오차가 제거되기 때문에 시스템의 전송손실이 감소시켜주며, 시스템의 효율을 극대화시킨다.
Description
본 고안은 임의의 아날로그신호를 디지탈로 변환시키기 위한 각 대표신호들을 샘플링하고 홀딩하는 회로에 관한 것이다.
일반적으로 샘플링 및 홀딩이라 하면 특정의 아날로그신호를 임의의 대표신호들로 추출하여 디지탈변환의 소오스로 사용되도록 하는 회로적인 작용이다.
이하, 첨부된 도면을 참조하여 종래 기술에 따른 샘플 및 홀드회로를 설명하면 다음과 같다.
도 1은 종래기술에 따른 샘플 및 홀드회로를 나타낸 구성도이다.
종래 기술에 따르면 도 1에 도시된 바와 같이, 입력신호인 임의의 아날로그신호를 받아 소정의 이득만큼 증폭하는 제1 증폭부(10)와, 외부의 시스템 제어신호에 의해 상기 제1 증폭부(10)에서 증폭된 상기 아날로그신호를 스위칭으로 샘플값들을 추출하여 출력하는 스위칭부(20)와, 상기 샘플값들을 일정시간 동안 충전하고 방전하는 콘덴서(C)와, 상기 콘덴서(C)의 방전에 의해 출력되는 신호를 일정의 이득만큼 증폭하는 제2 증폭부(30)로 이루어진다.
상기와 같이 구성된 종래 기술에 따른 동작은 먼저, 시스템에서 처리되어야 하는 아날로그신호를 제1 증폭부(10)에서 받아 소정의 이득만큼 증폭하여 출력한다.
이때, 상기 제1 증폭부(10)에서 증폭시간은 일정한 지연비율을 가진다.
이어, 상기 제1 증폭부(10)에서 증폭된 아날로그의 신호는 스위칭부(20)에서 온시간 동안 만 전송되고, 오프시간 동안에는 전송되지 않는 샘플 및 홀드방식의 대표값들만 추출되어 출력된다.
여기서 상기 스위칭부(20)는 외부에서 출력되는 일정주기를 갖는 펄스 제어신호를 받아 대표값들을 추출하는데, 이 대표값들을 통상적으로 샘플링신호라고 한다.
이렇게 출력된 샘플링신호는 샘플 및 홀드에 의해서 이루어져 콘덴서(C)에서 일정시간 충전 및 방전되는데, 이와 같이 지연시간을 통상적으로 각각 어퀴지션 타임이라 하고, 어퍼쳐 타임이라고 한다.
상기 콘덴서(C)를 거친 샘플링신호는 제2 증폭부(30)에서 다시 일정 이득만큼 증폭되어 출력된다.
여기서 상기 최종 출력되는 샘플링신호(V0)는 이상적으로 입력신호(Vi)와 상등해야 하지만 실제로 증폭부에서 항상 존재하는 오프셋 전압과 아날로그 스위칭부의 온저항에 의해 출력신호와 입력신호는 상당한 오차가 발생한다.
상술한 바와 같은 작용을 수학식으로 표현하면 다음과 같다.
[수학식 1]
상기 수학식 1에서는 각각 제1, 2 증폭부(10,30)의 오프셋 전압이고,는 아날로그 스위치의 온저항으로 인해 생기는 오차전압이다.
종래 기술은 아날로그신호를 샘플링할 경우에 일정한 이득만큼 증폭하여 샘플링 및 홀딩을 하고, 이에 따르는 신호는 A/D 변환기에 의해 디지탈로 처리되어야 한다.
그러나 종래 기술은 샘플 및 홀드과정에서 입력전압과 출력전압이 일정비율로 차이가 발생하기 때문에 오프셋 전압과 아날로그 스위치의 온저항과 누설전류가 발생하는 문제점이 있다.
본 고안은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 임의의 아날로그신호를 샘플링 및 홀드시키고 대표값을 추출하여 오차를 줄이도록 하기 위해 두 개의 스위칭소자와 두 개의 저항소자를 사용한 스위칭부를 부가하는 샘플 및 홀드회로를 제공하는데 그 목적이 있다.
도 1은 종래기술에 따른 샘플 및 홀드회로를 나타낸 구성도
도 2는 본 고안에 따른 샘플 및 홀드회로를 나타낸 구성도
도면의 주요 부분에 대한 부호의 설명
10 ; 제1 증폭부30 ; 제2 증폭부
40 ; 스위칭부
본 고안은 아날로그신호를 디지탈신호로 변환하는 시스템에 있어서, 상기 아날로그신호를 소정의 이득으로 증폭시키는 제1 증폭부, 상기 증폭된 신호를 일정한 시간간격의 상기 시스템 제어신호로 샘플링 및 홀딩시켜 샘플링값을 출력하는 스위칭부, 상기 스위칭부의 샘플링값의 순시치를 충전 및 방전하는 콘덴서, 상기 콘덴서를 거친 샘플링값을 특정의 이득값으로 증폭하여 출력하는 제2 증폭부로 이루어진 회로에 의해 샘플링 및 홀딩시 발생하는 오프셋 전압이나, 스위칭의 온저항에 의한 오차가 제거되기 때문에 시스템의 전송손실이 감소시켜주며, 시스템의 효율을 극대화시키는 특징이 있다.
이하, 첨부된 도면을 참조하여 본 고안에 따른 샘플 및 홀드회로를 상세하게 설명하면 다음과 같다.
도 2는 본 고안에 따른 샘플 및 홀드회로를 나타낸 구성도이다.
본 고안에 따르면 도 2에 도시된 바와 같이, 입력신호인 임의의 아날로그신호를 받아 소정의 이득만큼 증폭하는 제1 증폭부(10)와, 제1 및 제2 스위칭소자와 두 개의 저항으로 이루어지고, 외부의 시스템 제어신호에 의해 상기 제1 증폭부(10)에서 증폭된 상기 아날로그신호를 일정 시간간격으로 스위칭하여 오프셋, 온저항 등의 오차 제거되도록 샘플값들을 출력하는 스위칭부(40)와, 상기 샘플값들을 일정시간 동안 충전하고 방전하는 콘덴서(C)와, 상기 콘덴서(C)의 방전에 의해 출력되는 신호를 일정의 이득만큼 증폭하는 제2 증폭부(30)로 이루어진다.
상기와 같이 구성된 본 고안에 따른 동작은 먼저, 시스템에서 처리되어야 하는 아날로그신호를 제1 증폭부(10)에서 받아 소정의 이득(G1)만큼 증폭하여 출력한다.
상기 출력된 신호를 V1 이라고 하면으로 표현되고, △V1은 상기 제1 증폭부(10)의 오프셋 전압이다.
이때, 상기 제1 증폭부(10)에서 증폭시간은 일정한 지연비율을 가진다.
이어, 상기 제1 증폭부(10)에서 증폭된 아날로그의 신호는 스위칭부(40)에서 제1 스위칭소자가 온되고 제2 스위칭소자가 오프될 시간 동안만 전송되고, 제2 스위칭소자가 온되고 제1 스위칭소자가 오프될 시간 동안에는 전송되지 않는 샘플 및 홀드방식의 대표값들만 샘플링되어 출력된다.
여기서 상기 스위칭부(40)는 외부에서 출력되는 일정주기를 갖는 펄스 제어신호를 상기 제1 및 제2 스위칭소자에 교번적으로 인가하여 대표값들을 샘플링하는데, 이 대표값들을 통상적으로 샘플링신호라고 한다.
이때, 상기 발생가능한 오프셋 전압과 스위칭의 온전압에 의한 오차는 상기 스위칭부(40)의 두 개의 저항에서 제거한다.
이렇게 출력된 샘플링신호는 샘플 및 홀드에 의해서 이루어져 콘덴서(C)에서 일정시간 충전 및 방전되는데, 이와 같이 지연시간을 통상적으로 각각 어퀴지션 타임이라 하고, 어퍼쳐 타임이라고 한다.
상기 콘덴서(C)를 거친 샘플링신호는 제2 증폭부(30)에서 다시 일정 이득만큼 증폭되어 출력된다.
이때의 출력신호(V0)를 이용하여 디지탈 변환한다.
상기의 과정을 수학식으로 풀이를 하면이고, 상기 △V2는 제2 증폭부(30)의 오프셋 전압이다.
이어, 상기 제1 증폭부(10)의 출력신호(V1)에 제2 증폭부(30)의 이득(G2)을 곱하면이다.
상기 수학식에 제2 증폭부(30)의 출력신호(V0)를 더하여 두 개의 저항의 효과를 이용하면,
[수학식 2]
으로 된다.
상기와 같은 수학식 2는 제2 증폭부(30)의 오프셋 전압이 보상된 것으로 알 수 있다.
따라서, 제1 증폭부(10)의 오프셋 전압만을 조정하면 V0= Vi가 되어 이상적인 샘플 및 홀드의 설계가 가능하다.
그리고 상기 V0= Vi에 의해서 V1 = V0= VC으로 유추가 가능하다.
이는 스위치양단의 전위차가 없다는 뜻이므로 온저항의 영향이 충분하게 보상된다.
본 고안은 아날로그신호를 샘플링 및 홀딩시 발생하는 오프셋 전압이나, 스위칭의 온저항에 의한 오차를 제거하기 때문에 시스템의 전송손실을 방지해주며, 시스템의 효율을 극대화시키는 효과가 있다.
Claims (2)
- 아날로그신호를 디지탈신호로 변환하는 시스템에 있어서;상기 아날로그신호를 소정의 이득으로 증폭시키는 제1 증폭부;상기 증폭된 신호를 일정한 시간간격의 상기 시스템 제어신호로 샘플링 및 홀딩시켜 샘플링값을 출력하는 스위칭부;상기 스위칭부의 샘플링값의 순시치를 충전 및 방전하는 콘덴서;상기 콘덴서를 거친 샘플링값을 특정의 이득값으로 증폭하여 출력하는 제2 증폭부를 포함하여 이루어짐을 특징으로 하는 샘플 및 홀드회로.
- 제 1 항에 있어서;상기 스위칭부는 아날로그신호를 일정 시간간격으로 샘플링 및 홀딩시키는 두 개의 스위칭소자;상기 두 개의 스위칭소자에서 상기 아날로그신호를 샘플링할 경우 발생하는 오프셋 오차와 온시간의 오차를 보상하는 두 개의 저항으로 이루어짐을 특징으로 하는 샘플 및 홀드회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019970001791U KR19980057559U (ko) | 1997-02-05 | 1997-02-05 | 샘플(sample) 및 홀드(hold)회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019970001791U KR19980057559U (ko) | 1997-02-05 | 1997-02-05 | 샘플(sample) 및 홀드(hold)회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980057559U true KR19980057559U (ko) | 1998-10-15 |
Family
ID=69672835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019970001791U KR19980057559U (ko) | 1997-02-05 | 1997-02-05 | 샘플(sample) 및 홀드(hold)회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980057559U (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101024337B1 (ko) * | 2004-06-22 | 2011-03-23 | 매그나칩 반도체 유한회사 | 역병렬 스위치드 커패시터 이득 증폭기를 이용한 아날로그메모리 |
-
1997
- 1997-02-05 KR KR2019970001791U patent/KR19980057559U/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101024337B1 (ko) * | 2004-06-22 | 2011-03-23 | 매그나칩 반도체 유한회사 | 역병렬 스위치드 커패시터 이득 증폭기를 이용한 아날로그메모리 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5479130A (en) | Auto-zero switched-capacitor integrator | |
| US6366231B1 (en) | Integrate and fold analog-to-digital converter with saturation prevention | |
| US6587144B1 (en) | Analog signal processing apparatus for digital camera | |
| JP4532676B2 (ja) | ピクセル信号ゲイン増幅回路 | |
| US4748418A (en) | Quasi auto-zero circuit for sampling amplifiers | |
| JPH09326698A (ja) | オフセットを補正する方法および装置 | |
| US6087970A (en) | Analog-to-digital conversion | |
| EP2876643A1 (en) | Multi-channel synchronous sampling-and-holding circuit, multi-channel digital sampling circuit and relay protection apparatus | |
| US7123301B1 (en) | Pixel gain amplifier | |
| EP2104341A1 (en) | Solid-state imaging device | |
| US6906648B1 (en) | Circuit and method of multi-channel dual slope ADC with offset cancellation and hysteresis input | |
| US8643526B1 (en) | Data acquisition system | |
| US4114179A (en) | Clamping circuits for television signals | |
| JP2543177B2 (ja) | クランプ装置と自動利得制御装置 | |
| EP1105971B1 (en) | Floating-point analog-to-digital converter | |
| KR19980057559U (ko) | 샘플(sample) 및 홀드(hold)회로 | |
| US6353405B1 (en) | Low distortion video analog-to-digital converter | |
| US7990302B2 (en) | Analog input device | |
| US6337887B1 (en) | Burst receiving circuit and control method thereof | |
| JPH0818353A (ja) | 演算増幅回路 | |
| EP0710012A1 (en) | Ground driven delay line correlator | |
| JPH0582766B2 (ko) | ||
| US6055016A (en) | L-C low pass filter correlator | |
| JPH04916A (ja) | Ａ／ｄ変換器のオフセットドリフト補正装置 | |
| US20030103152A1 (en) | Image reading device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |