KR19980054998A - Driving circuit for liquid crystal display device - Google Patents
Driving circuit for liquid crystal display device Download PDFInfo
- Publication number
- KR19980054998A KR19980054998A KR1019960074204A KR19960074204A KR19980054998A KR 19980054998 A KR19980054998 A KR 19980054998A KR 1019960074204 A KR1019960074204 A KR 1019960074204A KR 19960074204 A KR19960074204 A KR 19960074204A KR 19980054998 A KR19980054998 A KR 19980054998A
- Authority
- KR
- South Korea
- Prior art keywords
- pulse
- signal
- logical
- time constant
- driving circuit
- Prior art date
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명에 의한 액정표시소자(LCD)용 구동회로는, 궤환 입력되는 펄스와 현재 입력되는 펄스를 논리곱하는 제1 논리곱 소자와, 상기 제1 논리곱 소자로부터 출력되는 펄스를 설정 시정수만큼 지연시켜 출력하는 시정수 결정부와, 상기 시정수 결정부로부터 입력되는 펄스와 고정 전압을 논리곱하여 그 결과 값을 상기 제1 논리곱 소자로 피드백하는 제2 논리곱 소자 및, 상기 제2 논리곱 소자로부터 얻어진 펄스를 반전시키는 반전소자로 구성되어져, 게이트 온 펄스의 늘어짐 현상을 제어하기 위하여 사용되는 OE(output enable) 신호의 펄스 폭을 조절하는 것이 가능하게 되어 보다 정확한 게이트 온 펄스를 얻을 수 있게 된다.A driving circuit for a liquid crystal display device (LCD) according to the present invention includes a first logical AND element that logically multiplies a feedback input pulse and a current input pulse, and delays a pulse output from the first logical AND element by a set time constant. And a second logical AND element for performing a logical AND of a pulse input from the time constant determining unit and a fixed voltage, and feeding back a result value to the first logical AND element. It is composed of an inverting device for inverting the pulse obtained from the above, and it is possible to adjust the pulse width of the OE (output enable) signal used to control the sagging of the gate-on pulse, thereby obtaining more accurate gate-on pulse. .
Description
본 발명은 액정표시소자(liquid crystal display:이하, LCD라 한다)용 구동회로에 관한 것으로, 보다 상세하게는 TFT(thin film transistor) 액정패널을 구동시키는 주변 회로부 중의 하나인 인터페이스 IC(interface IC) 외부에 부착되어 OE(output enable) 신호의 펄스 폭을 조절할 수 있도록 한 LCD용 구동회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a driving circuit for a liquid crystal display (hereinafter referred to as LCD), and more particularly, an interface IC which is one of peripheral circuits for driving a thin film transistor (TFT) liquid crystal panel. The present invention relates to a driving circuit for an LCD attached to the outside to adjust a pulse width of an OE (output enable) signal.
최근, OA 기기나 휴대용 소형 TV등의 보급에 따라 이제까지의 전자디스플레이 장치로 브라운관(CRT) 대신에 LCD, 일렉트로루미너선스 소자(EL 소자), 플라즈마 디스플레이(PDP), 발광 다이오드(LED), 형광표시관(VFD)등의 연구가 활발히 추진되고 있으며, 일부는 실용화되고 있다.Recently, with the spread of OA devices and portable small TVs, LCDs, electroluminescent devices (EL devices), plasma displays (PDPs), light emitting diodes (LEDs), and fluorescent lamps have been replaced by CRTs. Research on display tubes (VFDs) is being actively promoted, and some have been put into practical use.
특히, 액정기술과 반도체 기술을 융합한 액티브 매트릭스형 LCD는 브라운관과 경합하여 브라운관을 능가할 디스플레이로 인식되어 이에 대한 왕성한 연구가 진행되고 있으며, 현재 가장 널리 이용되고 있는 LCD로는 비정질 실리콘이나 다결정 실리콘을 이용한 TFT를 스위칭소자로 사용하고 있는 액티브 매트릭스형 LCD를 들 수 있다.In particular, active matrix LCDs, which combine liquid crystal technology and semiconductor technology, are recognized as displays that outperform CRTs by competing with CRTs. An active matrix LCD which uses the used TFT as a switching element is mentioned.
이러한 액티브 매트릭스형 LCD는 매트릭스 형태로 배열된 수십만개의 각각의 화소에 스위칭소자인 TFT를 부가하고, 이 TFT는 화소 선택용 어드레스(address) 배선과 함께 유리기판 상에 집적화되어 매트릭스 회로를 구성하도록 이루어져 있다.Such an active matrix type LCD adds a TFT, which is a switching element, to each of hundreds of thousands of pixels arranged in a matrix form, and the TFTs are integrated on a glass substrate together with a pixel selection address line to form a matrix circuit. have.
이와 같이 구성된 TFT LCD의 주변부에는 상기 LCD 패널을 실질적으로 구동시키기 위한 구동회로부가 설계되어져 있으며, 여기서 상기 구동회로부는 PC, TV등의 시스템으로부터 데이터 표시에 필요한 입력신호를 받아 액정 패널에 화상표시가 가능하도록 화상신호의 처리 및 각종 신호를 발생시켜 주는 역할을 담당한다.In the peripheral portion of the TFT LCD configured as described above, a driving circuit portion for substantially driving the LCD panel is designed, wherein the driving circuit portion receives an input signal necessary for data display from a system such as a PC or a TV and displays an image on the liquid crystal panel. It plays a role of processing the image signal and generating various signals as possible.
이러한 역할을 담당하는 상기 구동회로부는 LCD 패널의 주사선(게이트 라인)을 구동시켜 주는 게이트 드라이버와, 신호선(데이터 라인)의 데이터를 구동시켜 주는 소오스 드라이버와, 그리고 이들 두 드라이버의 타이밍(timing)을 처리하는 인터페이스 IC 및, 각 회로부의 동작에 필요한 전원을 공급하는 전원회로로 이루어져, 이들 회로는 PCB(printed circuit board) 위에 장착되도록 설계되어져 있다.The driving circuit unit, which plays such a role, controls the gate driver driving the scanning line (gate line) of the LCD panel, the source driver driving the data of the signal line (data line), and the timing of these two drivers. It consists of the interface IC to process and the power supply circuit which supplies the power required for the operation of each circuit part, and these circuits are designed to be mounted on a printed circuit board (PCB).
이때, 구동회로부는 액정 패널의 특성을 고려하여 최적의 성능을 나타낼 수 있도록 설계가 이루어져야 할 뿐 아니라 설계시 사용환경 및 응용 시스템과의 인터페이스(interface)를 고려해 주어야 한다.In this case, the driving circuit unit should be designed to exhibit optimal performance in consideration of the characteristics of the liquid crystal panel, and should consider the interface with the use environment and application system.
상기 인터페이스 IC의 입력신호에는 Vsync, Hsync, DE, CLK(clock), data(red,green,blue) 등이 있으며, 상기 IC에서는 게이트 드라이버와 소오스 드라이버를 구동시키기 위하여 제어 신호들을 출력하게 된다. 이때, 소오스 드라이버쪽으로는 STH(start horigental) 신호, LOAD, DCLK(data clock) 등의 신호가 출력되고, 게이트 드라이버쪽으로는 GCLK(gate clock), OE 신호, STV 등의 신호가 출력되며, 이외의 신호로는 데이터 반전을 위한 RVS(reverse signal)가 있다.Input signals of the interface IC include Vsync, Hsync, DE, CLK (clock), data (red, green, blue), etc. The IC outputs control signals to drive the gate driver and the source driver. At this time, signals such as start horigental (STH), LOAD, and DCLK (data clock) signals are output to the source driver, and signals such as GCLK (gate clock), OE signal, and STV are output to the gate driver. The signal is a reverse signal (RVS) for data inversion.
여기서, OE 신호는 게이트 드라이버의 출력(output)을 제어하는 신호로, 인터페이스 IC의 조합에 의해 정해진 몇가지의 값으로만 신호의 폭(width)이 조절되도록 이루어져 있다.Here, the OE signal is a signal for controlling the output of the gate driver, and the width of the signal is adjusted only to some values determined by the combination of the interface ICs.
도 1A 및 도 1B에는 이와 같이 구성된 종래의 TFT LCD 패널 구동시의 n번째와 n+1번째의 게이트 신호 파형을 보여준 파형도가 도시되어 있다. 이중, 도 1A는 이상적인 게이트 온 신호를 도시한 파형도를 나타내며, 도 1B는 TFT LCD 패널에 전해지는 게이트 온(on) 펄스가 TFT 기판의 라인 딜레이(line delay)에 의해 늘어진 실제의 게이트 온 신호를 도시한 파형도를 나타낸다. 따라서, 통상적으로는 도 1B에서 알 수 있듯이 상기 OE 신호를 이용하여 게이트 온 신호중 TFT 기판의 라인 딜레이에 의해 늘어진 부분의 신호를 잘라내주게 된다. 이렇게 함으로써, 신호의 늘어짐이 심한 부분의 게이트 온 펄스를 제거할 수 있게 된다.1A and 1B show waveform diagrams showing the n-th and n + 1-th gate signal waveforms when driving the conventional TFT LCD panel configured as described above. 1A shows a waveform diagram showing an ideal gate on signal, and FIG. 1B shows an actual gate on signal in which a gate on pulse transmitted to a TFT LCD panel is stretched by a line delay of a TFT substrate. A waveform diagram is shown. Therefore, as shown in FIG. 1B, the signal of the portion stretched by the line delay of the TFT substrate of the gate-on signal is cut out using the OE signal. By doing so, it is possible to eliminate the gate-on pulse of the drooping portion of the signal.
그러나, 상기 OE 신호를 이용하여 게이트 온 펄스의 출력을 제어할 경우에는, 기 언급된 바와 같이 상기 OE 신호가 인터페이스 IC의 조합에 의해 정해진 몇가지의 값으로만 신호의 폭이 조절되도록 이루어져 있기 때문에, 실제의 TFT LCD 패널 구동시 요구되어지는 늘어짐이 없는 정확한 게이트 온 펄스를 얻는데에는 많은 어려움이 따르게 된다.However, when controlling the output of the gate-on pulse using the OE signal, as described above, since the width of the signal is adjusted only to a few values determined by the combination of the interface IC, There are many difficulties in obtaining the accurate gate-on pulses without the sagging required in actual TFT LCD panel driving.
이에 본 발명은 상기와 같은 어려움을 해소하기 위하여 창안된 것으로, 논리곱 소자를 사용하여 구성한 멀티바이브레이터(multivibrator)를 이용하여, LCD 패널에 전해지는 게이트 온 펄스가 늘어지는 현상을 제어하기 위하여 사용되고 있는 OE 신호의 펄스 폭을 조절 가능하도록 한 LCD용 구동회로를 제공함에 그 목적이 있다.Accordingly, the present invention was devised to solve the above-mentioned difficulty, and is used to control the phenomenon in which the gate-on pulse transmitted to the LCD panel is drooped by using a multivibrator constructed by using a logical multiplication device. It is an object of the present invention to provide a driving circuit for an LCD that can adjust the pulse width of an OE signal.
도 1A 및 도 1B는 종래 TFT 액정패널 구동시의 신호 파형을 보여준 파형도로,1A and 1B are waveform diagrams showing signal waveforms when driving a conventional TFT liquid crystal panel.
도 1A는 이상적인 게이트 온 신호를 나타낸 파형도,1A is a waveform diagram illustrating an ideal gate on signal;
도 1B는 실제의 게이트 온 신호를 나타낸 파형도,1B is a waveform diagram showing an actual gate on signal;
도 2는 본 발명에 의한 TFT 액정패널의 구동회로를 개략적으로 도시한 회로도,2 is a circuit diagram schematically showing a driving circuit of a TFT liquid crystal panel according to the present invention;
도 3A 내지 도 3D는 도 2에 제시된 회로도를 적용한 경우의 TFT 액정패널의 신호 파형을 나타낸 것으로,3A to 3D show signal waveforms of a TFT liquid crystal panel when the circuit diagram shown in FIG. 2 is applied.
도 3A는 입력신호를 나타낸 파형도,3A is a waveform diagram illustrating an input signal;
도 3B는 b점의 출력 파형의 펄스 폭을 나타낸 파형도,3B is a waveform diagram showing the pulse width of the output waveform at point b;
도 3C는 a점의 출력 파형의 펄스 폭을 나타낸 파형도,3C is a waveform diagram showing the pulse width of the output waveform at point a;
도 3D는 출력신호를 나타낸 파형도.3D is a waveform diagram showing an output signal.
상기와 같은 목적을 달성하기 위하여 본 발명에서는, 궤환 입력되는 펄스와 현재 입력되는 펄스를 논리곱하는 제1 논리곱 소자와, 상기 제1 논리곱 소자로부터 출력되는 펄스를 설정 시정수만큼 지연시켜 출력하는 시정수 결정부와, 상기 시정수 결정부로부터 입력되는 펄스와 고정 전압을 논리곱하여 그 결과 값을 상기 제1 논리곱 소자로 피드백하는 제2 논리곱 소자 및, 상기 제2 논리곱 소자로부터 얻어진 펄스를 반전시키는 반전소자로 구성된 LCD용 구동회로가 제공된다.In order to achieve the above object, in the present invention, the first logical multiplication device to logically multiply the feedback input pulse and the current input pulse, and outputs by delaying the pulse output from the first logical multiplication device by a set time constant A second logical AND element, which logically multiplies a time constant determining unit, a pulse input from the time constant determining unit and a fixed voltage, and feeds back a result value to the first logical AND element, and a pulse obtained from the second logical AND element There is provided a driving circuit for an LCD comprising an inverting element for inverting.
이와 같이 구성된 LCD용 구동회로를 제공하므로써, 게이트 온 펄스의 늘어짐 현상을 제어하기 위하여 사용되는 OE 신호의 펄스 폭을 용이하게 조절할 수 있게 된다.By providing the driving circuit for the LCD configured as described above, it is possible to easily adjust the pulse width of the OE signal used to control the sagging of the gate-on pulse.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.
본 발명은 논리곱 소자(AND 게이트)를 사용하여 구성한 멀티바이브레이터를 이용하여 OE 신호의 펄스 폭을 조절할 수 있도록 하는데 주안점을 둔기술로서, 이를 도 2의 도면을 참조하여 구체적으로 살펴보면 다음과 같다. 여기서, 도 2는 본 발명에 의해 제안된 TFT LCD 패널의 구동회로를 개략적으로 도시한 회로도를 나타낸다.The present invention focuses on controlling the pulse width of an OE signal using a multivibrator constructed by using a logical AND device (AND gate), which will be described in detail with reference to the drawings of FIG. 2. 2 shows a circuit diagram schematically showing the driving circuit of the TFT LCD panel proposed by the present invention.
상기 회로도에서 알 수 있듯이, 본 발명에 의한 LCD용 구동회로는 크게, 궤환 입력되는 펄스와 현재 입력되는 펄스를 논리곱하는 제1 논리곱 소자(10)와, 상기 제1 논리곱 소자(10)로부터 출력되는 펄스를 설정 시정수(T=RTx CT여기서, RT는 가변 저항을 나타내고, 상기 CT는 축적 커패시턴스를 나타낸다)만큼 지연시켜 출력하는 시정수 결정부(12)와, 상기 시정수 결정부(12)로부터 입력되는 펄스와 고정 전압(VDD)을 논리곱하여 그 결과 값을 상기 제1 논리곱 소자(10)로 피드백하는 제2 논리곱 소자(14) 및, 상기 제2 논리곱 소자(14)로부터 얻어진 펄스를 반전시키는 반전소자(인버터)(16)로 구성된다.As can be seen from the circuit diagram, the LCD driving circuit according to the present invention is largely divided into a first logical AND element 10 and logically multiply the feedback input pulse and the current input pulse, and from the first logical AND element 10 A time constant determining unit 12 for delaying and outputting the output pulse by a set time constant (T = R T x C T where R T represents a variable resistor and C T represents an accumulation capacitance) and the time constant A second AND product 14 for logically multiplying the pulse input from the number determination unit 12 and the fixed voltage V DD and feeding the resultant value back to the first AND product 10, and the second logic It consists of an inversion element (inverter) 16 which inverts the pulse obtained from the product element 14.
상기 회로도에서 상기 시정수 결정부(12)와 제2 논리곱 소자(14) 사이에 형성된 Rs는 b점의 과전압에 대한 입력 보호용으로 사용되는 저항이며, 상기 시정수 결정부(12)에 형성된 D와 r은 트리거(trigger)의 펄스 폭이 길거나 짧은 경우 출력되는 신호의 왜곡된 부분을 회복시키는데 요구되어지는 회복 기간을 줄이기 위하여 사용되는 다이오드와 내부저항이다. 여기서, 상기 회로도에 반전소자(16)를 형성시킨 이유는 우리가 사용하고자 하는 OE 신호를 얻기 위함이다.In the circuit diagram, Rs formed between the time constant determiner 12 and the second AND product 14 is a resistor used for input protection against an overvoltage at point b, and D formed in the time constant determiner 12. And r are diodes and internal resistors used to reduce the recovery period required to recover the distorted portion of the output signal when the pulse width of the trigger is long or short. The reason why the inverting element 16 is formed in the circuit diagram is to obtain the OE signal that we want to use.
따라서, 상기 구동회로를 LCD 패널의 주변 회로부에 형성된 인터페이스 IC의 외부에 연결해주게 되면, 시상수 T를 가변하여 OE 신호의 펄스 폭을 조절할 수 있게 되는데, 이를 도 2에 제시된 회로도와 도 3에 제시된 파형도를 참조하여 보다 구체적 설명하면 다음과 같다.Therefore, when the driving circuit is connected to the outside of the interface IC formed in the peripheral circuit portion of the LCD panel, it is possible to adjust the pulse width of the OE signal by varying the time constant T, which is the circuit diagram shown in Figure 2 and the waveform shown in Figure 3 A more detailed description with reference to the drawings as follows.
먼저, 도 2에 제시된 회로도를 중심으로 살펴본다. 동작전압 VCC와 고정전압 VDD가 공급되어지면, 상기 회로도의 노드 b점과 노드 a점에서는 하이(high)에 해당하는 신호가 뜨게 된다. 이상태에서 입력신호(i)로 하이 신호가 들어오면, CT의 일측 전극은 5V가 되고 커패시턴스의 성질에 의해 다른측 전극은 약 10V로 상승했다가 다시 시상수 결정부(12)의 다이오드 D를 통해 다시 5V로 하강하게된다. 반면, 이상태에서 입력신호(i)로 로우(low) 신호가 들어오면, CT의 일측 전극은 0V가 되고 다른측 전극도 역시 0V로 되었다가 동작전압 VCC가 RT를 통해 공급되어져 다시 5V로 된다. 이때의 시간은 시상수인 RT에 의해 결정된다.First, it looks at the circuit diagram shown in FIG. When the operating voltage V CC and the fixed voltage V DD are supplied, a signal corresponding to high occurs at node b and node a in the circuit diagram. In this state, when the high signal is input to the input signal i, one electrode of C T becomes 5V and the other electrode rises to about 10V due to the property of capacitance, and then again through the diode D of the time constant determining unit 12. It will fall back to 5V. On the other hand, when a low signal is input to the input signal (i) in this state, one electrode of C T becomes 0V and the other electrode also becomes 0V, and the operating voltage V CC is supplied through R T and is again 5V. It becomes The time at this time is determined by the time constant R T.
이러한 원리에 입각하여 본 발명에서 제시된 멀티바이브레이터의 동작을 도 3A 내지 도 3D에 도시된 파형도를 참조하여 설명한다. 상기 도면에서 도 3A는 제1 논리곱 소자(10)의 일측 입력단자에 공급되는 입력신호(i)의 파형도를 나타내며, 도 3B는 b점의 출력 파형의 펄스 폭을 도시한 파형도를 나타내며, 도 3C는 a점의 출력 파형의 펄스 폭을 도시한 파형도를 나타내며, 도 3D는 노드 a점의 신호를 반전소자(16)를 거쳐 출력시킨 최종적인 출력신호(o)의 파형도를 나타낸 것이다.Based on this principle, the operation of the multivibrator presented in the present invention will be described with reference to the waveform diagrams shown in FIGS. 3A to 3D. 3A shows a waveform diagram of an input signal i supplied to an input terminal of one side of the first AND device 10, and FIG. 3B shows a waveform diagram showing pulse widths of an output waveform of point b. 3C is a waveform diagram showing the pulse width of the output waveform at point a, and FIG. 3D is a waveform diagram of the final output signal o outputting the signal at node a through the inverting element 16. will be.
본 멀티바이브레이터에서는 그 특성상 도 3B에 도시된 바와 같이 입력신호(i)가 들어오기 전에 미리 시정수 결정부(12)의 RT와 CT의 시정수값에 의하여 노드 a점에서 출력 펄스가 T1 만큼 앞서서 제1 논리곱 소자(10)의 일측 입력단자에 입력되어진다. 이상태에서 제1 논리곱 소자(10)의 다른 입력단자로 도 3A와 같은 입력 펄스(i)가 들어오게 되면 출력은 T1이 제거된 펄스로 나가는 것이 원칙이나, 본 멀티바이브레이터에서는 RT와 CT의 시정수값에 의하여 도 3B에서와 같이 T2에 해당되는 만큼의 펄스 폭이 늘어난 출력 펄스가 나가게 된다. 여기서, 상기 T1에 해당되는 펄스 폭과 T2에 해당되는 펄스 폭은 초기 세팅된 시정수 T에 의하여 그 값이 결정되어지므로 T1=T2가 성립되게 된다. 이때, 노드 a점에서의 출력 파형은 도 2에 도시된 회로도에서 알 수 있듯이 동작전압 VCC와 고정전압 VDD가 공급되어지면, 상기 회로도의 노드 b점과 노드 a점에서는 동일하게 하이에 해당하는 신호가 출력되어지므로, 노드 b점과 동일한 출력 펄스를 가지게 된다. 도 3C에는 상기 노드 a점에서의 출력 파형을 나타낸 파형도가 도시되어 있다. 이 노드 a점의 신호를 반전소자(16)를 이용하여 반전시켜 주면 도 3D에 도시된 바와 같은 형태의 최종적인 OE 신호를 얻을 수 있게 된다. 상기 도면을 참조하면, RT가변을 통하여 시정수를 변화시켜 주므로써, 펄스 폭 L1을 갖는 입력신호(i)를, 논리곱 소자로 구성된 멀티바이브레이터를 거쳐 최종적으로 출력시킬 때에는 펄스 폭 L2를 갖는 출력신호(o)로 변화시킬 수 있음을 알 수 있다. 즉, 멀티바이브레이터를 이용하여 OE 신호의 펄스 폭을 가변시킬 수 있게 되는 것이다.In this multivibrator, as shown in Fig. 3B, before the input signal i is input, the output pulse is equal to T1 at node a by the time constant values of R T and C T of the time constant determining unit 12 in advance. It is previously input to one input terminal of the first AND product 10. In this state, when the input pulse i as shown in FIG. 3A is input to the other input terminal of the first logical AND element 10, the output goes out as a pulse without T1, but in this multivibrator, R T and C T As shown in FIG. 3B, the output pulse whose pulse width is increased as much as T2 is outputted by the time constant of. Here, since the value of the pulse width corresponding to T1 and the pulse width corresponding to T2 are determined by the time constant T initially set, T1 = T2 is established. In this case, as shown in the circuit diagram shown in FIG. 2, the output waveform at the node a point corresponds to the same high at node b and node a in the circuit diagram when the operating voltage V CC and the fixed voltage V DD are supplied. Since the signal to be outputted, it has the same output pulse as the node b point. 3C is a waveform diagram showing an output waveform at the node a point. Inverting the signal at the node a point using the inverting element 16 results in a final OE signal as shown in FIG. 3D. Referring to the figure, the time constant is changed through the variable R T , so that when the input signal i having the pulse width L1 is finally output through the multivibrator composed of the logical AND elements, it has a pulse width L2. It can be seen that the output signal o can be changed. In other words, the pulse width of the OE signal can be varied using a multivibrator.
상술한 바와 같이 본 발명에 의하면, 게이트 온 펄스가 TFT 기판의 라인 딜레이에 의해 늘어지는 현상을 제어하기 위하여 사용되는 OE 신호의 펄스 폭을 조절할 수 있을 뿐 아니라 이로 인해 LCD 패널 구동시 보다 정확한 게이트 온 펄스를 얻을 수 있게 된다.As described above, according to the present invention, it is possible to adjust the pulse width of the OE signal used to control the phenomenon in which the gate-on pulse is caused by the line delay of the TFT substrate, and thus, more precise gate-on when driving the LCD panel. You can get a pulse.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960074204A KR19980054998A (en) | 1996-12-27 | 1996-12-27 | Driving circuit for liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960074204A KR19980054998A (en) | 1996-12-27 | 1996-12-27 | Driving circuit for liquid crystal display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980054998A true KR19980054998A (en) | 1998-09-25 |
Family
ID=66382478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960074204A KR19980054998A (en) | 1996-12-27 | 1996-12-27 | Driving circuit for liquid crystal display device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980054998A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100537886B1 (en) * | 1998-06-26 | 2006-03-14 | 삼성전자주식회사 | Thin-film transistor liquid crystal display with adjustable gate-on voltage waveform |
| KR100629833B1 (en) | 2004-05-18 | 2006-09-29 | 후지츠 히다찌 플라즈마 디스플레이 리미티드 | Capacitive load driving circuit for driving capacitive loads such as pixels in plasma display panel, and plasma display apparatus |
| KR101186079B1 (en) * | 2005-12-15 | 2012-09-25 | 엘지디스플레이 주식회사 | LCD and drive method thereof |
-
1996
- 1996-12-27 KR KR1019960074204A patent/KR19980054998A/en not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100537886B1 (en) * | 1998-06-26 | 2006-03-14 | 삼성전자주식회사 | Thin-film transistor liquid crystal display with adjustable gate-on voltage waveform |
| KR100629833B1 (en) | 2004-05-18 | 2006-09-29 | 후지츠 히다찌 플라즈마 디스플레이 리미티드 | Capacitive load driving circuit for driving capacitive loads such as pixels in plasma display panel, and plasma display apparatus |
| KR101186079B1 (en) * | 2005-12-15 | 2012-09-25 | 엘지디스플레이 주식회사 | LCD and drive method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8976101B2 (en) | Liquid crystal display device and method of driving the same | |
| US10706804B2 (en) | Shift register, image display including the same, and method of driving the same | |
| JP4109186B2 (en) | Driving circuit for liquid crystal display gate driver | |
| US10692437B2 (en) | GOA circuitry unit, GOA circuit and display panel | |
| KR20120065788A (en) | A shift register and a display apparatus | |
| JP2004103226A (en) | Shift register, and liquid crystal display equipped with the same | |
| KR20030015033A (en) | Power of sequence for apparatus and driving for method thereof | |
| EP1643481A1 (en) | Driving apparatus for organic electro-luminescence display device | |
| JP2006309226A (en) | Display panel, display device having the same and method of driving the same | |
| US8525820B2 (en) | Driving circuit, liquid crystal display device and method of driving the same | |
| KR100862945B1 (en) | A liquid crystal display device of chip on glass type | |
| JP3844668B2 (en) | Driving method and driving circuit for liquid crystal display device | |
| GB2547758A (en) | Gate drive integrated circuit and display device including the same | |
| KR101146382B1 (en) | Apparatus And Method For Controlling Gate Voltage Of Liquid Crystal Display | |
| US10209798B2 (en) | Touch display device | |
| KR20160083565A (en) | Display Device | |
| KR100852170B1 (en) | Circuit for driving liquid crystal display panel and method for driving thereof | |
| KR20150066981A (en) | Display device | |
| KR19980054998A (en) | Driving circuit for liquid crystal display device | |
| KR100537886B1 (en) | Thin-film transistor liquid crystal display with adjustable gate-on voltage waveform | |
| KR100627721B1 (en) | Oled driver circuit with selectable lcd controller interface and drive strength | |
| KR101128252B1 (en) | Liquid Crystal Display device | |
| KR102051389B1 (en) | Liquid crystal display device and driving circuit thereof | |
| US11074879B2 (en) | Drive circuit of display device, display device and display panel | |
| KR20180079596A (en) | Gate driver, display device and driving method using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |