KR19980052120A - Video clamp pulse width control circuit - Google Patents
Video clamp pulse width control circuit Download PDFInfo
- Publication number
- KR19980052120A KR19980052120A KR1019960071058A KR19960071058A KR19980052120A KR 19980052120 A KR19980052120 A KR 19980052120A KR 1019960071058 A KR1019960071058 A KR 1019960071058A KR 19960071058 A KR19960071058 A KR 19960071058A KR 19980052120 A KR19980052120 A KR 19980052120A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- clamp
- video
- pulse width
- preamplifier
- Prior art date
Links
Abstract
본 발명은 비디오 클램프 펄스(video clamp pulse) 폭 조절 회로(control circuit)를 제공한다.The present invention provides a video clamp pulse width control circuit.
비디오 클램프 펄스 폭 조절 회로는 모니터의 영상 신호 처리 시스템에 있어서; 마이컴 클램프 펄스를 발생하기 위한 클램프 발생부; 발생한 신호의 펄스 시정수 및 폭을 조절하기 위한 비디오 클램프 펄스 폭 조절 회로부; R/G/B의 영상 신호를 프리 앰프의 입력 부로 작용하게 하는 R/G/B 신호 입력부; H·V(Horizontality, Vertical)동기화된 신호를 프리 앰프의 입력 부로 작용하게 H·V 신호 입력부; 화면에 OSD 데이터 신호를 표시하기 위하여 OSD 데이터를 생성 및 저장, 출력시킬 수 있는 OSD 데이터 출력부; 상기들에서 입력된 데이터 신호들을 처리하기 위한 비디오 프리 앰프 부분; 상기 프리 앰프에서 처리된 신호를 증폭하기 위한 2차 증폭부; 2차 증폭부를 통해 출력된 신호를 안정화시키기 위한 바이어스(Bias) 회로부; 그리고, 안정화된 신호를 화면에 나타내기 위한 스크린 장치(CRT); 를 구비하는 것을 특징으로 한다.The video clamp pulse width adjusting circuit is a video signal processing system of a monitor; A clamp generator for generating a microcomputer clamp pulse; A video clamp pulse width adjusting circuit section for adjusting the pulse time constant and width of the generated signal; An R / G / B signal input unit for making the R / G / B video signal act as an input unit of the preamplifier; An H · V signal input unit for actuating a H · V (Horizontality, Vertical) synchronized signal as an input unit of the preamplifier; An OSD data output unit capable of generating, storing, and outputting OSD data to display an OSD data signal on a screen; A video preamplifier portion for processing the input data signals; A secondary amplifier for amplifying the signal processed by the preamplifier; A bias circuit unit for stabilizing a signal output through the secondary amplifier; And a screen device (CRT) for displaying the stabilized signal on the screen; Characterized in having a.
이에 따라, 클램프 회로부 다음에 클램프 신호의 폭을 비디오 클램프 펄스 폭 조절 회로를 사용하여 가변 함으로써, 화이트 밸런스(White balance)를 보상할 수 있게 하여 화면에 정확한 영상을 맺히게 할 수 있는 효과가 있다.Accordingly, by varying the width of the clamp signal after the clamp circuit unit by using the video clamp pulse width adjusting circuit, the white balance can be compensated and an accurate image can be formed on the screen.
Description
본 발명은 비디오 클램프 펄스 폭 컨트롤 회로에 관한 것으로, 특히 더 상세하게는 클램프 회로의 펄스 폭의 조절에 관한 것이다.The present invention relates to a video clamp pulse width control circuit, and more particularly to the regulation of the pulse width of a clamp circuit.
일반적으로 마이컴 클램프 신호 발생 회로로부터 얻어진 클램프 신호를 그대로 프리 앰프에 인가하여 사용하고 있다(도 1).Generally, the clamp signal obtained from the microcomputer clamp signal generation circuit is applied to a preamplifier as it is (FIG. 1).
종래의 비디오 클램프 펄스 발생 회로를 그대로 이용한 영상 신호 처리 시스템은 프리 앰프, 증폭 회로, 바이어스(Bias) 회로와 CRT회로로 구성되어 영상 신호 처리하였다.A video signal processing system using a conventional video clamp pulse generation circuit as it is composed of a preamplifier, an amplifier circuit, a bias circuit and a CRT circuit to process the video signal.
그와 같이 구성된 종래의 영상 신호 처리 시스템은 다음과 같이 동작되어진다.The conventional video signal processing system thus constructed is operated as follows.
마이컴 클램프 신호 발생 회로로 부터 클램프 신호가 프리 앰프(도 1에 2)에 인가되어지고 이 프리 앰프는 외부로부터 받은 또다른 입력들 즉, R/G/B신호(a) H/V 동기 신호(b) 그리고 OSD 데이터 신호(5)를 입력받아 프리 앰프에서 처리하여 2차 증폭 회로(3)로 인가하고 인가된 신호는 바이어스(Bias) 회로(6)를 통해 안정화되어 CRT화면(4)에서 영상이 처리되었다.The clamp signal is applied from the microcomputer clamp signal generation circuit to the preamplifier (2 in FIG. 1), and the preamplifier has another input from the outside, that is, the R / G / B signal (a) and the H / V sync signal ( b) And the OSD data signal (5) is input and processed in the preamplifier and applied to the secondary amplification circuit (3), the applied signal is stabilized through the bias circuit (6) and the image on the CRT screen (4) This was processed.
그러나, 그러한 종래의 영상 처리 시스템에서의 마이컴 클램프 신호 발생기(μ-Com Clamp Generator)의 구성과 작용(도 1)에 의하면, 페이스 이동시 시그널이 비정상적으로 이동하는 부위(t1-t2)가 생김에 따라 t1과 t2사이의 영역에서 클램프 신호의 동기 불일치(도 3a, 도 3b실선)로 화이트 밸런스가 맞지 않게 된다. 그러면 화면에 정확한 영상을 맺히게 할 수가 없다라는 어려움이 있다.However, according to the configuration and operation of the micro-com clamp generator (μ-Com Clamp Generator) in such a conventional image processing system (Fig. 1), as the position (t1-t2) where the signal is abnormally moved during the face shift occurs In the region between t1 and t2, the white signal is not balanced due to the synchronization mismatch of the clamp signal (solid line in FIGS. 3A and 3B). Then there is a difficulty that can not make the correct image on the screen.
따라서, 본 발명은 상기와 같은 문제점을 해소하기 위하여 발명된 것으로, 페이스 이동시 시그널이 비정상적으로 나타나는 펄스의 왜곡이(도 3a) 라이징 타임(t1-t2) 부위에서 생김에 따라 t1과 t2사이(도 3a)의 영역에서 클램프 신호의 동기 불일치로 화이트 밸런스가 맞지 않게 됨으로써 화면에 정확한 영상을 맺히게 할 수 없다라는 것을 클램프 회로부 다음에 클램프 신호의 폭을 t1에서 t2간격(도 3 a)의 차이 만큼 보상할 수 있는 폭을 비디오 클램프 펄스 폭 조절 회로를 사용하여 제공함으로써, 화이트 밸런스(White balance)를 보상할 수 있게 하는 비디오 클램프 펄스 폭 조절 회로를 제공하는 데에 그 목적이 있다.Therefore, the present invention was invented to solve the above problems, and between the t1 and the t2 (Fig. 3a) as the distortion of the pulse appearing abnormally during the phase shift occurs at the rising time (t1-t2) site (Fig. 3a) Compensation of the width of the clamp signal after the clamp circuit portion by the difference of t1 to t2 intervals (Fig. 3 a) indicates that the white balance is not matched due to the synchronization of the clamp signals in the region of 3a), thereby making it impossible to form an accurate image on the screen. It is an object of the present invention to provide a video clamp pulse width adjusting circuit which makes it possible to compensate for white balance by providing a possible width using a video clamp pulse width adjusting circuit.
도 1은 종래의 비디오 클램프 펄스 발생 회로, 프리 앰프, 증폭 회로 및 CRT회로를 통한 영상 신호 처리 시스템의 구성을 도시한 블럭도.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a block diagram showing the configuration of a video signal processing system through a conventional video clamp pulse generation circuit, a preamplifier, an amplifier circuit, and a CRT circuit.
도 2는 본 발명의 일 실시예에 따른 비디오 클램프 펄스 발생 회로 및 비디오 클램프 펄스 발생 조절 회로를 포함한 펄스 컨트롤 부분, 프리 앰프, 증폭 회로와, 바이어스(Bias) 회로, CRT회로를 통한 신호 처리를 위한 경로의 블럭도.2 is a diagram illustrating a pulse control part including a video clamp pulse generation circuit and a video clamp pulse generation control circuit, a preamplifier, an amplifier circuit, a bias circuit, and a CRT circuit, according to an embodiment of the present invention. Block diagram of the route.
도 3의 a는 R/G/B 신호(Signal) 회로의 펄스(Pulse) 발생도.3A is a pulse generation diagram of an R / G / B signal circuit.
도 3의 b의 실선은 클램프(Clamp) 회로의 펄스(Pulse) 발생도.The solid line of FIG. 3B is a pulse generation figure of a clamp circuit.
도 3의 b의 점선은 클램프(Clamp) 회로의 펄스(Pulse)가 비디오 클램프 펄스 폭 조절 회로를 통과한 후 발생하는 펄스 발생도.3B is a pulse generation diagram generated after a pulse of the clamp circuit passes through the video clamp pulse width adjusting circuit.
*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
1:마이컴 클램프 발생기(μ-Com Clamp Generator)1: μ-Com Clamp Generator
2:프리 앰프(Pre-Amp)2: Pre-Amp
3:2차 증폭4:CRT(Cathode-Ray Tube)3: 2nd amplification 4: CRT (Cathode-Ray Tube)
5:OSD회로부(On Screen Display circuit)5: OSD Circuit (On Screen Display circuit)
6:바이어스 컨트롤 회로(Bias Control circuit)6: bias control circuit
10:비디오 클램프 펄스폭 조절 회로(Video Clamp Pulse Width Control Circuit)10: Video Clamp Pulse Width Control Circuit
t1-t2:R/G/B 신호의 라이징 타임(Rising Time)t1-t2: Rising Time of R / G / B Signal
t3-t4:비디오 클램프 펄스폭 조절후 클램프 신호의 조절된 펄스폭t3-t4: Adjusted pulse width of clamp signal after video clamp pulse width adjustment
a:R/G/B 영상 신호a: R / G / B video signal
b:H·V(Horizontality, Vertical)동기화 된 신호b: HV (Horizontality, Vertical) Synchronized Signal
C1,C2:커패시터(capacitor)C 1 , C 2 : capacitor
R1:저항(resistance)R 1 : resistance
이러한 목적을 달성하기 위해 본 발명에 따른 모니터 영상 신호 처리 시스템의 비디오 클램프 펄스 폭 조절 회로는, 클램프 펄스를 발생하기 위한 마이컴 클램프 펄스 발생부; 마이컴 클램프 펄스 발생 장치로부터 발생한 클램프 신호의 펄스 시정수 및 폭을 조절하기 위한 비디오 클램프 펄스 폭 조절 회로부;와In order to achieve this object, the video clamp pulse width adjusting circuit of the monitor image signal processing system according to the present invention includes a micom clamp pulse generator for generating a clamp pulse; A video clamp pulse width adjusting circuit unit for adjusting the pulse time constant and width of the clamp signal generated from the microcomputer clamp pulse generator; and
R/G/B의 영상 신호를 입력으로 받아 프리 앰프의 입력부로 작용하게 하는 R/G/B 신호 입력부와 동기화된 H·V 신호를 입력으로 받아 프리 앰프의 입력부로 작용하게 H·V 신호 입력부를 지니며 그, R/G/B의 영상 신호, 동기화된 H·V 신호와 상기 OSD 데이터 출력부로 부터의 OSD 데이터 신호를 처리하기 위한 비디오 프리 앰프부;Input H / V signal to receive the H / V signal synchronized with the R / G / B signal input that receives the R / G / B video signal as an input and act as the input part of the preamp. A video preamplifier unit for processing an R / G / B video signal, a synchronized H · V signal, and an OSD data signal from the OSD data output unit;
모니터의 영상 신호 처리 시스템에 있어서 화면에 OSD 데이터 신호를 표시하기 위하여 OSD 데이터를 생성 내지는 저장, 출력시킬 수 있는 것을 특징으로 하는 OSD 데이터 출력 회로부; 상기 프리 앰프에서 처리된 신호를 증촉하기 위한 2차 증폭부; 2차 증폭부를 통해 출력된 신호를 안정화시키기 위한 바이어스(Bias) 회로부; 그리고, 안정화된 신호를 화면에 나타내기 위한 스크린 장치(CRT); 를 구비하는 것을 특징으로 한다.An OSD data output circuit unit for generating, storing, and outputting OSD data in order to display an OSD data signal on a screen; A secondary amplifier for increasing the signal processed by the preamplifier; A bias circuit unit for stabilizing a signal output through the secondary amplifier; And a screen device (CRT) for displaying the stabilized signal on the screen; Characterized in having a.
상기 마이컴 클램프 펄스 발생 장치로부터 발생한 클램프 신호의 시정수를 이용한 펄스 폭을 조절하기 위한 비디오 클램프 펄스 폭 조절 회로부에서 커패시터(C1), 저항(R1)은 시정수를 결정하는 데 사용되어 진다. 또한 마이컴 클램프 발생기의 출력 부분에 있는 커패시터 C2는 클램프 신호에 직류 성분을 제거하고 교류 성분만을 취하기 위해 필요한 것이다.In the video clamp pulse width adjusting circuit unit for adjusting the pulse width using the time constant of the clamp signal generated from the microcomputer clamp pulse generator, the capacitor C 1 and the resistor R 1 are used to determine the time constant. In addition, capacitor C 2 at the output of the microcomputer clamp generator is needed to remove the direct current component from the clamp signal and take only the alternating current component.
상기 조절된펄스를 콜렉터 측에서 입력으로 받아 스피드업(Speed Up) 전압을 프리 앰프에 가하 작용을 Vcc가 하게 된다.Vcc is applied to the preamp by receiving the adjusted pulse as an input from the collector side.
이하, 첨부된 도면을 참조하여 본 발명 바람직한 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2에 본 발명의 일실시예에 따른 비디오 클램프 펄스 폭 조절 회로(Video Clamp Pulse Width Control Circuit)의 블럭도가 도시된다.2 is a block diagram of a video clamp pulse width control circuit according to an embodiment of the present invention.
우선 비디오 클램프 펄스 조절 회로를 포함하는 영상처리 시스템은,First, an image processing system including a video clamp pulse adjusting circuit,
클램프 펄스를 발생하기 위한 마이컴 클램프 펄스 발생부(1)를 통해 상기 클램프 신호의 펄스 폭이 조절된다. 이 회로부는 마이컴 클램프 펄스 발생 장치로부터 발생한 클램프 신호를 커패시터, 저항의 구성원으로 부터 펄스의 시정수 타우(τ)를 조절 함으로써 펄스의 폭이 조절되어지는 작용을 하게 된다.The pulse width of the clamp signal is adjusted through the microcomputer clamp pulse generator 1 for generating a clamp pulse. The circuit part functions to control the width of the pulse by adjusting the time constant tau τ of the pulse from the clamp signal generated from the microcomputer clamp pulse generator from the capacitor and the member of the resistor.
마이컴 클램프 펄스 발생기의 출력 부분에 있는 커패시터는 클램프 신호에 직류 성분을 제거하고 교류 성분만을 취하기 위해 필요한 작용을 한다.The capacitor at the output of the microcomputer clamp pulse generator performs the necessary action to remove the direct current component and take only the alternating current component into the clamp signal.
상기 조절된 펄스를 베이스측에서 입력으로 받아 스피드업(Speed Up) 전압을 프리 앰프에 가하는 TR의 작용이 있게 된다.TR is applied to the pre-amp by receiving the regulated pulse as an input from the base side.
R/G/B의 영상 신호를 입력으로 받아 프리 앰프의 입력부로 작용하게 하는 R/G/B 신호 입력부(a), H·V동기화 된 신호를 입력으로 받아 프리 앰프(2)의 입력부(b)로 작용하게 한다.R / G / B signal input part (a) which receives the R / G / B video signal as an input and acts as an input part of the preamplifier, and an input part of the preamplifier (b) which receives an H / V synchronized signal as input. To act.
모니터의 영상 신호 처리 시스템에 있어서 화면에 OSD 데이터 신호를 표시하기 위하여 OSD 데이터를 생성 내지는 저장, 출력시킬 수 있는 것을 특징으로 하는 OSD 데이터 출력부(5).OSD data output unit (5), characterized in that in the video signal processing system of the monitor to generate, store, and output the OSD data to display the OSD data signal on the screen.
상기들에서 R/G/B의 영상 신호, H·V동기화 된 신호, OSD 데이터 신호를 처리하기 위한 비디오 프리 앰프 부분(2)의 작용이 있게 된다.In the above, there is a function of the video preamplifier portion 2 for processing the R / G / B video signal, the HV-synchronized signal, and the OSD data signal.
상기 프리 앰프에서 처리된 신호는 2차 증폭부(3)에 의해 증폭된다.The signal processed by the preamplifier is amplified by the secondary amplifier 3.
2차 증폭부를 통해 출력된 신호를 바이어스(Bias) 회로부(6)를 통해 안정화시키고, 그리고, 안정화된 신호를 화면에 나타내기 위한 스크린 장치(CRT)(4)를 통해 영상 신호가 디스플레이(Display) 되게 된다.An image signal is displayed through a screen device (CRT) 4 for stabilizing a signal output through the secondary amplifier through the bias circuit unit 6 and displaying the stabilized signal on the screen. Will be.
이와 같이 구성된 본 발명의 일실시예에 따른 비디오 클램프 펄스 폭 조절 회로의 상세 동작 작용을 도 2를 참조하여 설명하면 다음과 같다.The detailed operation of the video clamp pulse width adjusting circuit according to the exemplary embodiment of the present invention configured as described above will be described with reference to FIG. 2.
클램프 발생 장치로부터 클램프 신호가 발생된다.The clamp signal is generated from the clamp generator.
이 발생된 신호를 비디오 클램프 펄스 폭 조절 회로를 통과하게 되면, 펄스폭 조절 회로의 첫 번째 소자인 커패시터 C2(도 2)를 통해 직류 성분은 제거되고 교류 성분만이 남게 된 클램프 신호가 출력된다.When the generated signal is passed through the video clamp pulse width adjusting circuit, a clamp signal in which the DC component is removed and only the AC component remains is output through the capacitor C 2 (FIG. 2), which is the first element of the pulse width adjusting circuit. .
교류 성분만을 가진 이 클램프 신호를 커패시터와 저항 이 병렬로 연결된 R-C회로를 통과하면 R과 C의 값에 따라 시정수 타우(τ)가 다음가 같은 관계식에 의해 결정된다.When this clamp signal having only an alternating current passes through an R-C circuit in which a capacitor and a resistor are connected in parallel, the time constant tau (τ) is determined by the following equation according to the value of R and C.
τ-1/(R*c)τ-1 / (R * c)
이 시정수의 크고 작음에 따라 클램프 신호의 라이징 타임(Rising Time)(도 3의 a)이 결정되어 결과적으로는 클램프 신호의 펄스 폭을 조절하는 역할을 한다.As the time constant is large and small, the rising time of the clamp signal (a of FIG. 3) is determined, and as a result, the pulse width of the clamp signal is adjusted.
이 펄스 폭은 프리 앰프(2)에 입력되는 R/G/B 신호와 H·V동기 신호가 페이스(Phase) 이동됨에 따른 파형의 왜곡이 일어나는 부분의 양에 의해서 결정된다.This pulse width is determined by the amount of the waveform distortion caused by the phase shift of the R / G / B signal and the H-V sync signal input to the preamplifier 2.
상기의 파형 왜곡에 따라 펄스 폭이 조절된 클램프 신호와, R/G/B, H·V동기 신호 그리고, OSD 신호가 프리 앰프에 인가되면 프리 앰프(Pre-Amp)(2)를 통해 처리된다.When the clamp signal, the R / G / B, HV synchronization signal, and the OSD signal are applied to the preamplifier according to the waveform distortion described above, the preamplifier 2 is processed. .
처리된 신호는 2차 증폭 회로(3)를 통해 증폭되어진다.The processed signal is amplified by the secondary amplifier circuit 3.
증폭된 신호는 바이어스(Bias) 회로(6)를 통해 신호 안정화가 되고, CRT를 통하여 스크린 상에 원하는 영상이 나타나게 된다.The amplified signal is stabilized by the bias circuit 6, and the desired image is displayed on the screen through the CRT.
이상에서 설명한 본 발명의 실시예에 따른 비디오 클램프 펄스 폭 조절 회로가 있는 영상 신호 처리 시스템의 구성과 작용에 의하면,According to the configuration and operation of the video signal processing system having the video clamp pulse width adjusting circuit according to the embodiment of the present invention described above,
클램프 신호의 펄스 폭을 페이스 이동시 시그널이 비정상적으로 파형의 왜곡이 일어나는 부위(t1-t2, 도 3a)만큼 클램프 회로부 다음에 클램프 신호의 폭을 t1에서 t2간격의 차이 만큼 보상할 수 있는 비디오 클램프 펄스 폭 조절 회로를 사용하여 펄스 폭을 늘여 줌으로써,. 화이트 밸런스(White balance)를 보상할 수 있게 하여 화면에 원하는 정확한 영상을 맺히게 할 수 가 있다라는 효과가 있다.The video clamp pulse that can compensate the width of the clamp signal after the clamp circuit portion by the difference between the intervals t1 and t2 by the portion where the signal is abnormally distorted when the phase shifts the pulse width of the clamp signal (t1-t2, FIG. 3a). By increasing the pulse width using the width adjustment circuit, The white balance can be compensated for to produce the exact image you want on the screen.
이상에서 첨부된 도면을 참조하여 본 발명을 일실시예에 의해 구체적으로 설명하였지만, 본 발명은 이에 의해 제한된 것은 아니고, 당업자의 통상적인 지식의 범위 내에서 그 변형이나 개량이 가능하다.Although the present invention has been described in detail with reference to the accompanying drawings, the present invention is not limited thereto, and modifications and improvements are possible within the scope of ordinary knowledge of those skilled in the art.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960071058A KR19980052120A (en) | 1996-12-24 | 1996-12-24 | Video clamp pulse width control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960071058A KR19980052120A (en) | 1996-12-24 | 1996-12-24 | Video clamp pulse width control circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980052120A true KR19980052120A (en) | 1998-09-25 |
Family
ID=66428790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960071058A KR19980052120A (en) | 1996-12-24 | 1996-12-24 | Video clamp pulse width control circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980052120A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100348282B1 (en) * | 2000-10-31 | 2002-08-09 | 엘지전자주식회사 | Apparatus for compensating white balance of display device |
-
1996
- 1996-12-24 KR KR1019960071058A patent/KR19980052120A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100348282B1 (en) * | 2000-10-31 | 2002-08-09 | 엘지전자주식회사 | Apparatus for compensating white balance of display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940011066B1 (en) | Image signal average picture lever detecting apparatus | |
| FI76231C (en) | A video signal processing device | |
| KR950008683B1 (en) | Brightness and automatic kinescope bias control in a video signal processor | |
| KR19980052120A (en) | Video clamp pulse width control circuit | |
| KR100391580B1 (en) | Apparatus for generating vertical synchronous signal of complex signal | |
| JPH06245101A (en) | Picture signal processing circuit device | |
| JPH0221191B2 (en) | ||
| US4659968A (en) | Vertical deflection circuit | |
| US5825222A (en) | Horizontal synchronous circuits | |
| JP2830542B2 (en) | Video signal processing device | |
| JPH11252577A (en) | Convergence correcting device | |
| KR100464163B1 (en) | Monitor vertical screen compensation circuit | |
| JPH0575895A (en) | Automatic gain adjustment circuit for video signal | |
| JPH0792928A (en) | Screen width correcting circuit | |
| KR100226842B1 (en) | Video signals processing device and method thereof | |
| JPH05161029A (en) | Horizontal phase adjustment circuit | |
| KR0124385B1 (en) | Apparatus of compensating position on screen display | |
| KR920008996Y1 (en) | Circuit for controlling contrast | |
| JPS596109B2 (en) | How to adjust a television receiver | |
| KR970007768A (en) | Screen brightness control device of multi-sync display device | |
| JPH0258980A (en) | Brightness modulation circuit for image display device | |
| JPH05199425A (en) | High voltage stabilizing circuit for image reception tube | |
| JPH07253761A (en) | Screen distortion correcting circuit | |
| KR19980030868U (en) | Clamp Circuit of Monitor | |
| JPH04271576A (en) | Horizontal synchronizing circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |