KR19980050786A - Semiconductor memory device with input pin control circuit - Google Patents
Semiconductor memory device with input pin control circuit Download PDFInfo
- Publication number
- KR19980050786A KR19980050786A KR1019960069631A KR19960069631A KR19980050786A KR 19980050786 A KR19980050786 A KR 19980050786A KR 1019960069631 A KR1019960069631 A KR 1019960069631A KR 19960069631 A KR19960069631 A KR 19960069631A KR 19980050786 A KR19980050786 A KR 19980050786A
- Authority
- KR
- South Korea
- Prior art keywords
- input pin
- level
- input
- pmos transistor
- memory device
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
Abstract
본 발명은 반도체 메모리 장치에 관한 것으로, 본 발명의 요지는 입력핀의 비접속시 상기 입력핀 레벨을 논리 하이로 고정시켜 동작시키는 반도체 메모리 장치에 있어서, 전원이 인가되면 그 신호를 감지하여 논리 하이 레벨의 펄스 신호를 만드는 전원 리셋회로와, 제1인버터를 통한 상기 펄스 신호가 게이트로 입력되며 드레인이 상기 입력핀과 접속되는 제1피모오스 트랜지스터와 소오스가 외부전원전압단자에 접속되며 드레인이 상기 제1피모오스 트랜지스터의 소오스와 접속되어 다이오드 접속을 이루는 제2피모오스 트랜지스터와 상기 제2피모오스 트랜지스터의 소오스와 소오스가 접속되며 드레인이 상기 입력핀에 접속되는 제3피모오스 트랜지스터와 상기 입력핀과 입력단이 접속되며 상기 제3피모오스 트랜지스터의 게이트와 출력단이 접속되는 제2인버터로 구성되어 상기 펄스 신호가 인에이블되는 동안 상기 입력핀의 레벨을 논리 하이로 셋팅하기 위한 입력핀 제어회로를 가지는 것이다.The present invention relates to a semiconductor memory device, and an aspect of the present invention is to provide a semiconductor memory device which operates by fixing the input pin level to a logic high level when an input pin is disconnected. A power reset circuit for generating a pulse signal of a level; a first PMOS transistor and a source whose first pulse input through the first inverter are input to the gate and whose drain is connected to the input pin; A third PMOS transistor and the input pin connected to a source of the first PMOS transistor to form a diode connection, a source and a source of the second PMOS transistor, and a drain thereof to the input pin; And an input terminal are connected, and a gate and an output terminal of the third PMOS transistor are connected. Is configured as a second inverter and has an input pin control circuit for setting the level of the input pin to logic high while the pulse signal is enabled.
Description
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 전원 리셋회로 및 입력핀 제어회로를 가지는 반도체 메모리 장치에 관한 것이다.The present invention relates to a semiconductor memory device, and more particularly to a semiconductor memory device having a power supply reset circuit and an input pin control circuit.
일반적으로, 입력핀의 레벨 상태에 따라 동작 모드(Mode)가 달라지는 제품의 경우에 있어 그 모드를 결정하는 입력핀은 반드시 논리 하이(High) 또는 논리 로우(Low) 상태로 고정이 되어야 하며 이것이 비접속(No Contact: 이하 NC라 칭함)이 되어 플로팅(Floating)이 되면 입력핀 레벨이 일정치 않아 주위 환경에 따라 오동작을 일으킬 수가 있다. 이러한 입력핀을 논리 하이 또는 논리 로우로 고정해서 사용하는 사용자들이 있는 반면 그 입력핀을 NC 처리시키고 그 입력핀이 마치 논리 하이 처럼 또는 논리 로우처럼 동작하도록 원하는 사용자들이 있다. 이러한 핀 옵션(Pin Option)을 구현하기 위해, 입력핀이 비접속일 때 논리 하이로 고정하는 NC 논리 하이 옵션의 경우는 도 1a와 같은 회로를 사용하였다. 도 1a 및 도 1b 각각은 종래 기술의 일실시예에 따른 비접속 하이 옵션 회로 및 비접속 로우 옵션 회로의 상세회로도들이다. 도 1a를 참조하면, 입력핀 신호 INO를 입력으로 하여 출력신호 OUT0를 출력하는 회로에서 입력단에 논리 하이 고정부 10을 접속하므로써 예를들면 소오스가 외부전원전압단자에 접속되고 드레인이 상기 입력핀에 접속되며 게이트가 접지전압단자에 접속된 피모오스 트랜지스터 MP1을 접속한다. 따라서 입력핀 신호 IN0이 NC일 때 입력핀 신호 INO에 연결된 피모오스 트랜지스터 MP1이 항상 턴온(Turn On)되어 있으므로 입력핀 신호 IN0의 전압레벨은 외부전원전압 VDD 레벨로 고정된다. 여기서 IN0을 NC 옵션을 사용하지 않고 논리 로우로 고정하여 사용할 경우 피모오스 트랜지스터 MP1이 턴온됨으로 인하여 후술될 도 5a에서 보는 바와 같이 입력핀 누설 전류가 흐르게 되고 또한 논리 하이로 고정하여 사용할 경우에도 외부전원전압 VDD의 레벨보다 입력핀 INO의 입력레벨이 더 낮을 경우 입력핀에 전류가 계속 흐르게 되는 문제점이 있다. 도 5a의 종래기술 곡선인 A에서 나타나는 바와 같이 외부전원전압 VDD가 3.3V이고 IN0이 2.5V일 때 전류가 흐르는 것을 보면 알 수 있다. 전술한 경우와 반대로 입력핀이 NC일 때 논리 로우로 고정하는 NC 논리 로우 옵션의 경우는 도 1b와 같은 회로를 사용하였다. 도 1b를 참조하면, 입력핀 신호 IN1이 NC일 때 IN1에 연결된 엔모오스 트랜지스터 MN1이 항상 턴온되어 있으므로 IN1의 레벨은 그라운드 GND로 고정된다. 여기서 IN1을 NC 옵션을 사용하지 않고 논리 하이로 고정하여 사용할 경우 엔모오스 트랜지스터 MN1이 턴온이므로 후술될 도 5b에서의 종래기술 곡선 A'에서 보는 바와 같은 입력핀 누설전류가 흐르게 되고 또한 논리 로우로 고정하여 사용할 경우에도 그라운드 GND 레벨보다 IN1의 입력레벨이 더 높을 경우 입력핀에 누설전류가 계속 흐르게 되는 문제점이 있다. 여기서 도 5b의 종래기술 곡선 A'에서 IN1이 0.2V일 때 전류가 흐르는 것을 보면 알 수 있다.In general, in case of the product whose operation mode is changed according to the level of the input pin, the input pin which determines the mode must be fixed to logic high or logic low state. If floating (No Contact: hereinafter referred to as NC) and floating, the input pin level is not constant, which may cause malfunction depending on the surrounding environment. Some users use these input pins fixed at logic high or logic low, while others want to NC process the input pin and make the input pin act like logic high or logic low. In order to implement such a pin option, the NC logic high option of fixing the logic high when the input pin is disconnected uses the circuit shown in FIG. 1A. 1A and 1B are detailed circuit diagrams of a disconnected high option circuit and a disconnected low option circuit according to an embodiment of the prior art. Referring to FIG. 1A, in the circuit for outputting the output signal OUT0 with the input pin signal INO as input, the logic high fixing part 10 is connected to the input terminal, for example, the source is connected to the external power supply voltage terminal and the drain is connected to the input pin. The PMOS transistor MP1 connected to the ground voltage terminal is connected. Therefore, since the PMOS transistor MP1 connected to the input pin signal INO is always turned on when the input pin signal IN0 is NC, the voltage level of the input pin signal IN0 is fixed to the external power supply voltage VDD level. In this case, when IN0 is fixed to logic low without using the NC option, the input pin leakage current flows as shown in FIG. 5A, which will be described later, because the PMOS transistor MP1 is turned on. If the input level of the input pin INO is lower than the level of the voltage VDD, the current continues to flow through the input pin. As shown in the prior art curve A of FIG. 5A, it can be seen that the current flows when the external power supply voltage VDD is 3.3V and IN0 is 2.5V. In contrast to the above case, in the case of the NC logic low option of fixing the logic low when the input pin is NC, the circuit shown in FIG. 1B is used. Referring to FIG. 1B, when the input pin signal IN1 is NC, the EnMOS transistor MN1 connected to IN1 is always turned on, so the level of IN1 is fixed to ground GND. In this case, when IN1 is fixed to logic high without using the NC option, since the EnMOS transistor MN1 is turned on, the input pin leakage current as shown in the curve A 'of the related art in FIG. 5B to be described later flows and is also fixed to logic low. Even when used, the leakage current flows continuously to the input pin when the input level of IN1 is higher than the ground GND level. Here, it can be seen that the current flows when IN1 is 0.2V in the prior art curve A 'of FIG. 5B.
본 발명의 목적은 입력핀 비접속 옵션을 구현할 때 전원 리셋회로를 사용하여 입력레벨을 논리 하이 또는 논리 로우로 고정시켜주고 이 고정된 레벨을 래치하여 유지하고 입력레벨이 비접속이 아니고 논리 하이 또는 논리 로우로 사용할 경우 직류 전류가 흐르는 것을 방지하여 입력핀 누설 전류가 흐르는 것을 방지할 수 있는 반도체 메모리 장치를 제공함에 있다.An object of the present invention is to use a power reset circuit to lock the input level to logic high or logic low when the input pin disconnected option is implemented, and to latch and hold this fixed level and the input level is not disconnected and be logic high or When used as a logic low to provide a semiconductor memory device that can prevent the DC current flows to prevent the input pin leakage current flows.
도 1a 및 도 1b 각각은 종래 기술의 일실시예에 따른 비접속 하이 옵션 회로 및 비접속 로우 옵션 회로의 상세회로도들.1A and 1B are detailed circuit diagrams of a disconnected high option circuit and a disconnected low option circuit according to an embodiment of the prior art.
도 2a 및 도 2b 각각은 본 발명의 일실시예에 따른 비접속 하이 옵션 회로 및 비접속 로우 옵션 회로의 상세회로도.2A and 2B are detailed circuit diagrams of a disconnected high option circuit and a disconnected low option circuit according to an embodiment of the present invention.
도 3은 도 2a 및 도 2b의 전원 리셋회로의 상세회로도.3 is a detailed circuit diagram of the power reset circuit of FIGS. 2A and 2B;
도 4a 및 도 4b 각각은 종래 기술 및 본 발명의 시간에 따른 전압 비교도.4A and 4B are each a comparison of voltage over time of the prior art and the present invention.
도 5a 및 도 5b 각각은 종래 기술 및 본 발명의 전압에 따른 전류 비교도.5a and 5b are each a comparison diagram of current according to the voltage of the prior art and the present invention.
상기한 본 발명의 기술적 사상에 따르면, 입력핀의 비접속시 상기 입력핀 레벨을 논리 하이로 고정시켜 동작시키는 반도체 메모리 장치에 있어서, 전원이 인가되면 그 신호를 감지하여 논리 하이 레벨의 펄스 신호를 만드는 전원 리셋회로와, 제1인버터를 통한 상기 펄스 신호가 게이트로 입력되며 드레인이 상기 입력핀과 접속되는 제1피모오스 트랜지스터와 소오스가 외부전원전압단자에 접속되며 드레인이 상기 제1피모오스 트랜지스터의 소오스와 접속되어 다이오드 접속을 이루는 제2피모오스 트랜지스터와 상기 제2피모오스 트랜지스터의 소오스와 소오스가 접속되며 드레인이 상기 입력핀에 접속되는 제3피모오스 트랜지스터와 상기 입력핀과 입력단이 접속되며 상기 제3피모오스 트랜지스터의 게이트와 출력단이 접속되는 제2인버터로 구성되어 상기 펄스 신호가 인에이블되는 동안 상기 입력핀의 레벨을 논리 하이로 셋팅하기 위한 입력핀 제어회로를 가짐을 특징으로 한다.According to the technical idea of the present invention, when the input pin is disconnected, the semiconductor memory device operates by fixing the input pin level to logic high. When power is applied, the signal is sensed to detect a logic high level pulse signal. A first PMOS transistor and a source connected to an external power supply voltage terminal having a source reset circuit and a pulse signal through a first inverter being input to a gate, a drain of which is connected to the input pin, and a drain of the first PMOS transistor A second PMOS transistor connected to a source of a diode and a source connected to the second PMOS transistor, and a source and a source of the second PMOS transistor are connected, and a drain connected to the input pin; And a second inverter connected to a gate and an output terminal of the third PMOS transistor. And a control circuit having an input pin for setting the level of the input pin to a logic high, while the features which enable the pulse signal.
또한, 비접속시 상기 입력핀 레벨을 논리 로우로 고정시켜 동작시키는 반도체 메모리 장치에 있어서도, 전원 리셋 상기 펄스신호가 인에이블 되는 동안 상기 입력핀의 레벨을 논리 로우로 셋팅하기 위한 입력핀 제어회로를 가짐을 특징으로 한다.Also in a semiconductor memory device which operates by fixing the input pin level to a logic low when not connected, an input pin control circuit for setting the level of the input pin to a logic low while the power reset pulse signal is enabled is also provided. It is characterized by having.
이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한한 동일한 부호를 가지도록 하고 있음에 유의해야 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. First, in adding reference numerals to the components of each drawing, it should be noted that the same reference numerals have the same reference numerals as much as possible even if displayed on different drawings.
도 2a 및 도 2b 각각은 본 발명의 일실시예에 따른 비접속 하이 옵션 회로 및 비접속 로우 옵션 회로의 상세회로도이다. 도 2a 및 도 2b를 참조하면, 도 2a는 입력핀 IN0이 NC일 때 그 입력핀 IN0이 논리 하이로 고정되는 NC 논리 하이 옵션을 구현하는 회로를 보여준다. 도 2a를 참조하면, 전원 리셋회로 100과, 상기 전원 리셋회로 100의 출력신호 PWRESET를 입력으로 하는 제1인버터 T9와, 입력핀 신호 IN0를 입력으로 하여 반전하는 제2인버터 T1과, 상기 제1인버터 T9의 출력단과 게이트단이 접속되며 입력핀 노드에 드레인이 접속된 제1피모오스 트랜지스터 MP2와, 상기 제1피모오스 트랜지스터 MP2의 소오스와 드레인이 접속되며 소오스가 외부전원전압 VDD 단자에 접속되고 게이트가 드레인에 다이오드 접속되는 제2피모오스 트랜지스터 MP3와, 상기 제1피모오스 트랜지스터 MP2의 소오스 및 제2피모오스 트랜지스터의 드레인에 소오스가 접속되며 드레인이 상기 입력핀 IN0에 접속되며 게이트가 상기 제2인버터 T1의 출력단에 접속된 제3피모오스 트랜지스터 MP4와, 상기 제2인버터 T1의 출력단에 입력단이 접속되어 출력신호 OUT0를 출력하는 제3인버터 T10으로 구성되어 있다. 여기서 제1,제2,제3 피모오스 트랜지스터들 MP2,MP3,MP4 및 제2인버터 T1는 입력핀 제어회로 10-1을 구성한다. IN0 입력이 NC일 때 전원이 온되면 그 신호를 감지하여 후술될 도 4a에서 보는 바와 같이 전원 리셋신호 PWRESET 논리 하이 펄스를 만들고 그 신호는 피모오스 트랜지스터 MP2를 턴온시키게 되고 알 수 없는 레벨로 있던 IN0은 이 펄스구간동안 도 4a에서 보듯이 논리 하이로 고정되고 펄스구간 이후에는 논리 하이로 고정된 IN0 신호가 제1 및 제3 피모오스 트랜지스터 MP2 및 MP4을 각각 턴오프(turn off)시켜 입력핀 전류가 흐르지 않는다. IN0 레벨을 0V부터 증가시킬 경우, IN0 레벨이 증가하여 제1인버터(Inverter) T1의 문턱전압에 이르기 까지 제3피모오스 트랜지스터 MP4가 턴오프되므로 전류가 흐르지 않는다. IN0이 제1인버터 T1의 문턱전압 이상이 되면 제3피모오스 트랜지스터 MP4를 턴온시켜 전류가 흐르게 되고 IN0이 계속 증가하면 전류는 점점 줄어든다. 입력핀 IN0을 논리 하이 또는 논리 로우로 고정시켜 사용하는 경우 이 전류가 흐르는 구간은 실제 사용 영역이 아니므로 입력핀에 흐르는 전류와는 무관한 영역이다. 한편 IN0신호를 논리 하이로 고정시켜 사용할 경우 IN0 레벨이 VDD보다 낮을 경우 도 5a에서 보듯이 종래에는 전류가 흐르지만 본 발명에서는 2a의 피모오스 트랜지스터 MP4가 턴온되어 있어도 피모오스 트랜지스터 MP3이 VDD레벨을 문턱전압만큼 강하시키므로 IN0의 레벨이 VDD보다 얼마간 낮아져도 핀 전류는 흐르지 않는다. 도 2b는 입력핀 IN1이 NC일 때 그 핀이 논리 로우로 고정이 되는 NC 논리 로우 옵션을 구현하는 회로도이다. 전원 리셋회로 100과, 상기 전원 리셋회로 100으로부터의 출력신호 PWRESET이 게이트단자로 입력되며 소오스가 접지전압단자에 접속되고 드레인이 입력핀 IN1에 접속되어 있는 제1엔모오스 트랜지스터 MN2와, 소오스가 접지전압단자와 접속되며 게이트와 드레인이 다이오드 접속된 제2엔모오스 트랜지스터 MN4와, 상기 입력핀 IN1에 입력단이 접속되는 인버터 T2와, 소오스가 상기 제2엔모오스 트랜지스터 MN4의 드레인에 접속되며 드레인이 상기 입력핀 IN1에 접속되고 게이트가 상기 인버터 T2의 출력단에 접속되는 제3엔모오스 트랜지스터 MN3와, 상기 인버터 T2의 출력단에 입력단이 접속되어 출력신호 OUT1을 출력하는 인버터 T11으로 구성되어 있다. 여기서 제1,제2,제3 엔모오스 트랜지스터 MP2,MP4,MP3와 인버터 T2는 입력핀 제어회로 20-1을 구성한다. 한편 동작을 살펴보면, IN1 입력이 NC일 때 전원이 온(ON)되면 그 신호를 감지하여 후술될 도 4b에서 보는 바와 같이 PWRESET 논리 하이 펄스신호를 만들고 그 신호는 제1엔모오스 트랜지스터 MN2를 턴온시키게 되고 알 수 없는 레벨로 있던 IN1은 이 펄스 구간동안 도 4b에서 보듯이 논리 로우로 고정되고 펄스 구간후에는 논리 로우로 고정된 IN1 신호가 인버터 T2를 거쳐 제3엔모오스 트랜지스터 MN3를 턴온시켜 IN1 레벨을 계속 논리 로우로 래치시켜 유지한다. 또한 IN1 신호를 논리 하이로 고정시켜 사용할 경우 후술될 도 5b의 종래기술 곡선 A'에서와 같이 계속 전류가 흐르지만 여기서는 제1엔모오스 트랜지스터 MN2와 제3엔모오스 트랜지스터 MN3가 턴오프되므로 입력핀 INO에 전류가 흐르지 않고 IN1 레벨이 감소하여 인버터 T2의 문턱전압에 이르기까지 제3엔모오스 트랜지스터 MN3가 턴오프되므로 전류가 흐르지 않는다. IN1이 인버터 T2의 문턱전압이하가 되면 제3엔모오스 트랜지스터 MN3를 턴온시켜 전류가 조금 흐르게 되고 IN1이 계속 감소하여 다이오드(Diode) 턴온 전압 이하로 되면 전류는 흐르지 않게 된다. 입력핀을 논리 하이 또는 논리 로우로 고정시켜 사용하는 경우 이 전류가 흐르는 구간은 실제 사용영역이 아니므로 입력핀에 흐르는 전류와는 무관한 영역이다. 한편 IN1 신호를 논리 로우로 고정시켜 사용할 경우 IN1 레벨이 그라운드(Ground)보다 높을 경우 후술될 도 5b의 종래기술 곡선 A'에서 보이는 바와 같은 전류가 흐르지만 여기서는 제3엔모오스 트랜지스터 MN3가 턴온되어 있어도 제2엔모오스 트랜지스터 MN4의 문턱전압 이상이 되어야 전류가 흐르게 되므로 IN1의 레벨이 그라운드보다 얼마간 높아져도 입력핀에 전류는 흐르지 않는다.2A and 2B are detailed circuit diagrams of a disconnected high option circuit and a disconnected low option circuit according to an embodiment of the present invention. 2A and 2B, FIG. 2A shows a circuit for implementing an NC logic high option in which the input pin IN0 is fixed to logic high when the input pin IN0 is NC. Referring to FIG. 2A, a power reset circuit 100, a first inverter T9 for inputting the output signal PWRESET of the power reset circuit 100, a second inverter T1 for inverting the input pin signal IN0, and the first inverter A first PMOS transistor MP2 connected to an output terminal and a gate terminal of the inverter T9 and a drain connected to an input pin node, a source and a drain of the first PMOS transistor MP2 are connected, and a source is connected to an external power supply voltage VDD terminal. A second PMOS transistor MP3 having a gate diode-connected to the drain, a source connected to a source of the first PMOS transistor MP2 and a drain of the second PMOS transistor, a drain connected to the input pin IN0, and a gate connected to the input pin IN0; A third PMOS transistor MP4 connected to the output terminal of the second inverter T1 and an input terminal are connected to the output terminal of the second inverter T1 to output the output signal OUT0. It is composed of a third inverter T10. Here, the first, second and third PMOS transistors MP2, MP3, MP4 and the second inverter T1 constitute an input pin control circuit 10-1. When the power is turned on when the IN0 input is NC, the signal is sensed to generate a power reset signal PWRESET logic high pulse as shown in FIG. 4A to be described later, and the signal turns on PMOS transistor MP2 and the IN0 was at an unknown level. During this pulse period, as shown in Fig. 4A, the IN0 signal, which is fixed to logic high and after the pulse period, is fixed to logic high, turns off the first and third PMOS transistors MP2 and MP4, respectively, so that the input pin current Does not flow. When the IN0 level is increased from 0V, the current does not flow because the third PMOS transistor MP4 is turned off until the IN0 level increases to reach the threshold voltage of the first inverter T1. When IN0 exceeds the threshold voltage of the first inverter T1, current flows by turning on the third PMOS transistor MP4. When IN0 continues to increase, the current decreases gradually. If the input pin IN0 is fixed to logic high or logic low, this current flow is not a real use area, so it is not related to the current flowing on the input pin. On the other hand, when the IN0 signal is fixed to logic high and the IN0 level is lower than VDD, as shown in FIG. 5A, current flows conventionally, but in the present invention, even if the PMOS transistor MP4 of 2a is turned on, the PMOS transistor MP3 maintains the VDD level. Since the voltage drops by the threshold voltage, the pin current does not flow even if the level of IN0 is lower than VDD. 2B is a circuit diagram for implementing an NC logic low option where the pin is locked to logic low when the input pin IN1 is NC. A first NMOS transistor MN2 having a power reset circuit 100 and an output signal PWRESET from the power reset circuit 100 input to a gate terminal, a source connected to a ground voltage terminal, and a drain connected to an input pin IN1, and a source grounded. A second NMOS transistor MN4 connected to a voltage terminal and diode-connected with a gate and a drain; an inverter T2 connected with an input terminal connected to the input pin IN1; a source connected to a drain of the second NMOS transistor MN4; And a third NMOS transistor MN3 connected to an input pin IN1 and connected to an output terminal of the inverter T2, and an inverter T11 connected to an output terminal of the inverter T2 and outputting an output signal OUT1. Here, the first, second and third NMOS transistors MP2, MP4, MP3 and the inverter T2 constitute an input pin control circuit 20-1. On the other hand, when the power is turned on when the IN1 input is NC, the signal is sensed to generate a PWRESET logic high pulse signal as shown in FIG. 4B, which will turn on the first NMOS transistor MN2. IN1, which was at an unknown level, is fixed to logic low during this pulse period, and after the pulse period, the IN1 signal, which is fixed to logic low, turns on the third NMOS transistor MN3 via the inverter T2 to turn on the IN1 level. Keep latching on to logic low. In addition, when the IN1 signal is fixed at a logic high, the current continues to flow as shown in the curve A 'of FIG. 5B, which will be described later. However, since the first enMOS transistor MN2 and the third enMOS transistor MN3 are turned off, the input pin INO No current flows in the current, and the IN1 level decreases until the third NMOS transistor MN3 turns off until the threshold voltage of the inverter T2 does not flow. When IN1 is below the threshold voltage of the inverter T2, the third NMOS transistor MN3 is turned on so that a little current flows, and when IN1 continues to decrease and falls below the diode turn-on voltage, the current does not flow. When the input pin is fixed to logic high or logic low, this current flows is not a real use area, so it is not related to the current flowing through the input pin. On the other hand, when the IN1 signal is fixed to a logic low, when the IN1 level is higher than the ground, a current flows as shown in the prior art curve A 'of FIG. 5B, which will be described later. However, even if the third NMOS transistor MN3 is turned on. Since the current flows only when the second NMOS transistor MN4 is equal to or higher than the threshold voltage, current does not flow to the input pin even when the level of IN1 is slightly higher than the ground.
도 3은 도 2a 및 도 2b의 전원 리셋회로의 상세회로도이다. 도 3을 참조하면, 외부전원전압 VDD 단자에 소오스가 접속되며 게이트와 드레인이 다이오드 접속된 피모오스 트랜지스터 MP5와, 소오스가 접지전압 VSS 단자에 접속되며 드레인이 상기 피모오스 트랜지스터 MP5의 드레인과 접속되고 게이트가 외부전원전압 VDD 단자에 접속되는 엔모오스 트랜지스터 MN6과, 상기 피모오스 트랜지스터 MP5 및 엔모오스 트랜지스터 MN6의 드레인에 입력단이 공통접속되며 반전된 신호를 출력하는 인버터 T12 및 인버터 T13과, 일입력단이 인버터 T14 및 지연회로 17을 통하여 접속되며 타입력단이 상기 인버터 T13에 접속되어 반전논리곱한 신호를 출력하는 낸드게이트(NAND Gate) 15와, 상기 낸드게이트 15의 출력단에 입력단이 접속되어 반전된 신호를 출력하여 상기 전원 리셋신호 PWRESET를 펄스 신호로 출력하는 인버터 T15로 구성되어 있다. 이러한 전원 리셋(Reset)회로는 전원이 온(ON)될 때 그것을 감지하여 펄스(pulse)를 만드는데 상기 인버터들과 낸드게이트 15는 일반적인 펄스발생회로를 보여준다.3 is a detailed circuit diagram of the power reset circuit of FIGS. 2A and 2B. Referring to FIG. 3, a PMOS transistor MP5 having a source connected to an external power supply voltage VDD terminal and a diode connected to a gate and a drain, a source connected to a ground voltage VSS terminal, and a drain connected to a drain of the PMOS transistor MP5 An input terminal is commonly connected to an NMOS transistor MN6 having a gate connected to an external power supply voltage VDD terminal, a drain of the PMOS transistor MP5 and an NMOS transistor MN6, and an inverter T12 and an inverter T13 outputting an inverted signal, and one input terminal is provided. A NAND gate 15 connected through an inverter T14 and a delay circuit 17 and having a type force terminal connected to the inverter T13 to output an inverted logical signal, and an input terminal connected to an output terminal of the NAND gate 15 to receive an inverted signal. And an inverter T15 for outputting the power reset signal PWRESET as a pulse signal. All. This power reset circuit detects when the power is turned on to generate a pulse. The inverters and the NAND gate 15 show a general pulse generating circuit.
도 4a 및 도 4b 각각은 종래 기술 및 본 발명의 시간에 따른 전압 비교도이다. 도 4a를 참조하면, 전원 리셋신호 PWRESET가 논리 하이상태의 펄스로 발생되어 알 수 없는 레벨로 있던 IN0은 이 펄스 구간동안 논리 하이로 고정됨을 보여준다. 도 4b를 참조하면, IN1 입력이 NC일 때 전원이 온(ON)되면 그 신호를 감지하여 전원 리셋신호 PWRESET가 논리 하이상태의 펄스 신호가 되어 알 수 없는 레벨로 있던 IN1은 이 펄스 구간동안 논리 로우로 고정되고 펄스 구간후에는 논리 로우로 고정된 IN1 신호가 계속 논리 로우로 래치되어 유지됨을 보여준다.4A and 4B are each a comparison of voltage over time of the prior art and the present invention. Referring to FIG. 4A, the power reset signal PWRESET is generated by a logic high pulse and IN0 which is at an unknown level is fixed to logic high during this pulse period. Referring to FIG. 4B, when the power is turned on when the IN1 input is NC, the signal is sensed and the power reset signal PWRESET becomes a logic high pulse signal, so that IN1, at an unknown level, is logic during this pulse period. Fixed to low and after a pulse interval, the IN1 signal, held at logic low, remains latched to logic low.
도 5a 및 도 5b 각각은 종래 기술 및 본 발명의 전압에 따른 전류 비교도이다. 도 5a를 참조하면, IN0로부터의 신호를 논리 하이로 고정시켜 사용할 경우 IN0 레벨이 외부전원전압 VDD보다 낮을 경우, 종래기술의 특성곡선 A에서와 같이 전류가 흐르지만 본 발명의 특성곡선 B에서는 IN0의 레벨이 외부전원전압 VDD보다 얼마간 낮아져도 입력핀에 전류가 흐르지 않음을 보여준다. 예를들면 2.5V에서 여전히 종래기술 곡선 A에서는 24정도의 전류가 흐르고 있지만 본 발명의 곡선 B에서는 0에 가까운 거의 전류가 흐르지 않음을 보여준다. 도 5b를 참조하면, IN1 신호를 논리 하이로 고정시켜 사용할 경우 종래기술 곡선 A'에서와 같이 계속 전류가 흐르지만 여기서는 입력핀 INO에 전류가 흐르지 않고 IN1 레벨이 감소하여 전류가 흐르지 않는다. 한편 IN1 신호를 논리 로우로 고정시켜 사용할 경우 IN1 레벨이 그라운드(Ground)보다 높을 경우 종래기술 곡선 A'에서 보이는 바와 같은 전류가 흐르지만 본 발명의 곡선 B'에서는 IN1의 레벨이 그라운드보다 얼마간 높아져도 입력핀에 전류는 흐르지 않는다.5A and 5B are diagrams showing current comparisons according to voltages of the related art and the present invention, respectively. Referring to FIG. 5A, when the signal from IN0 is fixed to a logic high, when the IN0 level is lower than the external power supply voltage VDD, current flows as in the characteristic curve A of the prior art, but IN0 is characterized by the characteristic curve B of the present invention. It shows that no current flows through the input pin even if the level of V is lower than the external power supply voltage VDD. For example, at 2.5V, about 24 currents still flow in prior art curve A, but almost no current flows near zero in curve B of the present invention. Referring to FIG. 5B, when the IN1 signal is fixed at a logic high, current continues to flow as in the curve A 'of the related art, but current does not flow through the input pin INO, and the current does not flow because the IN1 level decreases. On the other hand, when the IN1 signal is fixed to logic low and the IN1 level is higher than the ground (Ground), the current flows as shown in the curve A 'of the prior art, but in the curve B' of the present invention, even if the level of IN1 is slightly higher than the ground, No current flows through the input pins.
상기한 본 발명에 따르면, 입력핀 비접속 옵션을 구현할 때 전원 리셋회로를 사용하여 입력레벨을 논리 하이 또는 논리 로우로 고정시켜주고 이 고정된 레벨을 래치하여 유지하고, 입력레벨이 비접속이 아니고 논리 하이 또는 논리 로우로 사용할 경우 직류 전류가 흐르는 것을 방지하여 입력핀 누설 전류가 흐르는 것을 방지할 수 있는 효과가 있다.According to the present invention described above, when implementing the input pin disconnection option, the power supply reset circuit is used to fix the input level to logic high or logic low, and to latch and hold the fixed level, and the input level is not disconnected. When used as logic high or logic low, the DC current can be prevented from flowing, thereby preventing the input pin leakage current from flowing.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960069631A KR100224760B1 (en) | 1996-12-21 | 1996-12-21 | Semiconductor memory device having input pin control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960069631A KR100224760B1 (en) | 1996-12-21 | 1996-12-21 | Semiconductor memory device having input pin control circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980050786A true KR19980050786A (en) | 1998-09-15 |
| KR100224760B1 KR100224760B1 (en) | 1999-10-15 |
Family
ID=19490018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960069631A KR100224760B1 (en) | 1996-12-21 | 1996-12-21 | Semiconductor memory device having input pin control circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100224760B1 (en) |
-
1996
- 1996-12-21 KR KR1019960069631A patent/KR100224760B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100224760B1 (en) | 1999-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100301368B1 (en) | Power On Reset Circuit | |
| KR960004573B1 (en) | Reference voltage generating circuit with driving circuit | |
| JPH05101658A (en) | Dynamic random access memory device | |
| KR100452333B1 (en) | Power up signal generator | |
| KR100293012B1 (en) | Semiconductor device and input and output circuit thereof | |
| KR100403341B1 (en) | Power-up signal generation circuit | |
| KR100818655B1 (en) | Power-up signal Generator | |
| KR100224760B1 (en) | Semiconductor memory device having input pin control circuit | |
| KR100633598B1 (en) | Half power voltage generator | |
| KR20080060374A (en) | Power-up circuit in semiconductor device | |
| KR0167261B1 (en) | The control circuit for power supply | |
| KR19990019750A (en) | Substrate Bias Voltage Detector | |
| KR100576490B1 (en) | Power-up circuit | |
| KR100269619B1 (en) | Low voltage detection circuit | |
| KR100806120B1 (en) | Circuit and method of generating an internal supply voltage | |
| KR100783368B1 (en) | Start-up module and a bias power supply device | |
| KR0183874B1 (en) | Vint generation circuit of semiconductor memory device | |
| KR100256129B1 (en) | Generation circuit of bias voltage | |
| KR20050082564A (en) | Internal circuit protection device | |
| KR100277866B1 (en) | Output driver of semiconductor device | |
| KR100221612B1 (en) | Bias adjusting circuit of cmos output buffer | |
| KR100303920B1 (en) | Data sensing device | |
| KR19990006009A (en) | Power-up Device for Semiconductor Memory Devices | |
| KR100376871B1 (en) | Power-up signal generator | |
| KR0158477B1 (en) | Power supply circuit of semiconductor memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070612 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |