KR19980045412A - Stm-1 송신용 동기 장치 - Google Patents
Stm-1 송신용 동기 장치 Download PDFInfo
- Publication number
- KR19980045412A KR19980045412A KR1019960063594A KR19960063594A KR19980045412A KR 19980045412 A KR19980045412 A KR 19980045412A KR 1019960063594 A KR1019960063594 A KR 1019960063594A KR 19960063594 A KR19960063594 A KR 19960063594A KR 19980045412 A KR19980045412 A KR 19980045412A
- Authority
- KR
- South Korea
- Prior art keywords
- mhz clock
- stm
- data
- locked loop
- multiplexing means
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
본 발명은 동기식 광 전송 시스템의 STM-1 송신용 동기 장치에 관한 것으로서, 3채널의 51.84 Mb/s 관리 단위 그룹(AUG) 데이터에 STM-1 구간 오버 헤드 바이트를 삽입하는 구간 오버헤드 다중화 수단과, 상기 구간 오버헤드 다중화 수단의 신호를 8 : 1 비트 인터리빙 다중화하는 8 : 1 비트 인터리빙 다중화 수단으로 구성되어, 종래의 역방향 클럭킹(backward clocking) 방법을 사용하지 않고 2 단계 위상고정루프를 사용하는 순방향 클럭킹(forward clocking) 체계를 사용하여, STM-1 송신 장치내의 탄성 버퍼를 제거하고 경로 지연 시간에 대한 제약을 제거함으로써 보다 적은 회로 소자와 보다 값 싼 저속의 회로 소자를 사용하여 STM-1 송신 장치를 구현할 수 있다.
Description
본 발명은 동기식 광 전송 시스템의 STM-1 송신용 동기 장치에 관한 것으로서, 종래의 STM-1 송신용 동기 장치는, 입력되는 세 채널의 51.84 Mb/s 관리 단위 그룹(AUG : Administration Unit Group) 데이터와 51.84 MHz 시스템 클럭을 받아 155.520 Mb/s STM-1 신호를 생성하는 다중화 과정에서, 입력 데이터와 클럭 간의 위상 차이를 흡수하기 위하여 STM-1 송신 장치내에 탄성버퍼를 사용해야 했으며, 8 : 1 바이트 다중화 장치로부터 클럭을 받아 데이터를 리타이밍하여 출력하는 경로상의 지연 시간을 줄이기 위하여 값 비싼 고속 소자를 사용해야 하는 문제점이 있다.
상기와 같은 단점을 보완하기 위해 본 발명에서는 위상고정루프 회로를 이용한 순방향 클럭킹(Forward clocking)방법을 동기식 광 전송 시스템의 STM-1 송신 장치에 적용하고자 한다.
도 1은 본 발명의 실시예에 따른 STM-1 송신용 동기 장치의 구성도이고,
도 2는 본 발명의 실시예에 따른 STM-1 구간오버헤드 다중화부의 구성도이고,
도 3은 본 발명의 실시예에 따른 8 : 1 비트 인터리빙 다중화부의 구성도이다.
본 발명에서 제공하는 STM-1 송신용 동기 장치는 3채널의 51.84 Mb/s AUG 데이터에 STM-1 구간 오버 헤드 바이트를 삽입하는 구간 오버헤드 다중화 수단과, 상기 구간 오버헤드 다중화 수단의 신호를 8 : 1 비트 인터리빙 다중화하는 8 : 1 비트 인터리빙 다중화 수단으로 구성된다.
이하, 도면을 참조하여 본 발명을 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 STM-1 송신용 동기 장치의 구성도이고, 도 2는 본 발명의 실시예에 따른 STM-1 구간오버헤드 다중화부의 구성도이고, 도 3은 본 발명의 실시예에 따른 8 : 1 비트 인터리빙 다중화부의 구성도이다.
도 1을 참조하면, 본 발명의 STM-1 송신용 동기 장치는 외부로부터 3채널의 51.84 Mb/s 관리 단위 그룹(AUG) 데이터 및 시스템 기준 클럭인 51.84 MHz 클럭 신호를 입력으로 받아 3채널의 51.84 Mb/s AUG 데이터를 6.48 Mb/s 3 채널의 바이트 병렬 데이터 및 19.44 Mb/s 바이트 병렬 데이터로 각각 변환한 뒤에 STM-1 구간 오버 헤드 바이트를 삽입하여 19.44 Mb/s 8비트 병렬 데이터와 19.44 MHz 클럭A를 출력하는 STM-1 구간 오버헤드 다중화부(10)와, 상기 STM-1 구간 오버헤드 다중화부(10)로부터 19.44 Mb/s 8비트 병렬 데이터와 19.44 MHz 클럭A를 입력 받아 8 : 1 비트 인터리빙 다중화를 수행하는 8 : 1 비트 인터리빙 다중화부(20)로 구성된다.
상기 8 : 1 비트 인터리빙 다중화부(20)는 상기 동작을 수행한 뒤 STM-1 데이터인 155.520 Mb/s데이터를 출력한다.
도 2를 참조하면, 상기 STM-1 구간 오버헤드 다중화부(10)는 직렬 데이터를 병렬 데이터로 변환하여 출력하는 직/병렬(S/P : Serial Parallel) 변환부(11)와, 입력 신호를 8분주하여 출력하는 8분주 회로부(12)와, 위상 고정 루프(13)와, 입력 신호를 3분주하여 출력하는 3분주 회로부(14)와, 입력 신호를 3 : 1로 다중화하는 3 : 1 다중화부(15)와, 입력 신호에 구간 오버헤드 바이트를 삽입하는 SOH(Section Over Head) 다중화부(16)로 구성된다.
상기 구성 요소들의 동작을 상세히 살펴보면, 먼저, 상기 S/P 변환부(11)는 외부로부터 3 채널의 51.84 Mb/s 관리단위그룹(AUG) 데이터 및 시스템 기준 클럭인 51.84 MHz 클럭 신호와 상기 8분주 회로부(12)로부터 6.48 MHz 클럭R을 입력받아 3 채널의 51.84 Mb/s AUG 데이터를 3 채널의 8비트 병렬 6.48 Mb/s 데이터로 변환시켜 출력하고, 상기 8분주 회로부(12)는 외부로부터 시스템 기준 클럭인 51.84 Mb/s 클럭을 받아 이를 8분주하여 6.48 MHz 클럭R을 출력하는 기능을 수행한다.
그리고, 상기 위상 고정 루프(13)는 상기 8분주 회로부(12)로부터의 6.48 MHz 클럭R과 상기 3분주 회로부(14)로부터의 6.48 MHz 클럭V를 입력받아 19.44 MHz 클럭A를 출력하는 기능을 수행하며, 상기 3분주 회로부(14)는 상기 위상 고정 루프(13)로부터의 19.44 MHz 클럭A를 입력받아 이를 3분주하여 6.48 MHz 클럭을 제공하는 기능을 수행한다.
또한, 상기 3 : 1 다중화부(15)는 상기 위상 고정 루프(13)로부터 19.44 MHz 클럭A와 상기 3분주 회로부(14)로부터의 6.48 MHz 클럭을 제공받아 상기 S/P 변환부(11)로부터 3 채널의 8비트 병렬 6.48 Mb/s 데이터를 3 : 1 다중화 시켜 8비트 병렬 19.44 Mb/s 데이터를 출력하는 기능을 수행하며, 상기 SOH 다중화부(16)는 상기 3 : 1 다중화부(15)로부터 19.44 Mb/s 8비트 병렬 데이터와 상기 위상 고정 루프(13)로부터 19.44 MHz 클럭A를 입력받아 STM-1 구간오버헤드를 삽입하여 19.44 Mb/s 8비트 병렬 STM-1 신호를 출력한다.
도 3을 참조하면, 상기 8 : 1 비트 인터리빙 다중화부(20)는 입력 신호를 8분주하여 출력하는 8분주 회로부(21)와, 위상 고정 루프(22)와, 상기 8분주 회로부(21)와 상기 위상 고정 루프(22)의 클럭 신호를 받아 입력 신호를 8 : 1로 다중화하는 8 : 1 다중화부(23)로 구성된다.
상기와 같이 구성된 구성 요소들의 동작을 살펴보면, 먼저, 8분주 회로부(21)는 상기 위상 고정 루프(22)로부터 155.520 MHz 클럭 신호를 받아 이를 8 분주시켜 19.44 MHz 클럭B를 출력하고, 상기 위상 고정 루프(22)는 상기 STM-1 구간 오버헤드 다중화부(10)내의 위상 고정 루프(13)에서 출력된 19.44 MHz 클럭A와 상기 8분주 회로부(21)에서 출력된 19.44 MHz 클럭B를 입력 받아 두 입력 클럭 사이의 위상 차이를 제거한 후 19.44 MHz 클럭A의 위상에 정렬된 155.520 MHz 클럭을 발생하여 출력하는 기능을 수행한다.
또한, 상기 8 : 1 다중화부(23)는 상기 STM-1 구간 오버헤드 다중화부(10)내의 상기 SOH 다중화부(16)에서 출력된 19.44 Mb/s 8비트 병렬 STM-1 신호와 상기 8분주 회로부(21)에서 출력된 19.44 MHz 클럭B와 상기 위상 고정 루프(22)로부터 155.520 MHz 클럭을 받아 8비트 병렬 데이터를 8 : 1 비트 인터리빙 다중화 시킴으로써 155.520 Mb/s STM-1 송신 데이터를 출력한다.
본 발명은 상기와 같은 구성을 가짐으로써 상기 SOH 다중화부(16)의 19.44 Mb/s 8비트 병렬 STM-1 신호를 상기 8분주 회로부(21)의 19.44 MHz 클럭B로 용이하게 리타이밍 기능을 수행할 수 있게 된다. 따라서, 종래에 8 : 1 비트 인터리빙 다중화를 위해, 19.44 MHz 시스템 클럭을 입력으로 받아 이를 다시 STM-1 구간오버헤드 다중화부로 제공하여 상기 19.44 MHz 시스템 클럭으로 데이터를 출력하게 함으로써, 발생하는 지연시간을 최소화시키기 위하여 고속의 입출력 소자를 사용하거나 지연으로 인한 위상차이를 흡수하기 위하여 탄성 버퍼를 사용하던 단점을 해소할 수 있다.
상기와 같은 본 발명의 동기식 광 전송 시스템의 STM-1 송신용 동기 장치는 종래의 역방향 클럭킹(backward clocking) 방법을 사용하지 않고 2 단계 위상고정루프를 사용하는 순방향 클럭킹(forward clocking) 체계를 사용하여, STM-1 송신 장치내의 탄성 버퍼를 제거하고 경로 지연 시간에 대한 제약을 제거함으로써 보다 적은 회로 소자와 보다 값 싼 저속의 회로 소자를 사용하여 STM-1 송신 장치를 구현할 수 있다.
본 발명은 장치의 크기를 소형화시킴으로써 소비 전력을 낮추어, 경제적이면서 신뢰성이 높은 STM-1 송신용 동기 장치를 제공하는 것을 목적으로 한다.
Claims (3)
- 3채널의 51.84 Mb/s 관리 단위 그룹 데이터에 STM-1 구간 오버 헤드 바이트를 삽입하는 구간 오버헤드 다중화 수단과,상기 구간 오버헤드 다중화 수단의 신호를 8 : 1 비트 인터리빙 다중화하는 8 : 1 비트 인터리빙 다중화 수단으로 구성된 것을 특징으로 하는 STM-1 송신용 동기 장치.
- 제 1 항에 있어서, 상기 구간 오버헤드 다중화 수단은외부로부터 입력된 3채널의 51.84 Mb/s 관리 단위 그룹 데이터 및 시스템 기준 클럭을 3채널의 8비트 병렬 6.48 Mb/s 데이터로 변환시켜 출력하는 직/병렬 변환부와,외부로부터 입력된 시스템 기준 클럭인 51.84 MHz 클럭을 8분주하여 생성된 6.48 MHz 클럭을 상기 직/병렬 변환부로 출력하는 8분주 회로부와,상기 8분주 회로부의 출력 신호인 6.48 MHz 클럭 신호를 받아 19.44 MHz 클럭으로 출력하는 위상 고정 루프와,상기 위상 고정 루프의 출력 신호인 19.44 MHz 클럭 신호를 3분주하여 6.48 MHz 클럭을 상기 위상 고정 루프로 궤환시키는 3분주 회로부와,상기 위상 고정 루프의 19.44 MHz 클럭과, 상기 3분주 회로부의 6.48 MHz 클럭을 제공 받아 상기 직/병렬 변환부로부터 출력된 3채널의 8비트 병렬 데이터를 3 : 1 다중화 시켜 8비트 병렬 19.44 Mb/s 데이터를 출력하는 3 : 1 다중화부와,상기 3 : 1 다중화부의 19.44 Mb/s 8비트 병렬 데이터와 상기 위상 고정 루프의 19.44 MHz 클럭 신호를 받아 STM-1 구간 오버헤드를 삽입하여 19.44 Mb/s의 데이터를 출력하는 SOH 다중화부로 구성된 것을 특징으로 하는 STM-1 송신용 동기 장치.
- 제 1 항 또는 제 2 항에 있어서, 상기 8 : 1 비트 인터리빙 다중화 수단은 입력되는 클럭 신호를 8분주하여 19.44 MHz 클럭을 출력하는 8분주 회로부와,상기 구간 오버헤드 다중화 수단에서 출력되는 19.44 MHz 클럭 신호와, 상기 8분주 회로부의 출력 신호를 받아 두 입력 클럭 사이의 위상 차이를 흡수한 후 19.44 MHz 클럭의 위상에 정렬된 150.520 MHz 클럭을 발생하여 출력하는 위상 고정 루프와,상기 구간 오버헤드 다중화 수단에서 출력되는 19.44 Mb/s 데이터와, 상기 8분주 회로부의 19.44 MHz 클럭과, 상기 위상 고정 루프의 155.520 MHz 클럭을 받아 8비트 병렬 데이터를 8 : 1 비트 인터리빙 다중화시켜 155.520 Mb/s STM-1 송신 데이터를 출력하는 8 : 1 다중화부로 구성된 것을 특징으로 하는 STM-1 송신용 동기 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960063594A KR100216518B1 (ko) | 1996-12-10 | 1996-12-10 | Stm-1 송신용 동기 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960063594A KR100216518B1 (ko) | 1996-12-10 | 1996-12-10 | Stm-1 송신용 동기 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980045412A true KR19980045412A (ko) | 1998-09-15 |
| KR100216518B1 KR100216518B1 (ko) | 1999-08-16 |
Family
ID=19486811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960063594A KR100216518B1 (ko) | 1996-12-10 | 1996-12-10 | Stm-1 송신용 동기 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100216518B1 (ko) |
-
1996
- 1996-12-10 KR KR1019960063594A patent/KR100216518B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100216518B1 (ko) | 1999-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5461622A (en) | Method and apparatus for using SONET overheat to align multiple inverse multiplexed data streams | |
| US4667324A (en) | Network multiplex structure | |
| US5142529A (en) | Method and means for transferring a data payload from a first SONET signal to a SONET signal of different frequency | |
| US5442636A (en) | Circuit and method for alignment of digital information packets | |
| EP1579612B1 (en) | Frame synchronizing device and method | |
| US5202904A (en) | Pulse stuffing apparatus and method | |
| CA2087048C (en) | Derivation of vt group clock from sonet sts-1 payload clock and vt group bus definition | |
| KR19980045412A (ko) | Stm-1 송신용 동기 장치 | |
| US7016344B1 (en) | Time slot interchanging of time slots from multiple SONET signals without first passing the signals through pointer processors to synchronize them to a common clock | |
| US7058090B1 (en) | System and method for paralleling digital wrapper data streams | |
| US20050129408A1 (en) | Optical transmission system for removing skew between optical channels | |
| KR100198421B1 (ko) | 10g 동기식 중계기의 다중화 방식 및 그 장치 | |
| KR100221498B1 (ko) | 10지비/에스 광전송 시스템에서의 2.5지비/에스 종속신호 송신부 접속 장치 | |
| WO2003083623A9 (en) | Apparatus and method for aggregation and transportation for plesiosynchronous framing oriented data formats | |
| KR100293941B1 (ko) | 데이타전송장치에서의프레임정렬데이타출력회로 | |
| WO1995010899A1 (en) | Forming a higher hierarchy level signal in a synchronous digital communication system | |
| KR930007133B1 (ko) | 동기식 다중장치의 대기시간지터 감소회로 | |
| KR950005611B1 (ko) | 비트 인터리빙 다중화된 신호에 대한 채널 번호와 스킵 펄스를 이용한 리프레임 회로 | |
| KR100221499B1 (ko) | 10쥐이비/에스광전송 시스템에서의 에스티엠-64데이타 다중화장치 | |
| KR100198961B1 (ko) | 동기식 광 전송 시스템에서의 다중화장치 | |
| JPH01212935A (ja) | 多重化符号変換方法 | |
| KR100198947B1 (ko) | 저속클럭과 고속클럭간 위상차에 대한 별도의보상이 필요없는 광송신장치 | |
| KR100293931B1 (ko) | 데이타전송장치의위상검출회로 | |
| KR100241330B1 (ko) | 에스티엠-64 신호의 중계기용 신호처리 칩 | |
| ES2114541T3 (es) | Procedimiento y disposicion para generar una señal multiplex de emision y para sincronizar una señal multiplex de recepcion sobre la señal multiplex de emision. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030430 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |