KR19980044376A - Metal wiring formation method of semiconductor device - Google Patents
Metal wiring formation method of semiconductor device Download PDFInfo
- Publication number
- KR19980044376A KR19980044376A KR1019960062463A KR19960062463A KR19980044376A KR 19980044376 A KR19980044376 A KR 19980044376A KR 1019960062463 A KR1019960062463 A KR 1019960062463A KR 19960062463 A KR19960062463 A KR 19960062463A KR 19980044376 A KR19980044376 A KR 19980044376A
- Authority
- KR
- South Korea
- Prior art keywords
- metal film
- metal
- high temperature
- heat treatment
- temperature
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 184
- 239000002184 metal Substances 0.000 title claims abstract description 184
- 238000000034 method Methods 0.000 title claims abstract description 77
- 239000004065 semiconductor Substances 0.000 title claims abstract description 44
- 230000015572 biosynthetic process Effects 0.000 title description 6
- 238000010438 heat treatment Methods 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 239000002923 metal particle Substances 0.000 claims abstract description 27
- 238000001816 cooling Methods 0.000 claims abstract description 23
- 238000002844 melting Methods 0.000 claims abstract description 23
- 230000008018 melting Effects 0.000 claims abstract description 23
- 238000000151 deposition Methods 0.000 claims abstract description 20
- 229910000838 Al alloy Inorganic materials 0.000 claims description 21
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 239000000470 constituent Substances 0.000 claims 1
- 238000003303 reheating Methods 0.000 claims 1
- 239000011800 void material Substances 0.000 abstract description 3
- 229910052782 aluminium Inorganic materials 0.000 description 49
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 49
- 239000002245 particle Substances 0.000 description 35
- 229910052710 silicon Inorganic materials 0.000 description 21
- 238000004544 sputter deposition Methods 0.000 description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 19
- 239000010703 silicon Substances 0.000 description 19
- 238000005516 engineering process Methods 0.000 description 15
- 230000008021 deposition Effects 0.000 description 11
- 230000004888 barrier function Effects 0.000 description 9
- 230000007547 defect Effects 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 238000007872 degassing Methods 0.000 description 3
- 238000013508 migration Methods 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910018594 Si-Cu Inorganic materials 0.000 description 2
- 229910008465 Si—Cu Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- 229910018182 Al—Cu Inorganic materials 0.000 description 1
- 229910018459 Al—Ge Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 230000012010 growth Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000005478 sputtering type Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
금속 배선막의 그루빙 발생을 방지하고 보이드 생성을 억제하기 위한 반도체 소자의 금속 배선 형성방법이 개시된다. 200℃ 이하의 저온에서 반도체 기판 상에 금속막을 증착한 후, 상기 금속막을 0.7T ~ 0.9T(T는 상기 금속막을 구성하는 금속의 용융점이다) 범위의 고온에서 열처리하여 상기 금속막의 입자들을 리플로우시킨다. 상기 금속막을 상기 고온보다 높은 온도에서 일정시간 동안 초고온(상기 고온의 온도보다 0.05T ~ 0.2T의 범위 만큼 더 높은 온도) 열처리하고, 상기 금속막을 열기구를 사용하여 서서히 냉각시킨다. 이때, 상기 냉각은 가열온도를 1초당 1도씩 낮추도록 공정이 진행되고, 상기 금속막은 0.5T ~ 0.8T 범위의 온도까지 냉각된다. 그 결과, 그루빙 발생과 보이드 발생을 억제할 수 있게 된다.Disclosed is a method of forming a metal wiring of a semiconductor device for preventing grooving of the metal wiring film and suppressing void generation. After depositing the metal film on the semiconductor substrate at a low temperature of 200 ℃ or less, the metal film is heat-treated at a high temperature in the range of 0.7T ~ 0.9T (T is the melting point of the metal constituting the metal film) to reflow the particles of the metal film Let's do it. The metal film is heat-treated at a temperature higher than the high temperature for a predetermined time (high temperature in the range of 0.05T to 0.2T higher than the high temperature), and the metal film is gradually cooled by using a hot air balloon. At this time, the cooling is performed to reduce the heating temperature by 1 degree per second, the metal film is cooled to a temperature of 0.5T ~ 0.8T range. As a result, grooving and voids can be suppressed.
Description
본 발명은 반도체 소자의 금속 배선 형성방법에 관한 것으로, 보다 상세하게는 콘택 홀(contact hole)의 종횡비(aspect ratio)가 커 알루미늄 플로우잉(flowing) 공정을 적용해야 하는 ULSI급 반도체 소자의 금속 배선 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a metal wiring of a semiconductor device, and more particularly, to a metal wiring of a ULSI-class semiconductor device in which an aluminum flowing process must be applied due to a large aspect ratio of a contact hole. It relates to a formation method.
반도체 집적회로의 미세화가 진행되고 다층화됨에 따라 소자의 전기적인 접속을 위한 콘택 홀이 0.5μm 이하로 미세화될 뿐 아니라 절연막의 평탄화에 따라 콘택 홀의 깊이도 0.1μm 이상으로 증가하게 되어, 결국 콘택 홀의 종횡비가 2 이상으로 급격하게 증가하는 현상이 발생하게 되었다.As semiconductor integrated circuits are miniaturized and multilayered, not only the contact holes for the electrical connection of the devices are reduced to 0.5 μm or less, but the depth of the contact holes increases to 0.1 μm or more as the insulating film is flattened, resulting in an aspect ratio of the contact holes. The sudden increase of more than 2 has occurred.
이에 따라, 기존의 물리증착(physical vapour deposition:PVD) 기술인 스퍼터링 등을 적용하여 배선 금속 예컨대, 알루미늄이나 알루미늄 합금을 증착하게 되면, 상기 콘택 홀에서의 단차 피복성(step coverage:단차면의 증착 두께/평활면의 증착 두께)이 10% 이하로 악화되어 일렉트로마이그레이션(electro-migration:EM)이나 스트레스 - 마이그레이션(stress- migration:SM) 등에 기인한 배선의 단선이 초래된다.Accordingly, when a wiring metal such as aluminum or an aluminum alloy is deposited by applying sputtering, which is a conventional physical vapor deposition (PVD) technology, the step coverage in the contact hole (deposition thickness of the step surface) / Deposition thickness of the smooth surface) is deteriorated to 10% or less, resulting in disconnection of wiring due to electro-migration (EM) or stress-migration (SM).
여기서, 상기 일렉트로마이그레이션은 배선에 전류를 흘림에 따라 알루미늄 원자가 전자의 흐름방향으로 이동하여 배선의 불량을 야기시키는 현상으로, 불량이 발생하는 형태로는 알루미늄의 결손에 의한 보이드(void) 생성, 알루미늄이 집적되는 휘스커(whisker) 성장 두 가지가 있다.Here, the electromigration is a phenomenon in which aluminum atoms move in the flow direction of electrons as a current flows through the wires, causing wire defects. In the form of defects, voids are generated due to deficiency of aluminum. There are two whisker growths that accumulate.
반면, 스트레스-마이그레이션 불량은 배선에 전류가 흐르지 않은 상태에서도 약 100℃ 이상의 온도에서 방치하면 배선이 단선되는 현상으로, 배선인 알루미늄과 배선을 절연시키는 절연막과의 큰 열팽창 계수 차이에 의해서 생기는 잔류응력이 바로 그 주요 원인으로 작용한다. 불량이 발생되는 형태로는 슬릿(slit)상으로 알루미늄 배선이 불량되는 형태와, 알루미늄이 소실되어 배선의 벽측 부위가 V자형 쇄기 모양으로 되는 보이드 형태가 있다.On the other hand, a stress-migration defect is a phenomenon in which a wire is disconnected when it is left at a temperature of about 100 ° C. or higher even when no current flows in the wire. Residual stress caused by a large thermal expansion coefficient difference between the aluminum and the insulating film that insulates the wire This is the main cause. There are two types of defects in which aluminum wiring is defective on a slit, and a void form in which aluminum is lost to form a V-shaped wedge.
따라서, 콘택 홀의 단차 피복성을 개선하기 위하여 화학증착(chemical vapour deposition:CVD) 기술을 적용하는 연구가 진행되고 있으며, 그 대표적인 예로는 이미 실용화되고 있는 기술로서, 콘택 홀이 형성되어 있는 기판 상에 텅스텐을 증착하고 증착 두께 이상으로 에치백(etch-back)하여 콘택 홀 내에 텅스텐 플러그(plug)를 형성하는 기술이나, 콘택 홀 내에만 선택적으로 텅스텐을 성장시키는 기술을 들 수 있다. 최근에는 한발 더 나아가 반도체 소자의 신뢰성을 형상시키기 위한 한 방편으로서, 콘택 플러그와 배선층을 동일한 물질 예컨대, 알루미늄등과 같은 물질을 이용하여 형성하는 연구도 활발히 진행중이다.Therefore, research is being conducted to apply chemical vapor deposition (CVD) technology in order to improve the step coverage of contact holes. A representative example thereof is a technique that has already been put to practical use, on a substrate on which contact holes are formed. A technique of depositing tungsten and etching back to a deposition thickness or more to form a tungsten plug in a contact hole, or a technique of selectively growing tungsten only in a contact hole. In recent years, as a way to shape the reliability of semiconductor devices, research has been actively conducted to form contact plugs and wiring layers using the same material such as aluminum.
그러나, 이러한 화학증착 기술은 제조단가가 비싸고 아직 양산화되지 않은 기술이라, 현재로는 화학증착 기술에 비해 비용이 저렴하고 기술의 완성도가 높다는 점에서 우수한 기술로 인정받고 있는 알루미늄 플로우잉 기술을 이용하여 단차 문제를 해결하고 있는 추세이다.However, since the chemical vapor deposition technology is expensive and not yet mass-produced, the aluminum flowing technology, which is recognized as an excellent technology in terms of low cost and high completion of the technology, is currently used. It is a trend to solve the step problem.
상기 알루미늄 플로우잉 기술은 기존의 스퍼터링을 이용한 배선 형성 공정을 약간 변경한 것으로서, 종래의 방식대로 기판 상에 배선 금속인 알루미늄을 스퍼터링법으로 증착한 후, 이를 알루미늄의 용융점(mealting point) 이하의 고온(예컨대, 500 - 650℃)에서 열처리를 실시하므로써, 알루미늄을 유동(flowing)시켜 알루미늄이 콘택 홀의 하부에도 흘러 들어가게 하는 방법으로 단차를 개선하는 기술이다.The aluminum flowing technology is a slight modification of the conventional wiring formation process using sputtering, and after depositing aluminum, which is a wiring metal, on a substrate in a conventional manner by a sputtering method, it is a high temperature below the melting point of aluminum. By heat treatment at (for example, 500-650 ° C.), aluminum is flowed so that aluminum flows into the bottom of the contact hole.
도 1A 내지 1C에는 이 알루미늄 플로우잉 기술을 이용한, 기존 반도체 소자의 금속 배선 형성방법을 나타낸 공정수순도가 도시되어 있다.1A to 1C show a process flowchart showing a method for forming a metal wiring of an existing semiconductor element using this aluminum flowing technique.
상기 공정수순도를 참조하여 종래의 금속 배선 형성방법을 간략하게 살펴보면 다음과 같다.Referring to the process flow chart briefly look at the conventional metal wiring forming method as follows.
먼저, 도 1A에 도시된 바와 같이 반도체 기판 예컨대, 실리콘 기판(1) 상에 절연막(3)인 산화막을 증착하고, 실리콘 기판(1) 상에 형성될 반도체 소자와 이에 신호를 전달할 배선 금속이 연결될 부분의 절연막을 식각하여 콘택 홀(a)을 형성한다.First, as illustrated in FIG. 1A, an oxide film, which is an insulating film 3, is deposited on a semiconductor substrate, for example, a silicon substrate 1, and a semiconductor element to be formed on the silicon substrate 1 and a wiring metal to transmit a signal thereto. The insulating film of the portion is etched to form the contact hole a.
그 다음, 콘택 홀(a)이 형성되어 있는 상기 실리콘 기판(1) 전면에 배선 금속(예컨대, 알루미늄이나 알루미늄 합금)을 스퍼터링하기 위하여 상기 기판(1)을 스퍼터링 장비 내로 로딩(loading)시킨 후, 이를 상기 장비 내의 디개싱 챔버로 이동시켜 진공상태에서 실리콘 기판(1)을 가열하는 디개싱 공정을 실시한다. 이와 같이 디개싱 공정을 실시하는 것은 배선으로 사용되어질 금속을 스퍼터링할 때 콘택 홀(a) 내에서 금속 입자의 유동성을 좋게 하기 위함이다. 상기 공정은 이후 증착되어질 금속막의 그루빙(grooving) 형성에 영향을 미친다.Then, in order to sputter the wiring metal (for example, aluminum or aluminum alloy) on the entire surface of the silicon substrate 1 on which the contact hole a is formed, the substrate 1 is loaded into the sputtering equipment. This is moved to a degassing chamber in the equipment to perform a degassing process of heating the silicon substrate 1 in a vacuum state. The degassing process is performed to improve the fluidity of the metal particles in the contact hole a when sputtering the metal to be used as the wiring. The process affects the grooving formation of the metal film to be subsequently deposited.
이어, 금속 배선을 형성하기 위하여, 도 1B에 도시된 바와 같이 콘택 홀(a)이 형성되어 있는 실리콘 기판(1)을 스퍼터 챔버로 이동시키고, 상기 챔버 내의 분위기를 초고진공 상태로 만든 후, 배선 금속을 스퍼터링하여 150℃ 이하의 저온에서 콘택 홀(a)을 포함한 절연막(3) 상에 금속막(5)을 증착시킨다. 이와 같이 형성된 상기 금속막(5)은 알루미늄의 그레인 사이즈가 작고, 알루미늄 그레인의 표면 자유에너지가 큰 특징을 갖는다.Subsequently, in order to form a metal wiring, as shown in FIG. 1B, the silicon substrate 1 having the contact hole a formed thereon is moved to a sputter chamber, and the atmosphere in the chamber is made into an ultra-high vacuum state. By sputtering the metal, the metal film 5 is deposited on the insulating film 3 including the contact hole a at a low temperature of 150 ° C. or lower. The metal film 5 thus formed has a small grain size of aluminum and a large surface free energy of aluminum grain.
이후, 도 1C에 도시된 바와 같이 금속막(5)이 증착된 상기 실리콘 기판(1)을 플로우 챔버로 이송시키고, 상기 챔버의 분위기를 초고진공 상태(예컨대, 10e-7 torr 정도의 진공도)로 만든 다음, 상기 챔버 내의 온도를 플로우가 일어날 수 있는 온도로 세팅한 뒤, 일정시간 동안 가열하는 열처리 공정을 실시한다. 열처리시 이용되는 온도 범위는 상기 금속막(5)을 이루는 알루미늄의 용융점의 약 70 ~ 90 %이다. 이 과정에서, 금속막(5)의 알루미늄의 입자가 자유 에너지가 높은 곳에서 낮은 곳으로 이동하는 플로우 현상이 일어나게 되어, 증착된 상기 금속막(5)이 콘택 홀(a) 내로 흘러들어가게 된다. 그 결과, 도시된 바와 같이 금속막이 콘택 홀(a) 내를 채우는 형태의 금속 배선(5')이 형성된다.Thereafter, as illustrated in FIG. 1C, the silicon substrate 1 on which the metal film 5 is deposited is transferred to a flow chamber, and the atmosphere of the chamber is brought to an ultra-high vacuum state (for example, a vacuum degree of about 10e-7 torr). Then, the temperature in the chamber is set to a temperature at which flow can occur, and then a heat treatment process is performed for heating for a predetermined time. The temperature range used during the heat treatment is about 70 to 90% of the melting point of aluminum constituting the metal film 5. In this process, a flow phenomenon occurs in which aluminum particles of the metal film 5 move from a place where the free energy is high to a low place, and the deposited metal film 5 flows into the contact hole a. As a result, as shown, a metal wiring 5 'is formed in which the metal film fills the inside of the contact hole a.
다음으로, 금속 배선(5')이 형성된 상기 실리콘 기판(1)을 반송 챔버를 거쳐 냉각실에서 냉각시킨 후, 후속 반도체 제조공정을 수행하므로써 본 공정을 완료한다. 상기 냉각 공정은 배선(5')을 이루는 알루미늄의 입경과 그루빙 형성에 큰 영향을 미치는데, 통상적으로 다음의 두가지 방법 중 선택된 어느 한 방법에 의해 공정이 수행된다.Next, the silicon substrate 1 on which the metal wiring 5 'is formed is cooled in a cooling chamber via a transfer chamber, and then the present process is completed by performing a subsequent semiconductor manufacturing process. The cooling process has a great influence on the particle size and grooving formation of the aluminum constituting the wiring 5 ', and is generally performed by one of the following two methods.
그 하나는, 배선(5')이 형성된 실리콘 기판(1)을 플로우 챔버에서 꺼내, 후속 반도체 소자의 제조공정을 수행하는 공정 전에 진공 중에 방치하므로써 자연냉각시키는 방법이고, 또 다른 하나는 금속 배선(5')이 형성된 실리콘 기판(1)을 다시 냉각용 챔버로 이송시킨 뒤, 상기 챔버 내로 차가운 개스(예컨대, 아르곤 개스)를 주입하여 냉각시키는 방법이다.One of them is a method of naturally cooling by taking out the silicon substrate 1 having the wiring 5 'out of the flow chamber and leaving it in vacuum before the process of manufacturing a subsequent semiconductor element. The silicon substrate 1 having the 5 ') is transferred to the cooling chamber and then cooled by injecting cold gas (for example, argon gas) into the chamber.
도 2에는 상기 공정을 통하여 반도체 소자의 금속 배선을 형성할 경우, 플로우 챔버와 반송 챔버 및 냉각실을 거치는 동안의 온도 프로파일을 나타낸 그래프가 도시되어 있다.FIG. 2 is a graph showing a temperature profile during the flow chamber, the transfer chamber, and the cooling chamber when the metal wiring of the semiconductor device is formed through the above process.
상기 그래프를 참조하면, 150℃ 이하의 저온에서 금속막을 증착한 후, 플로우 챔버 내에서 고온(수백도) 열처리를 실시하여 금속막의 입자를 리플로우시켜 금속 배선을 형성한 경우, 반도체 기판 상의 금속 배선이 반송 챔버를 거치면서 온도가 소정 범위 만큼 다운(down)되게 되고, 이렇게 다운된 상태로 냉각실로 보내지게 되면, 상기 냉각실에서의 냉각공정을 통하여 이보다 더 낮은 온도로 다운되는 방식으로 반도체 기판 상의 금속막이 냉각됨을 알 수 있다.Referring to the graph, when the metal film is deposited at a low temperature of 150 ° C. or lower, and then subjected to a high temperature (hundreds of degrees) heat treatment in a flow chamber to reflow the particles of the metal film to form a metal wiring, the metal wiring on the semiconductor substrate When the temperature goes down by a predetermined range while passing through the transfer chamber, and sent to the cooling chamber in such a down state, the temperature is lowered to a lower temperature through the cooling process in the cooling chamber. It can be seen that the metal film is cooled.
이와 같이 알루미늄 플로우잉 공정을 적용하여 상기와 같은 방법으로 반도체 소자의 배선을 형성할 경우, 서브미크론(sub-micron)급 좁은 콘택에서의 단차 피복성을 어느 정도까지는 향상시킬 수 있으나 공정 진행 과정에서 아래에 제시된 바와 같은 두가지의 문제점이 야기된다.As described above, in the case of forming the wiring of the semiconductor device by applying the aluminum flowing process, the step coverage in the sub-micron narrow contact can be improved to some extent, but in the process of Two problems arise as shown below.
첫째, 스퍼터링법으로 배선 금속을 증착한 후 이를 용융점 이하의 고온에서 열처리하여 금속 입자를 리플로우시키는 공정 진행시, 금속 배선을 이루는 알루미늄의 입경(grain boundary)이 수미크론으로 증가하게 되므로, 입경과 입경이 만나는 트리플포인트(삼중점)에서의 그루빙(grooving)이 커지게 되어 배선의 신뢰성이 저하되는 문제점이 발생된다.First, as the process of depositing the wiring metal by sputtering and heat-treating it at a high temperature below the melting point to reflow the metal particles, the grain boundary of aluminum forming the metal wiring increases to several microns. Grooving at the triple point (triple point) where the particle diameter meets becomes large, resulting in a problem that the reliability of the wiring is lowered.
금속 배선의 신뢰성과 직접적으로 연관되는 상기 그루빙은 계면 장력(interfacial tension)에 의해 발생된 것으로, 이 계면장력이 고온에서 저온으로 급속하게 냉각하는 경우 더욱 커진다는 것을 감안하면, 플로우 챔버에서의 열처리 공정 후 실시되는 빠른 냉각 공정에 의해 금속 배선(5')을 이루는 알루미늄의 그루빙이 더욱 커짐을 알 수 있다.The grooving, which is directly related to the reliability of the metal wires, is caused by interfacial tension, which takes into account that this interfacial tension becomes larger when rapidly cooling from high temperature to low temperature. It can be seen that the grooving of the aluminum constituting the metal wiring 5 'is further increased by the fast cooling step performed after the step.
도 3A 및 도 3B에는 이러한 그루빙 현상을 설명하기 위한 알루미늄 입자들의 개략도가 도시되어 있다. 상기 도면에서 참조 번호 10은 실리콘 기판을 나타내고, 참조 번호 12는 알루미늄 또는 알루미늄 합금으로 이루어진 금속막을 나타내며, 부호 Ga, Gb, Gb' 및 Gc는 상기 금속막(12)을 구성하는 입자들을 각각 나타낸다.3A and 3B are schematic views of aluminum particles to illustrate this grooving phenomenon. In the figure, reference numeral 10 denotes a silicon substrate, reference numeral 12 denotes a metal film made of aluminum or an aluminum alloy, and reference numerals Ga, Gb, Gb ', and Gc denote particles constituting the metal film 12, respectively.
알루미늄 또는 알루미늄 합금으로 구성된 금속막(12)을 저온 및 고온에서 열처리를 되풀이하여 실시하면, 입자 내부에 변위 슬립(dislocation slip)이 발생하게 되고, 이때 상기 금속막을 이루는 입자들은 스트레스 이완(stress relaxation)에 의해 입자 회전(grain rotation)이 일어나게 되는데, 이를 상기 도면을 참조하여 구체적으로 살펴보면 다음과 같다.When the metal film 12 made of aluminum or an aluminum alloy is repeatedly subjected to heat treatment at a low temperature and a high temperature, displacement slip occurs inside the particles, and the particles forming the metal film are stress relaxation. Grain rotation is caused by (grain rotation), which will be described in detail with reference to the drawings as follows.
일반적으로, 알루미늄 또는 알루미늄 합금으로 이루어진 금속막(12)을 기판(10) 상에 스퍼터링법으로 형성하게 되면, 상기 금속막(12)은 111 배향성을 갖는 매우 강한 섬유질 구조(fiber structure)를 갖게 되나, 이중 일부의 입자즉, Gb는 111면이 알루미늄 또는 알루미늄 합금막의 표면과 완전한 평행을 이루지 못하고 도 3A에 도시된 바와 같이 각 ω만큼 기울어져서 존재한다.In general, when the metal film 12 made of aluminum or an aluminum alloy is formed on the substrate 10 by the sputtering method, the metal film 12 has a very strong fiber structure having 111 orientation. Some of the particles, ie, Gb, are present with 111 faces inclined by an angle ω as shown in FIG. 3A without being completely parallel to the surface of the aluminum or aluminum alloy film.
이러한 미세 구조를 갖는 금속막(12)이 열처리 공정을 거치게 되면, 입자 Gb는 막표면과 평행한 111 배향성을 갖도록 회전한다. 도 3B에는 도 3A의 금속막(12)이 열처리 공정을 거친 후의 입자 배열 상태를 나타낸 도면이 제시되어 있다. 여기서, 입자 Gb'은 도 3A의 입자 Gb가 회전되어 111 배향성을 갖는 입자로 변화된 것을 나타낸다. 이와 같이 큰 입자가 회전을 하게 되면, 막 표면의 거칠음 정도 및 그루빙이 심화되어지는데, 냉각시에는 인장 스트레인(tensile strain)에 의한 소성 변화(plastic deformation)에 의해 이러한 그루빙이 더욱 커지게 된다. 상기 도면의 참조 번호 14와 14'에는 이와 같은 현상이 도시되어 있다.When the metal film 12 having such a fine structure is subjected to a heat treatment process, the particles Gb are rotated to have a 111 orientation parallel to the film surface. 3B is a view showing the particle arrangement after the metal film 12 of FIG. 3A has undergone a heat treatment process. Here, particle Gb 'shows that particle Gb of FIG. 3A is rotated and changed into the particle which has 111 orientation. As the large particles rotate, the roughness and grooving of the surface of the film are intensified, and during cooling, the grooving becomes larger due to plastic deformation due to tensile strain. . Such a phenomenon is shown at 14 and 14 'of the figure.
이와 같이 그루빙이 커지게 되면 알루미늄 또는 알루미늄 합금으로 구성된 금속을 패터닝할 때, ① 그루빙을 통하여 알루미늄 입자 경계 부위에 화학 약품이 침투되어 부식성 피팅(pitting)이 유발될 뿐 아니라 스트레스에 취약해져 후단 열처리에서 단선이 발생되기도 하고, ② 트리플포인트를 중심으로 화합물(예컨대, 알루미늄 합금으로 사용되는 Si-Cu)의 석출이 커지게 되어 배선을 형성하기 위한 금속 패터닝 작업시, 금속이 완전히 제거되지 못하고 Si-Cu 화합물이 남아있게 되므로 이것이 이후 금속 라인 간의 불필요한 브리지를 만들게 되어, 라인 쇼트(line short)가 유발되기도 한다.As the grooving becomes large in this way, when patterning a metal composed of aluminum or an aluminum alloy, ① chemicals penetrate into the boundary of the aluminum particle through the grooving, causing corrosion pitting and vulnerable to stress. In the heat treatment, disconnection may occur, and ② the precipitation of the compound (for example, Si-Cu, which is used as an aluminum alloy) around the triple point becomes large, and the metal is not completely removed during the metal patterning operation to form wiring. Since the -Cu compound remains, this creates an unnecessary bridge between the metal lines, resulting in a line short.
따라서, 그루빙이 발생된 금속막 상에 TiN으로 구성된 장벽금속막을 증착할 경우, 그루빙이 형성된 부위에는 상기 TiN이 충분하게 증착되지 못하여, 증착 불량 현상이 야기된다.Therefore, when the barrier metal film made of TiN is deposited on the grooved metal film, the TiN is not sufficiently deposited on the grooved portion, resulting in poor deposition.
도 4에는 큰 그루빙을 갖는 금속막 상에 TiN으로 구성된 장벽금속막을 형성한 경우의, 막 증착 상태를 나타낸 사시도가 도시되어 있다. 상기 도면에서 참조 번호 20은 알루미늄 합금으로 구성된 금속막을 나타내고, 참조 번호 22는 TiN으로 구성된 장벽금속막을 나타내며, 부호 G1, G2, G3는 상기 금속막(20)을 구성하는 입자들을 나타내고, 참조 번호 24는 상기 입자들(G1, G2, G3) 사이에 형성된 그루빙을 나타내며, 참조 번호 26은 상기 장벽금속막(22) 상에 형성되는 슬릿(slit) 형태의 불량 부위를 나탄내다.FIG. 4 is a perspective view showing a film deposition state in the case where a barrier metal film made of TiN is formed on a metal film having large grooving. In the figure, reference numeral 20 denotes a metal film composed of an aluminum alloy, reference numeral 22 denotes a barrier metal film composed of TiN, reference numerals G1, G2, and G3 denote particles constituting the metal film 20, and reference numeral 24 Represents grooves formed between the particles G1, G2, and G3, and reference numeral 26 denotes a slit-like defective portion formed on the barrier metal film 22.
상기 도면에서는, 알루미늄 플로우잉 기술을 적용하여 제조된 금속 배선 상에 장벽금속을 증착할 경우, 그루빙이 심하게 나타나는 부분에서 증착 불량 현상이 발생하여 장벽금속막(22)이 슬릿 형태로 갈라지게는 현상을 확인할 수 있다. 이러한 현상으로 인해, 후속 공정에서 감광막을 현상할 때 상기 금속막(22)이 화학 약품에 쉽게 노출되므로 부식성 피팅이 발생되기도 하고, 또한 화학 약품이 슬릿 사이로 흘러들어가 식각공정 후 잔류물이 남게 될 경우에는 라인 쇼트(line short)가 유발되기도 한다.In the drawing, when the barrier metal is deposited on a metal wiring manufactured by applying aluminum flowing technology, poor deposition occurs in a portion where grooving appears severely, so that the barrier metal film 22 splits into a slit. The phenomenon can be confirmed. Due to this phenomenon, when the photoresist film is developed in a subsequent process, the metal film 22 is easily exposed to chemicals, so that a corrosive fitting may occur, and chemicals flow between the slits and remain after the etching process. In some cases, a line short may be caused.
둘째, 기 언급된 바와 같은 알루미늄 플로우 기술을 적용하더라도, 종횡비가 1이 넘는 경우에는 예외없이 도 1C에 도시된 형태의 보이드(void)(v)가 생겨나, 금속 배선의 신뢰성이 저하되는 문제점이 발생된다.Second, even if the aluminum flow technology as mentioned above is applied, if the aspect ratio is more than 1, voids (v) of the type shown in Fig. 1C are generated without exception, resulting in a problem that the reliability of the metal wiring is degraded. do.
최근에는 배선의 신뢰성을 향상시키기 위한 한 방법으로서, 이러한 보이드 발생을 제거하고 단차 문제를 개선하기 위하여, 종래의 스퍼터링 장치에 컬리메이터(collimator)를 부착한 개선된 형태의 스퍼터링 장치를 이용하여 배선 금속을 증착시키는 연구가 활발히 진행되고 있다.Recently, as a method for improving the reliability of wiring, in order to eliminate such void generation and improve the step problem, the wiring metal is improved by using an improved type of sputtering apparatus in which a collimator is attached to a conventional sputtering apparatus. Research into depositing is proceeding actively.
도 5에는 이러한 목적에 의해 개발되어진 컬리메이트가 구비된 스퍼터링 장치의 단면 구조를 나타낸 개략도가 도시되어 있다.5 is a schematic view showing a cross-sectional structure of a sputtering apparatus equipped with a collimator developed for this purpose.
상기 스퍼터링 장치는, 반도체 기판(30)이 놓여지는 양극전극(32)과 금속 타깃(34)이 장착되는 음극전극(36)이 서로 대향되도록 배치되어 있고, 그 사이에는 상기 반도체 기판(30)에 가까운 위치에 정육각형으로 구성된 그물 모양의 채 형상을 갖는 전도체 재질의 컬리메이터(38)가 장착되어 있는 구조로 이루어져 있다. 이때, 양극전극(32) 위에 놓여지는 상기 반도체 기판(30)은 도 1A에 도시된 바와 같이 콘택 홀(a)이 형성되어 있는 상태이며, 여기서 사용되는 금속 타깃(34)은 알루미늄이나 알루미늄 합금 타깃이다.In the sputtering apparatus, the anode electrode 32 on which the semiconductor substrate 30 is placed and the cathode electrode 36 on which the metal target 34 is mounted are disposed to face each other, and the semiconductor substrate 30 is disposed on the semiconductor substrate 30 therebetween. It consists of a structure in which a collimator 38 made of a conductive material having a mesh shape formed of a regular hexagon in a close position is mounted. In this case, the semiconductor substrate 30 placed on the anode electrode 32 is in a state in which a contact hole a is formed as shown in FIG. 1A, and the metal target 34 used here is made of aluminum or an aluminum alloy target. to be.
따라서, 상기 스퍼터링 장치는 다음과 같은 방법으로 기판(30) 상의 콘택 홀에 배선 금속인 알루미늄이나 알루미늄 합금을 증착하게 된다.Therefore, the sputtering apparatus deposits aluminum or an aluminum alloy, which is a wiring metal, in a contact hole on the substrate 30 in the following manner.
즉, 고속으로 충돌하는 플라즈마(plasma)(예컨대, Ar 이온)에 충돌되어 금속 타깃의 입자가 반도체 기판(30)으로 스퍼터링될 때, 자유각도로 입사하는 알루미늄이나 알루미늄 합금 입자 중, 컬리메이터(38)에 충돌하는 것은 걸러지고, 충돌하지 않고 직진하는 입자만이 통과된다. 이 컬리메이트(38)를 통과한 입자가 반도체 기판(30) 상의 콘택 홀(a) 표면에 증착되는 것이다. 이와 같은 원리에 의해 콘택 홀(a) 표면에 금속 타깃의 재료가 스퍼터링되는 것을 컬리메이티드 스퍼터링 방식이라 한다.That is, when colliding with plasma (for example, Ar ions) colliding at high speed and the particles of the metal target are sputtered to the semiconductor substrate 30, among the aluminum or aluminum alloy particles incident at a free angle, the collimator 38 ) Collisions are filtered out, and only particles that go straight without colliding are passed through. Particles having passed through the matrix 38 are deposited on the surface of the contact hole a on the semiconductor substrate 30. The sputtering of the material of the metal target on the surface of the contact hole (a) by such a principle is called a collimated sputtering method.
이러한 컬리메이티드 방식으로 배선 금속을 증착하게 되면, 기존의 스퍼터링 공정에서, 도 1B에 도시된 바와 같이 오버행(over hang) 부분(h)이 콘택 홀(a)의 바닥으로 도착하는 타깃 입자를 방해(blocking)하므로써, 발생되는 단차 불량 문제(이를 shadow effect라 한다)를 최소화할 수 있게 된다.When the wiring metal is deposited in such a collimated manner, in the conventional sputtering process, as shown in FIG. 1B, the overhang portion h hinders the target particles arriving at the bottom of the contact hole a. By blocking, it is possible to minimize the step error problem (called the shadow effect).
그러나, 본 기술은 실제 사용함에 있어 다음과 같은 많은 문제점들을 발생시킨다. 이를 도 6에 도시된 개략도를 참조하여 살펴본다. 상기 개략도에는 도 5에 도시된 스퍼터링 장치의 컬리메이트(38)를 통과하는 알루미늄이나 알루미늄 합금 입자(b)의 구체적인 형상이 확대 도시되어 있다.However, the present technology causes many problems in practical use as follows. This will be described with reference to the schematic diagram shown in FIG. 6. The schematic diagram shows an enlarged view of the specific shape of aluminum or aluminum alloy particles (b) passing through the collimator 38 of the sputtering apparatus shown in FIG. 5.
즉, 금속 타킷(34)으로부터 스퍼터링된 알루미늄이나 알루미늄 합금 입자 중, 컬리메이터(38)에 대해 직각이 아닌 임의의 방향으로 도달한 입자(b)들은 컬리메이터(38)를 통과하지 못하고, 상기 개략도의 c 부분과 같이 컬리메이트에 붙게(sticking)되고, 그에 따라서 컬리메이트(38)의 슬릿 사이즈(slit size)가 감소하게 된다.That is, among the aluminum or aluminum alloy particles sputtered from the metal target 34, particles (b) reaching in any direction other than the right angle to the collimator 38 do not pass through the collimator 38, and the schematic diagram is as described above. Sticking to the collimates, as in part c, reduces the slit size of the collimates 38.
이로 인해, 상기 컬리메이터(38)에 충돌되지 않고 반도체 기판(30)의 콘택 홀(a) 바닥에 도달되는 입자(b)의 량이 그만큼 줄어들게 되므로, 증착율(deposition rate)이 감소하게 되는 문제 및 그에 따른 재현성의 저하 문제 등이 발생된다. 이러한 증착율 감소 문제는 증착 횟수가 증가할수록 더욱 심해진다. 특히, 컬리메이터(38)에 붙어 있던 입자가 기판쪽으로 다시 떨어짐으로써 발생되는 파티클(particle) 문제는 막질 불량을 일으키는 주요 요인으로 작용하게 되어, 반도체 소자에 치명적인 손상을 가하게 된다.As a result, since the amount of particles (b) that reach the bottom of the contact hole (a) of the semiconductor substrate 30 without colliding with the collimator 38 is reduced by that amount, the deposition rate is reduced and thus The problem of such a decrease in reproducibility occurs. This problem of decreasing the deposition rate becomes more severe as the number of depositions increases. In particular, particle problems caused by the particles adhering to the collimator 38 to fall back to the substrate act as a major factor causing film defects, and cause a fatal damage to the semiconductor device.
따라서, 이와 같은 컬리메이티드 스퍼터링 기술이 양산성을 갖는 기술로써의 역할을 제대로 하기 위해서는, 먼저 기 언급된 바와 같은 제반 문제점들을 해결하기 위한 많은 연구 개발들이 선행되어야 한다.Therefore, in order for such a collimated sputtering technology to function properly as a mass-producing technology, many research and developments for solving the above-mentioned problems must be preceded first.
이에 본 발명에서는 알루미늄 플로우잉 기술을 발전시키기 위하여 현재 많이 연구 발전되고 있는 컬리메이트와 같은 스퍼터링 기술 대신에, 금속 입자의 입경과 그루빙에 많은 영향을 주는 플로우와 냉각 기술을 중심으로 배선의 신뢰성을 향상시키고자 한다.Therefore, in the present invention, instead of sputtering techniques such as collimates, which are currently researched and developed in order to develop aluminum flowing technology, the reliability of the wiring is mainly focused on the flow and cooling technology which greatly affects the particle size and grooving of metal particles. I want to improve.
본 발명의 목적은, 저온에서 증착된 금속막을 용융점 이하의 고온에서 열처리하여 리플로우시킬 때 플로우 온도를 가변시켜 주므로써, 배선 금속의 그루빙 발생을 억제하여 금속 배선의 신뢰성을 향상시킬 수 있도록 한 반도체 소자의 금속 배선 형성방법을 제공함에 있다.SUMMARY OF THE INVENTION An object of the present invention is to change the flow temperature when a metal film deposited at a low temperature is heat-treated at a high temperature below the melting point, thereby varying the flow temperature, thereby suppressing the occurrence of grooving of the wiring metal, thereby improving reliability of the metal wiring. The present invention provides a method for forming a metal wiring of a semiconductor device.
도 1A 내지 1C는 종래 기술에 의한 반도체 소자의 금속 배선 형성방법을 나타낸 공정수순도,1A to 1C are process flowcharts showing a metal wiring formation method of a semiconductor device according to the prior art;
도 2는 종래 기술에 의한 반도체 소자의 금속 배선 형성시, 플로우 챔버와 냉각실을 거치는 동안의 온도 프로파일을 나타낸 그래프,2 is a graph showing a temperature profile during a flow chamber and a cooling chamber when forming a metal wiring of a semiconductor device according to the prior art;
도 3A 및 도 3B는 그루빙 발생을 설명하기 위한 알루미늄 입자들의 구성을 나타낸 개략도,3A and 3B are schematic diagrams showing the configuration of aluminum particles for explaining grooving occurrence;
도 4은 그루빙이 발생된 금속막 상에 장벽금속막을 형성한 경우의, 막 증착 상태를 나타낸 사시도,4 is a perspective view showing a film deposition state when a barrier metal film is formed on a metal film in which grooving is generated;
도 5는 종래의 컬리메이트가 구비된 스퍼터링 장치의 단면 구조를 나타낸 개략도,5 is a schematic view showing a cross-sectional structure of a sputtering apparatus equipped with a conventional collimator,
도 6는 도 5에 제시된 스퍼터링 장치의 컬리메이트를 통과하는 금속 입자의 형상을 확대 도시한 개략도,6 is an enlarged schematic view showing the shape of the metal particles passing through the collimator of the sputtering apparatus shown in FIG. 5;
도 7A 내지 도 7C는 본 발명의 실시예에 따른 반도체 소자의 금속 배선 형성방법을 도시한 공정수순도,7A to 7C are process flowcharts illustrating a metal wiring forming method of a semiconductor device according to an embodiment of the present invention;
도 8은 본 발명에 의한 반도체 소자의 금속 배선시, 플로우 챔버와 냉각 챔버를 거치는 동안의 온도 프로파일을 나타낸 그래프.8 is a graph showing a temperature profile during a metal wiring of a semiconductor device according to the present invention during a flow chamber and a cooling chamber.
상기와 같은 목적을 달성하기 위하여 본 발명에서는, 반도체 기판 상에 저온에서 금속막을 증착하는 단계와; 상기 금속막을 용융점 이하의 고온에서 열처리하여 상기 금속막의 입자들을 리플로우시키는 단계 및; 상기 고온 열처리시 이용되는 온도보다 높은 온도에서 상기 반도체 기판을 일정시간 동안 유지시켜, 상기 금속막의 입자들 사이의 그루빙 형성을 방지하는 초고온 열처리 단계로 이루어진 반도체 소자의 배선 형성방법이 제공된다.In order to achieve the above object, the present invention includes the steps of depositing a metal film at a low temperature on a semiconductor substrate; Heat treating the metal film at a high temperature below a melting point to reflow particles of the metal film; A method of forming a wiring of a semiconductor device is provided, which comprises an ultra high temperature heat treatment step of maintaining the semiconductor substrate at a temperature higher than the temperature used during the high temperature heat treatment to prevent grooving between particles of the metal film.
이때, 상기 저온으로는 150℃ 이하의 온도가 바람직하며, 상기 고온으로는 0.7T ~ 0.9T(T는 상기 금속막을 구성하는 금속의 용융점이다) 범위의 온도가 바람직하다. 그리고, 상기 초고온으로는 T(T는 상기 금속막을 구성하는 금속의 용융점이다) 이하의 온도를 가지되, 상기 고온보다 약 0.05T ~ 0.2T(T는 상기 금속막을 구성하는 금속의 용융점이다) 정도 높은 온도가 바람직하다. 상기 초고온 열처리 단계는 20초 ~ 40초 범위 내에서 실시된다.At this time, the temperature is preferably 150 ° C or lower, and the temperature is preferably in the range of 0.7T to 0.9T (T is the melting point of the metal constituting the metal film). The ultra-high temperature has a temperature below T (T is the melting point of the metal constituting the metal film), but is about 0.05T to 0.2T (T is the melting point of the metal constituting the metal film). High temperatures are preferred. The ultra high temperature heat treatment step is carried out within 20 seconds to 40 seconds.
본 발명에 의하면, 상기 초고온 열처리 단계 후, 후속 반도체 소자의 제조공정을 수행하기 전에, 열기구를 사용하여 상기 반도체 기판 상의 금속막을 서서히 냉각시켜 주는 것이 바람직하다. 상기 냉각은 가열온도를 초당 1도씩 낮추도록 진행되며, 상기 금속막은 0.5T ~ 0.8T(T는 상기 금속막을 구성하는 금속의 용융점이다) 범위의 온도까지 냉각된다. 이때, 상기 초고온 열처리 단계는 상기 고온 열처리가 실시된 플로우 챔버 내에서 진공을 깨지 않고 공정을 수행할 수도 있고, 상기 고온 열처리가 실시된 플로우 챔버와 동일한 진공도를 갖는 다른 플로우 챔버를 이용하여 공정을 수행할 수도 있다.According to the present invention, it is preferable to gradually cool the metal film on the semiconductor substrate using a hot air balloon after the ultra-high temperature heat treatment step and before performing a subsequent semiconductor device manufacturing process. The cooling is performed to lower the heating temperature by 1 degree per second, and the metal film is cooled to a temperature in the range of 0.5T to 0.8T (T is the melting point of the metal constituting the metal film). In this case, the ultra-high temperature heat treatment may be performed without breaking the vacuum in the flow chamber in which the high temperature heat treatment is performed, or the process may be performed using another flow chamber having the same degree of vacuum as the flow chamber in which the high temperature heat treatment is performed. You may.
본 발명에서, 상기 금속막은 알루미늄 또는 알루미늄 합금을 사용하여 형성시킬 수 있다. 바람직하게는 Si의 함량이 0.5% 이하인 알루미늄 합금을 사용하여 형성한다.In the present invention, the metal film may be formed using aluminum or an aluminum alloy. Preferably, it is formed using an aluminum alloy having a content of Si of 0.5% or less.
상기와 같이 플로우 온도를 가변하여 금속 배선을 형성한 결과, 배선을 이루는 금속막 입자들의 입경과 그루빙을 줄일 수 있을 뿐 아니라 보이드 발생을 제거할 수 있게 된다.As a result of forming the metal wiring by varying the flow temperature as described above, the particle size and grooving of the metal film particles constituting the wiring can be reduced as well as voids can be eliminated.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.
도 7A 내지 도 7C는 알루미늄 플로우잉 기술을 적용시킨, 본 발명에 의한 반도체 소자의 금속 배선 형성방법을 나타낸 공정수순도이다. 상기 공정수순도에는 각 공정 단계에서의 금속막을 구성하는 금속막 입자의 형상과, 이때의 그루빙 생성 상태를 나타낸 도면이 함께 제시되어 있다. 상기 공정수순도를 참조하여 종래의 금속 배선 형성방법을 살펴보면 다음과 같다.7A to 7C are process flowcharts showing a method for forming metal wirings of a semiconductor device according to the present invention to which aluminum flowing technology is applied. The process purity is shown together with the shape of the metal film particles constituting the metal film in each process step and the grooving state at this time. Looking at the conventional metal wiring forming method with reference to the process flow chart as follows.
도 7A는 콘택 홀이 형성된 반도체 기판 예컨대, 실리콘 기판(40) 상에 알루미늄 또는 알루미늄 합금으로 구성된 금속막(44)을 형성하는 단계를 나타낸다. 이를 구체적으로 설명하면, 먼저 불순물 도핑 영역(미 도시)이 형성되어 있는 실리콘 기판(40) 상에 절연막(42)을 0.8μm ~ 1.6μm의 두께로 형성한다. 그 다음, 상기 실리콘 기판(40)의 표면이 소정 부분 노출되도록 상기 절연막(42)을 식각하여 콘택 홀(a)을 형성한다. 이때, 형성된 상기 콘택 홀(a)의 개구부 크기(직경 또는 폭)는 0.5μm ~ 1.0μm이다.FIG. 7A illustrates a step of forming a metal film 44 made of aluminum or an aluminum alloy on a semiconductor substrate having a contact hole, for example, a silicon substrate 40. In detail, first, the insulating film 42 is formed to a thickness of 0.8 μm to 1.6 μm on the silicon substrate 40 on which the impurity doped region (not shown) is formed. Next, the insulating layer 42 is etched to expose a predetermined portion of the surface of the silicon substrate 40 to form a contact hole a. At this time, the opening size (diameter or width) of the formed contact hole a is 0.5 μm to 1.0 μm.
이어, 상기 절연막(42)의 전표면과 콘택 홀(a)의 내면 및 실리콘 기판(40)의 노출된 표면 상에 저온에서 금속을 증착시켜 두께 6000Å의 금속막(44)을 형성한다. 상기 금속막(44)은 알루미늄에 Cu, Si, Ge 등의 원소들을 하나 이상 포함시킨 알루미늄 합금(예컨대, Al-Cu이나 Al-Si-Cu 또는 Al-Ge등)으로 형성되는데, 바람직하게는 0.5% 이하의 Si을 함유하는 알루미늄 합금(예컨대, Al-Si(0.2%)-Cu(0.5%))이 사용된다.Subsequently, a metal film 44 having a thickness of 6000 표 is formed by depositing metal at low temperature on the entire surface of the insulating layer 42, the inner surface of the contact hole a, and the exposed surface of the silicon substrate 40. The metal film 44 is formed of an aluminum alloy (eg, Al-Cu, Al-Si-Cu, Al-Ge, etc.) including one or more elements such as Cu, Si, and Ge in aluminum, preferably 0.5. Aluminum alloys containing up to% Si (eg Al-Si (0.2%)-Cu (0.5%)) are used.
이때, 상기 금속은 150℃ 이하의 저온에서 4mTorr 이하의 Ar 분위기에서 스퍼터링법에 의해 100Å ~ 150Å의 속도로 증착한다. 상기 금속의 증착은 온도가 낮을수록 표면 자유에너지가 커서 리플로우 특성이 양호하다. 따라서, 상기 금속은 가능한 한 저온에서 증착시키는 것이 유리하고, 상온에서 증착시키는 것이 바람직하다.At this time, the metal is deposited at a rate of 100 kPa to 150 kPa by the sputtering method in an Ar atmosphere of 4 mTorr or less at a low temperature of 150 ° C or less. In the deposition of the metal, the lower the temperature, the greater the surface free energy and the better the reflow characteristic. Therefore, it is advantageous to deposit the metal at as low a temperature as possible, and preferably at room temperature.
이와 같이 형성된 상기 금속막(44)은 상기 금속막을 구성하는 금속 입자(예컨대, 알루미늄)의 입경이 작고, 금속 입자의 표면 자유에너지가 큰 특징을 갖는다. 도 7(A-1)에는 상기와 같은 특징을 갖는 금속막의 d 부분에 해당되는 금속 입자들의 형상이 도시되어 있으며, 도 7(A-2)에는 상기와 같은 금속 입자들로 구성된 금속막(44)의 표면에 형성된 구루빙의 형상이 도시되어 있다.The metal film 44 thus formed has a small particle size of the metal particles (eg, aluminum) constituting the metal film, and a large surface free energy of the metal particles. 7 (A-1) shows the shape of the metal particles corresponding to the d portion of the metal film having the above characteristics, Figure 7 (A-2) is a metal film 44 composed of the metal particles as described above The shape of the guruvings formed on the surface of) is shown.
도 7B는 플로우 챔버 내에서의 고온 열처리를 통하여 상기 금속막(44)의 금속으로 콘택 홀(a)을 매립하는 단계이다.7B is a step of filling the contact hole a with the metal of the metal film 44 through the high temperature heat treatment in the flow chamber.
이를 구체적으로 설명하면, 먼저 도 7A에 도시된 바와 같이 실리콘 기판(40) 상에 금속막(44)을 형성한 후, 상기 실리콘 기판(1)을 진공 브레이크 없이 플로우 챔버로 이송시키고, 상기 챔버 내의 분위기를 초고진공 상태(예컨대, 10e-7 torr 정도의 진공도)로 만든 다음, 상기 챔버 내의 온도를 플로우가 일어날 수 있는 온도로 세팅한 뒤 약 40초 이상, 바람직하게는 1분 30초간 열처리한다. 열처리시 사용되는 상기 챔버의 온도는 0.7T ~ 0.9T(T는 상기 금속막을 구성하는 금속의 용융점이다)이다.Specifically, first, as shown in FIG. 7A, the metal film 44 is formed on the silicon substrate 40, and then the silicon substrate 1 is transferred to the flow chamber without a vacuum brake, and the inside of the chamber The atmosphere is made in an ultra-high vacuum state (eg, a vacuum degree of about 10e-7 torr), and then the temperature in the chamber is set to a temperature at which flow can occur, and then heat-treated for at least about 40 seconds, preferably 1 minute and 30 seconds. The temperature of the chamber used during the heat treatment is 0.7T to 0.9T (T is the melting point of the metal constituting the metal film).
이 과정에서, 상기 금속막(44)의 알루미늄의 입자가 자유 에너지가 높은 곳에서 낮은 곳으로 이동하는 플로우 현상이 일어나게 되고, 증착된 상기 금속막(44)의 금속이 콘택 홀(a) 내로 흘러들어가 콘택 홀(a)을 매립하게 된다. 그 결과, 도시된 바와 같이 금속막이 콘택 홀(a) 내를 채우는 형태의 금속 배선(44')이 형성된다. 그러나, 콘택 홀(a)의 종횡비가 1 이상인 경우에는 여전히 상기 배선(44') 내에 도시된 형태의 보이드(미 도시)가 존재하게 된다.In this process, a flow phenomenon occurs in which aluminum particles of the metal film 44 move from a place where the free energy is high to a low place, and the metal of the deposited metal film 44 flows into the contact hole a. The contact hole a is buried. As a result, as shown, a metal wiring 44 'is formed in which the metal film fills the inside of the contact hole a. However, when the aspect ratio of the contact hole a is 1 or more, voids (not shown) of the type shown in the wiring 44 'still exist.
이때, 상기 금속 배선(44')은 상기 금속막(44)을 구성하는 금속이 콘택 홀(a)을 매립하는 과정에서 에너지가 소모되었기 때문에 도 7A의 금속막(44)에 비해, 금속 입자의 표면 에너지는 작고, 상기 금속막을 구성하는 금속 입자(예컨대, 알루미늄)의 입경이 크다는 특징을 갖는다. 이와 같이 금속 입자의 입경이 증가한 것은 고온 열처리에 의해 금속 입자의 크기가 증가했기 때문이다.At this time, the metal wire 44 ′ has a higher energy consumption than the metal film 44 of FIG. 7A because energy is consumed in the process of filling the contact hole a with the metal constituting the metal film 44. Surface energy is small and the particle size of the metal particle (for example, aluminum) which comprises the said metal film is large. The increase in the particle size of the metal particles is due to the increase in the size of the metal particles by high temperature heat treatment.
도 7(B-1)에는 상기와 같은 특징을 갖는 금속 배선의 d' 부분에 해당되는 금속 입자들의 형상이 도시되어 있으며, 도 7(B-2)에는 상기와 같은 금속 입자들로 구성된 금속막의 표면에 형성된 구루빙의 형상이 도시되어 있다. 상기 도면을 참조하면, 도 7A의 경우에 비해 상기 금속 배선(44')을 구성하는 금속막의 그루빙이 더 커졌음을 알 수 있다.7 (B-1) shows the shape of the metal particles corresponding to the d 'portion of the metal wiring having the above characteristics, and FIG. 7 (B-2) shows the shape of the metal film composed of the metal particles as described above. The shape of the guruvings formed on the surface is shown. Referring to the drawing, it can be seen that the grooving of the metal film constituting the metal wire 44 'is larger than in the case of FIG. 7A.
도 7C는 초고온 열처리를 통하여, 상기 금속 배선(44')을 구성하는 금속막의 보이드를 없애는 단계이다.FIG. 7C is a step of removing voids of the metal film constituting the metal wire 44 'through ultra high temperature heat treatment.
이를 구체적으로 설명하면, 먼저 도 7B의 고온 열처리 공정이 완료되면, 진공 브레이크 없이 상기 금속 배선(44')이 형성된 실리콘 기판(40)을 다른 플로우 챔버로 이송시키고, 상기 챔버 내의 분위기를 초고진공 상태(예컨대, 10e-7 torr 정도의 진공도)로 만든 다음, 상기 챔버 내의 온도를 상기 고온의 온도보다 0.05T ~ 0.2T(T는 상기 금속막을 구성하는 금속의 용융점이다) 만큼 높게 세팅하여 열처리 공정을 수행한다.Specifically, when the high temperature heat treatment process of FIG. 7B is completed, the silicon substrate 40 on which the metal wiring 44 'is formed is transferred to another flow chamber without a vacuum brake, and the atmosphere in the chamber is ultra-high vacuum state. (E.g., a vacuum degree of about 10e-7 torr), and then set the temperature in the chamber higher than the high temperature by 0.05T to 0.2T (T is the melting point of the metal constituting the metal film). Perform.
이때, 상기 초고온은 고온의 온도보다는 높으나, 온도의 가변 범위는 T(T는 상기 금속막을 구성하는 금속의 용융점이다)이하를 값을 가지도록 설정되며, 상기 초고온 열처리 공정은 플로우 챔버의 이동없이 고온 열처리 공정시 이용되던 플로우 챔버에서 그대로 실시할 수도 있다.At this time, the ultra-high temperature is higher than the temperature of the high temperature, but the variable range of the temperature is set to have a value of T (T is the melting point of the metal constituting the metal film) or less, the ultra-high heat treatment process is a high temperature without moving the flow chamber It may be carried out as it is in the flow chamber used during the heat treatment process.
이와 같이 초고온 열처리된 상기 금속 배선(44')은 도 7B에 도시된 금속 배선(44')보다 금속 입자(예컨대, 알루미늄)의 입경이 크다는 특징을 갖는다. 또한, 이 과정에서는 고온 열처리 단계에서 제거되지 않은 보이드를 제거할 수 있다는 특징을 갖는다.The metal wire 44 'subjected to the ultra high temperature heat treatment has a feature that a particle size of metal particles (for example, aluminum) is larger than that of the metal wire 44' shown in FIG. 7B. In addition, this process is characterized in that it is possible to remove voids that are not removed in the high temperature heat treatment step.
도 7(C-1)에는 상기와 같은 특징을 갖는 금속 배선의 d 부분에 해당되는 금속 입자들의 형상이 도시되어 있으며, 도 7(C-2)에는 상기와 같은 금속 입자들로 구성된 금속막의 표면에 형성된 구루빙의 형상이 도시되어 있다. 상기 도면을 참조하면, 도 7B의 경우에 비해 상기 금속 배선(44')을 구성하는 금속막의 그루빙이 완만해졌음을 알 수 있다.7 (C-1) shows the shape of the metal particles corresponding to the d portion of the metal wiring having the above characteristics, and FIG. 7 (C-2) shows the surface of the metal film composed of the metal particles as described above. The shape of the grooving formed in is shown. Referring to the figure, it can be seen that the grooving of the metal film constituting the metal wiring 44 'is smoother than in the case of FIG. 7B.
상기 초고온 열처리 후, 금속 배선(44')이 형성된 실리콘 기판(40)을 테플론으로 제조된 캐리어(carrier: 웨이퍼 카세트라고도 한다)에 넣기 위하여, 상기 실리콘 기판(40)을 냉각 챔버에 넣어 상기 금속 배선을 구성하는 금속막을 0.5T ~ 0.8T(T는 상기 금속막을 구성하는 금속의 용융점이다)의 온도까지 냉각시킨다. 이때, 상기 냉각은 열기구를 이용하여 가열온도를 초당 1도씩 서서히 낮추는 방식으로 실시한다. 이와 같이, 서서히 냉각시켜주게 되면 그루빙이 억제된 상태를 유지할 수 있게 된다.After the ultra-high temperature heat treatment, the silicon substrate 40 is placed in a cooling chamber in order to insert the silicon substrate 40 on which the metal wiring 44 'is formed into a carrier made of Teflon. The metal film constituting the metal film is cooled to a temperature of 0.5T to 0.8T (T is the melting point of the metal constituting the metal film). At this time, the cooling is carried out by gradually lowering the heating temperature by 1 degree per second using a hot air balloon. As such, when gradually cooled, the state in which grooving is suppressed can be maintained.
그 결과, 보다 평활한 표면을 갖는 금속막을 형성할 수 있게 되어 후속 공정 진행이 용이해지게 되고, 장벽 금속막 형성시에는 장벽 금속막의 단차 피복성을 개선할 수 있게 되어 금속막의 내약품성 및 내부식성을 향상시킬 수 있게 된다.As a result, it is possible to form a metal film having a smoother surface, thereby facilitating the subsequent process, and when forming the barrier metal film, it is possible to improve the step coverage of the barrier metal film, thereby improving chemical resistance and corrosion resistance of the metal film. It will be possible to improve.
도 8에는 이와 같이 온도가 가변되도록 구성된 알루미늄 플로우잉 공정을 적용하여 반도체 소자의 금속 배선을 형성한 경우에 있어서, 플로우 챔버 및 냉각 챔버를 거치는 동안의 온도 프로파일을 나타낸 그래프가 도시되어 있다.FIG. 8 is a graph illustrating a temperature profile during the flow chamber and the cooling chamber in the case where the metal wiring of the semiconductor device is formed by applying the aluminum flowing process configured to change the temperature as described above.
상기 그래프에서는 고온 열처리 단계와 초고온 열처리 단계에서 각각 다른 플로우 챔버를 사용하여 공정을 진행한 경우를 나타낸 것으로, 고온 열처리 단계를 스텝1, 초고온 열처리 단계를 스텝2, 냉각 단계를 스텝3으로 구분하여 놓았으며, 고온 열처리시 사용된 챔버를 플로우 챔버1이라 하고, 초고온 열처리시 사용되는 플로우 챔버를 플로우 챔버2라 명하였다.The graph shows a case where the process is performed using different flow chambers in the high temperature heat treatment step and the ultra high temperature heat treatment step, and the high temperature heat treatment step is divided into step 1, the ultra high temperature heat treatment step into step 2, and the cooling step into step 3. The chamber used for the high temperature heat treatment was referred to as flow chamber 1, and the flow chamber used for the ultra high temperature heat treatment was referred to as flow chamber 2.
상기 그래프를 참조하면, 본 발명이 고온 열처리 단계인 스텝1과 초고온 열처리 단계인 스텝2를 거쳐, 금속막을 구성하는 금속 입자를 리플로우시키는 방식으로 반도체 소자의 금속 배선을 형성하여 그루빙 발생을 억제시킴을 알 수 있다.Referring to the graph, the present invention forms the metal wiring of the semiconductor element in a manner of reflowing the metal particles constituting the metal film through step 1, which is a high temperature heat treatment step, and step 2, which is an ultra high temperature heat treatment step, thereby suppressing the occurrence of grooving. It can be seen.
상술한 바와 같이 본 발명에 의하면, 알루미늄 플로우잉 공정시 온도를 가변시켜 주므로써 1) 그루빙 발생을 억제할 수 있게 되어 후속 공정을 보다 용이하게 실시할 수 있으며, 2) 금속 배선의 내약품성 및 내부식성을 향상시킬 수 있게 되고, 3) 종횡비가 1이 넘는 고집적화된 소자에서의 보이드 발생을 억제할 수 있는 고신뢰성의 금속 배선을 형성할 수 있게 된다.As described above, according to the present invention, by varying the temperature during the aluminum flow process, 1) grooving can be suppressed, so that subsequent processes can be carried out more easily; 2) chemical resistance and Corrosion resistance can be improved, and 3) highly reliable metal wiring can be formed which can suppress the generation of voids in highly integrated devices having an aspect ratio of more than one.
Claims (19)
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960062463A KR100213447B1 (en) | 1996-12-06 | 1996-12-06 | Method for forming metal interconnector of semiconductor device |
| JP9164675A JPH10172923A (en) | 1996-12-06 | 1997-06-20 | Forming mehtod for metallic wiring for semiconductor device |
| TW086111997A TW355836B (en) | 1996-12-06 | 1997-08-21 | Sputtering methods for forming metal interconnect lines in semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960062463A KR100213447B1 (en) | 1996-12-06 | 1996-12-06 | Method for forming metal interconnector of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980044376A true KR19980044376A (en) | 1998-09-05 |
| KR100213447B1 KR100213447B1 (en) | 1999-08-02 |
Family
ID=19486207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960062463A KR100213447B1 (en) | 1996-12-06 | 1996-12-06 | Method for forming metal interconnector of semiconductor device |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH10172923A (en) |
| KR (1) | KR100213447B1 (en) |
| TW (1) | TW355836B (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030002787A (en) * | 2001-06-29 | 2003-01-09 | 주식회사 하이닉스반도체 | Method for forming the metal plug of semiconductor device |
| KR100753468B1 (en) * | 2005-03-11 | 2007-08-31 | 삼성전기주식회사 | Wiring material, wiring substrate and process for forming wiring substrate |
| KR100864189B1 (en) * | 2001-04-23 | 2008-10-20 | 소니 가부시끼 가이샤 | Metallic film forming method and semiconductor device manufacturing method |
| KR20120049477A (en) * | 2010-11-09 | 2012-05-17 | 에스케이하이닉스 주식회사 | Metal line forming method of semiconductor devices |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7345350B2 (en) | 2003-09-23 | 2008-03-18 | Micron Technology, Inc. | Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias |
-
1996
- 1996-12-06 KR KR1019960062463A patent/KR100213447B1/en not_active IP Right Cessation
-
1997
- 1997-06-20 JP JP9164675A patent/JPH10172923A/en not_active Withdrawn
- 1997-08-21 TW TW086111997A patent/TW355836B/en not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100864189B1 (en) * | 2001-04-23 | 2008-10-20 | 소니 가부시끼 가이샤 | Metallic film forming method and semiconductor device manufacturing method |
| KR20030002787A (en) * | 2001-06-29 | 2003-01-09 | 주식회사 하이닉스반도체 | Method for forming the metal plug of semiconductor device |
| KR100753468B1 (en) * | 2005-03-11 | 2007-08-31 | 삼성전기주식회사 | Wiring material, wiring substrate and process for forming wiring substrate |
| KR20120049477A (en) * | 2010-11-09 | 2012-05-17 | 에스케이하이닉스 주식회사 | Metal line forming method of semiconductor devices |
Also Published As
| Publication number | Publication date |
|---|---|
| TW355836B (en) | 1999-04-11 |
| JPH10172923A (en) | 1998-06-26 |
| KR100213447B1 (en) | 1999-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0421735B1 (en) | Method of Manufacturing a Semiconductor Device | |
| US4988423A (en) | Method for fabricating interconnection structure | |
| US6057223A (en) | Passivated copper conductive layers for microelectronic applications | |
| US4937652A (en) | Semiconductor device and method of manufacturing the same | |
| US5843843A (en) | Method for forming a wiring layer a semiconductor device | |
| US6016010A (en) | Voidless metallization on titanium aluminide in an interconnect | |
| US5668055A (en) | Method of filling of contact openings and vias by self-extrusion of overlying compressively stressed matal layer | |
| EP0478871B1 (en) | Formation of contact plugs by blanket CVD deposition and etchback | |
| JP3535893B2 (en) | Method for forming metal layer of semiconductor device | |
| JPH04363024A (en) | Manufacture of semiconductor device | |
| US6215188B1 (en) | Low temperature aluminum reflow for multilevel metallization | |
| US20020173144A1 (en) | Method of manufacturing a semiconductor device | |
| KR100213447B1 (en) | Method for forming metal interconnector of semiconductor device | |
| KR0183729B1 (en) | Metal layer forming method of pole thin film and wiring method using it | |
| US6617231B1 (en) | Method for forming a metal extrusion free via | |
| JPH07130855A (en) | Wiring structure of semiconductor device and wiring formation method | |
| US6395629B1 (en) | Interconnect method and structure for semiconductor devices | |
| KR950010042B1 (en) | Metalizing method of semiconductor device | |
| US6156645A (en) | Method of forming a metal layer on a substrate, including formation of wetting layer at a high temperature | |
| KR100268950B1 (en) | Method for forming contact metal line of semiconductor device | |
| KR100215830B1 (en) | Forming method for metal wiring | |
| JPH065544A (en) | Manufacture of semiconductor device | |
| JPH11354466A (en) | Method for forming contact point on semiconductor substrate provided with opening for contact point | |
| KR20000073343A (en) | Interconnect Structure for Semiconductor Device | |
| JPH08111455A (en) | Formation of wiring |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080502 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |