JPH10172923A - Forming mehtod for metallic wiring for semiconductor device - Google Patents

Forming mehtod for metallic wiring for semiconductor device

Info

Publication number
JPH10172923A
JPH10172923A JP9164675A JP16467597A JPH10172923A JP H10172923 A JPH10172923 A JP H10172923A JP 9164675 A JP9164675 A JP 9164675A JP 16467597 A JP16467597 A JP 16467597A JP H10172923 A JPH10172923 A JP H10172923A
Authority
JP
Japan
Prior art keywords
metal
metal film
temperature
high temperature
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9164675A
Other languages
Japanese (ja)
Inventor
Eiju Den
永受 田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH10172923A publication Critical patent/JPH10172923A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

PROBLEM TO BE SOLVED: To suppress the formation of grooves in wiring metal, by heat-treating a metal film deposited at a low temperature on a semiconductor substrate at a hot temperature lower than its melting point, and keeping the semiconductor substrate at a temperature higher than this temperature for a specified length of time after that in addition. SOLUTION: Metal is deposited on the surface of an insulating film 42, the internal surface of a contact hole C, and the exposed surface of a silicon substrate 40, and a metal film 44 is formed. Next, the silicon substrate is transferred to a flow chamber, and the atmosphere in the chamber is made into a ultra-high vacuum state. After that, the temperature in the chamber is set to a temperature 0.7T-0.9T (T is the melting point of the metal constituting the metal film), and heat treatment is performed and a metal flow is generated. And distribution metal wires 44' filling up contact holes C formed. Next, the silicon substrate having the distributing metal wires 44' is transferred to another flow chamber. And heat treatment is performed by making the atmosphere in the chamber in a ultra-high vacuum state, and setting the temperature in the chamber higher that the preceding high temperature by about 0.05T-0.2T.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体素子の金属配
線形成方法に係り、より詳細には、コンタクトホール
(Contact Hole)の縦横比(Aspect
Ratio)が大きくてアルミニウムフローイング工
程を適用する必要があるULSI級半導体素子の金属配
線形成方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a metal wiring of a semiconductor device, and more particularly, to an aspect ratio (Aspect) of a contact hole.
The present invention relates to a method for forming a metal wiring of a ULSI-class semiconductor device, which has a large ratio and needs to apply an aluminum flowing step.

【0002】[0002]

【従来の技術】最近、半導体集積回路の微細化が進行さ
れて多層化されることにより、素子の電気的な接続のた
めのコンタクトホールが0.5μm以下に微細化される
だけではなく絶縁膜の平坦化によってコンタクトホール
の深さも1μm以上に増加して、コンタクトホールの縦
横比が2以上に急激に増加する現象が発生するようにな
った。 これによって、既存の物理蒸着(Physic
al Vapour Deposition:PVD)
技術であるスパッタリング(Sputtering)等
を適用して配線金属、例えば、アルミニウム合金を蒸着
すると、前記コンタクトホールでの段差被覆性(Ste
p Coverage:段差面の蒸着厚さ/平滑面の蒸
着厚さ)が10%以下に悪化し、電子移動(Elect
romigration:EM)か応力移動(Stre
ss−migration:SM)等による配線の断線
が発生する。
2. Description of the Related Art Recently, as semiconductor integrated circuits are miniaturized and multilayered, contact holes for electrical connection of elements are not only miniaturized to 0.5 μm or less, but also insulating films are formed. As a result, the depth of the contact hole also increases to 1 μm or more, and the aspect ratio of the contact hole suddenly increases to 2 or more. Thereby, the existing physical vapor deposition (Physic)
al Vapor Deposition (PVD)
When a wiring metal, for example, an aluminum alloy is deposited by applying a technique such as sputtering, the step coverage in the contact hole (Steeling) is increased.
p Coverage: the deposition thickness of the stepped surface / the deposition thickness of the smooth surface) deteriorates to 10% or less, and the electron transfer (Elect)
(EM) or stress transfer (Stre
The disconnection of the wiring due to ss-migration (SM) or the like occurs.

【0003】ここで、前記電子移動は配線に電流が流れ
ることによりアルミニウム原子が電子の流れ方向に移動
して配線の不良を発生させる現象で、不良が発生する形
態としてはアルミニウムの欠損によるボイド(Voi
d)生成と、アルミニウムが集積されるウィスカ(Wh
isker)成長の二つの形態がある。反面、応力移動
不良は配線に電流が流れない状態でも約100℃以上の
温度で放置すると配線が断線される現象で、配線である
アルミニウムと配線を絶縁させる絶縁膜との大きい熱膨
脹係数の差により発生する応力がその主要原因で作用す
る。不良が発生する形態としては、スリット(Sli
t)状でアルミニウム配線が不良になる形態と、アルミ
ニウム(Aluminium)が消失され配線の壁側部
位がV形ウエッジ(Wedge)状になるボイド形態が
ある。
Here, the electron transfer is a phenomenon in which aluminum atoms move in the flow direction of electrons when a current flows through the wiring to cause a defect in the wiring. Voi
d) Generation and whiskers (Wh) on which aluminum is accumulated
isker) There are two forms of growth. On the other hand, stress transfer failure is a phenomenon in which wiring is disconnected when left at a temperature of about 100 ° C. or more even when current does not flow through the wiring, due to a large thermal expansion coefficient difference between aluminum as the wiring and the insulating film that insulates the wiring. The resulting stress acts on its main cause. As a form in which a defect occurs, a slit (Sli
There is a form in which the aluminum wiring is defective in the t) shape, and a void form in which aluminum (Aluminium) is lost and the wall side portion of the wiring has a V-shaped wedge shape.

【0004】したがって、コンタクトホールCの段差被
覆性を改善するため化学蒸着(Chemical Va
pour Deposition:CVD)技術を適用
する研究が進行されている。その代表的な例えとして
は、既に実用化されている技術としてコンタクトホール
が形成されている基板上にタングステンを蒸着して蒸着
厚さ以上にエッチバック(Etch Back)してコ
ンタクトホール内にタングステンプラグ(Tungst
en Plug)を形成する技術と、コンタクトホール
内にだけ選択的にタングステンを成長させる技術があ
る。また、最近では、半導体素子の信頼性を向上させる
ためコンタクトプラグ(Contact Plug)と
配線層を同一物質、例えば、アルミニウムのような物質
を化学気相蒸着を利用して形成する研究も活発に進行さ
れている。しかし、このような化学蒸着技術は。製造単
価が高価であり量産化されなかった技術であるため、現
在は化学蒸着技術に比して低価であり技術の完成度が高
いアルミニウム蒸着技術を利用して段差問題を解決して
いる。
Accordingly, in order to improve the step coverage of the contact hole C, chemical vapor deposition (Chemical Vapor Deposition) is performed.
Researches applying a Pour Deposition (CVD) technique are ongoing. A typical example is a technique that has already been put into practical use. Tungsten is deposited on a substrate on which a contact hole is formed, and etched back (Etch Back) to a thickness greater than the deposition thickness to form a tungsten plug in the contact hole. (Tungst
en Plug) and a technique for selectively growing tungsten only in the contact hole. Also, recently, studies have been actively conducted to form a contact plug and a wiring layer using the same material, for example, a material such as aluminum by using chemical vapor deposition to improve the reliability of a semiconductor device. Have been. However, such a chemical vapor deposition technology. Since the manufacturing cost is high and the technology has not been mass-produced, the step problem is solved at present using aluminum vapor deposition technology which is inexpensive and has a high degree of perfection in comparison with chemical vapor deposition technology.

【0005】前記アルミニウムフローイング(Alum
inium FIowing)技術は、既存のスパッタ
リングを利用した配線形成工程を多少変更したもので、
従来方式のように基板上に配線金属であるアルミニウム
をスパッタリング法で蒸着した後、これをアルミニウム
の溶融点(Melting Point)以下の高温
(例えば、500℃〜650℃)で熱処理することによ
り、アルミニウムを流動させアルミニウムがコンタクト
ホールの下部にも流入されるようにして段差を改善する
技術である。
The aluminum flowing (Alum)
(inium FIowing) technology is a slightly modified wiring formation process using existing sputtering.
Aluminum, which is a wiring metal, is vapor-deposited on a substrate by a sputtering method as in the conventional method, and then heat-treated at a high temperature (for example, 500 ° C. to 650 ° C.) or lower, which is equal to or lower than the melting point of aluminum. To improve the level difference by flowing aluminum into the lower part of the contact hole.

【0006】図3(A)〜図3(C)はこのアルミニウ
ムフローイング技術を利用した従来の半導体素子の金属
配線形成方法を示す工程手順図である。前記工程手順図
を参照して従来の金属配線形成方法について簡略に説明
する。まず、図3(A)に図示されるように。半導体基
板、例えば、シリコン(Silicon)基板1上に絶
縁膜3である酸化膜を蒸着して、シリコン基板1上に形
成される半導体素子と前記半導体素子に信号を伝達する
配線金属が連結される部分の絶縁膜を蝕刻してコンタク
トホールCを形成する。
FIGS. 3A to 3C are process flow charts showing a conventional method for forming a metal wiring of a semiconductor device using this aluminum flowing technique. A conventional method for forming a metal wiring will be briefly described with reference to the above process sequence diagram. First, as shown in FIG. An oxide film serving as an insulating film 3 is deposited on a semiconductor substrate, for example, a silicon substrate 1, and a semiconductor device formed on the silicon substrate 1 is connected to a wiring metal for transmitting a signal to the semiconductor device. A portion of the insulating film is etched to form a contact hole C.

【0007】次に、コンタクトホールCが形成されてい
る前記シリコン基板1の表面に配線金属(例えば、アル
ミニウムまたはアルミニウム合金)をスパッタリングす
るために前記シリコン基板1をスパッタリング装備内に
ローディンク(Loading)させた後、これを前記
装備内のガス抜きチャンバ(Degassing Ch
amber)に移動させ真空状態でシリコン基板1を加
熱するガス抜き工程を実施する。このようにガス抜き工
程を実施する理由は、配線として使用される金属をスパ
ッタリングする時、コンタクトホールC内での金属粒子
の流動性を良好にするためである。前記工程は以後蒸着
される金属膜の溝形成(Grooving)に影響が及
ぶ。
Next, in order to sputter a wiring metal (for example, aluminum or an aluminum alloy) on the surface of the silicon substrate 1 where the contact hole C is formed, the silicon substrate 1 is loaded into a sputtering equipment. After that, it is connected to a degassing chamber (Degassing Ch) in the equipment.
a), and a degassing step of heating the silicon substrate 1 in a vacuum state is performed. The reason why the degassing step is performed is to improve the fluidity of metal particles in the contact hole C when sputtering metal used as wiring. The above process affects the groove formation (grooving) of the subsequently deposited metal film.

【0008】次、金属配線を形成するため、図3(B)
に図示されるように、コンタクトホールCが形成されて
いるシリコン基板1をスパッタチャンバ(Sputte
rChamber)に移動させて、前記チャンバ内の雰
囲気を超高真空状態で形成した後、配線金属をスパッタ
リングして150℃以下の低温でコンタクトホールCを
含んだ絶縁膜3上に金属膜5を蒸着させる。このように
形成された前記金属膜5はアルミニウムの粒径(Gra
in Size)が小さく、アルミニウムグレイン(A
luminium Grain)の表面自由エネルギー
(Energy)が大きい。
Next, in order to form a metal wiring, FIG.
As shown in FIG. 1, a silicon substrate 1 in which a contact hole C is formed is placed in a sputtering chamber (Sputte).
(Chamber) to form an atmosphere in the chamber in an ultra-high vacuum state, and then sputter a wiring metal to deposit a metal film 5 on the insulating film 3 including the contact hole C at a low temperature of 150 ° C. or less. Let it. The metal film 5 thus formed has a grain size of aluminum (Gra).
in Size) and aluminum grain (A)
Luminium Grain has a large surface free energy.

【0009】次に、図3(C)に図示されるように、金
属膜5が蒸着された前記シリコン基板1をフローチャン
バ(Flow Chamber)に移送させて、前記チ
ャンバの雰囲気を超高真空状態(例えば、10e−7t
orr程度の真空度)で形成した後、前記チャンバ内の
温度をフローが発生できる温度で設定してから一定時間
加熱する熱処理工程を実施する。熱処理時利用される温
度範囲は、前記金属膜5を形成するアルミニウムの溶融
点の約70%〜90%である。この過程において、金属
膜5のアルミニウムの粒子が自由エネルギーが高いとこ
ろから低いところに移動するフロー現象が発生して、蒸
着された前記金属膜5がコンタクトホールC内に流入さ
れる。したがって、図示されるように、金属膜5がコン
タクトホールC内を充填する形態の金属配線5’が形成
される。
Next, as shown in FIG. 3C, the silicon substrate 1 on which the metal film 5 has been deposited is transferred to a flow chamber, and the atmosphere in the chamber is set in an ultra-high vacuum state. (For example, 10e-7t
After forming the chamber at a degree of vacuum of about orr), a heat treatment step is performed in which the temperature in the chamber is set to a temperature at which a flow can be generated, and then heating is performed for a certain time. The temperature range used during the heat treatment is about 70% to 90% of the melting point of aluminum forming the metal film 5. In this process, a flow phenomenon occurs in which the aluminum particles of the metal film 5 move from a high free energy to a low free energy, and the deposited metal film 5 flows into the contact hole C. Therefore, as shown in the figure, a metal wiring 5 ′ in which the metal film 5 fills the contact hole C is formed.

【0010】次に、金属配線5’が形成された前記シリ
コン基板1を搬送チャンバを経て冷却室で冷却させた
後、後続半導体製造工程を実行して本工程を完了する。
前記冷却工程は、金属配線5’を形成するアルミニウム
の結晶粒界と溝形成に大きく影響が扱び、通常、次の二
つの方法の中でいずれの一つの方法により工程が実行さ
れる。その一つは配線5’が形成されたシリコン基板1
をフローチャンバから取り出して、後続半導体素子の製
造工程を実行する工程の前に真空中で放置することによ
り自然冷却させる方法であり、他の一つは金属配線5’
が形成されたシリコン基板1を再度冷却用チャンバに移
送させた後、前記チャンバ内に冷いガス(例えば、アル
ゴンガス(Argon Gas)を注入して冷却させる
方法である。
Next, after the silicon substrate 1 on which the metal wiring 5 'is formed is cooled in a cooling chamber through a transfer chamber, a subsequent semiconductor manufacturing process is executed to complete the present process.
The cooling step greatly affects the formation of the aluminum crystal grain boundaries and grooves forming the metal wiring 5 ', and is usually performed by one of the following two methods. One is the silicon substrate 1 on which the wiring 5 'is formed.
Is taken out of the flow chamber and allowed to cool naturally by leaving it in a vacuum before the step of executing the manufacturing process of the subsequent semiconductor element.
Is transferred to a cooling chamber again, and then cooled by injecting a cold gas (for example, argon gas (Argon Gas)) into the chamber.

【0011】図4には前記工程を通して半導体素子の金
属配線を形成する場合、フローチャンバと搬送チャンバ
及び冷却室を経る間の温度プロファイル(Profil
e)を示すグラフが図示されている。図示されるよう
に、150℃以下の低温で金属膜を蒸着した後フローチ
ャンバ内で高温(数百℃)熱処理を実施して金属膜の粒
子をリフローさせ金属配線を形成した場合、半導体基板
上の金属配線が搬送チャンバを経る間、温度が所定範囲
程ダウン(Down)されて、ダウンされた状態で冷却
室に搬送されると、前記冷却室での冷却工程を通してよ
り低い温度にダウンされる方式として半導体基板上の金
厚膜が冷却される。
FIG. 4 shows a temperature profile between a flow chamber, a transfer chamber, and a cooling chamber when a metal wiring of a semiconductor device is formed through the above process.
A graph showing e) is shown. As shown in the figure, when a metal film is deposited at a low temperature of 150 ° C. or less and then subjected to a high-temperature (several hundred degrees C.) heat treatment in a flow chamber to reflow particles of the metal film to form a metal wiring, When the metal wiring passes through the transfer chamber, the temperature is lowered by a predetermined range (Down), and when the metal wiring is transferred to the cooling chamber in a lowered state, the temperature is lowered to a lower temperature through the cooling process in the cooling chamber. As a method, a thick gold film on a semiconductor substrate is cooled.

【0012】このようにアルミニウムフローイング工程
を適用して前記のような方法で半導体素子の配線を形成
する場合、サブミクロン(Sub−Micron)及び
狭いコンタクト(Contact)での段差被覆性を、
ある程度までは向上させることができるが、工程進行過
程で下記のような二つの問題点が発生する。1.スパッ
タリング法で配線金属を蒸着した後これを溶融点以下の
高温で熱処理して金属粒子をリフロー(Reflow)
させる工程を進行する時、金属配線を形成するアルミニ
ウムの結晶粒界(Grain Boundary)が数
ミクロンに増加することにより、結晶粒界と結晶粒界が
当接する三重点での溝(Grooving)が大きくな
って配線の信頼性が低下される問題点があった。 金属
配線の信頼性と直接的に結びつく前記溝は、界面張力に
より発生したもので、この界面張力(Interfac
ial Tension)は高温から低温に急速に冷却
する場合より大きくなるから、フローチャンバでの熱処
理工程後実施される速い冷却工程により金属配線5‘を
形成するアルミニウムの溝が一層大きくなる。
When the wiring of the semiconductor device is formed by the above-described method by applying the aluminum flowing process, the step coverage in a sub-micron and a narrow contact is reduced.
Although it can be improved to some extent, the following two problems occur during the process. 1. After the wiring metal is deposited by the sputtering method, this is heat-treated at a high temperature below the melting point to reflow the metal particles (Reflow).
During the process, the grain boundary of aluminum forming the metal wiring is increased to several microns, so that the groove at the triple point where the grain boundaries contact each other increases. As a result, there is a problem that the reliability of the wiring is reduced. The groove directly connected to the reliability of the metal wiring is generated due to interfacial tension.
The ia is larger than when cooling from a high temperature to a low temperature rapidly, so that a faster cooling process performed after the heat treatment process in the flow chamber further increases the size of the aluminum groove forming the metal wiring 5 ′.

【0013】図5(A)及び図5(B)にはこのような
溝形成の現象を説明するためのアルミニウム粒子の概略
図が図示されている。前記図面において図面符号10は
シリコン基板を示し、図面符号12はアルミニウムまた
はアルミニウム合金になった金属膜を示し、符号Ga、
Gb、Gb’、Gc、Gc’は前記金属膜12を構成す
る粒子を示す。アルミニウムまたはアルミニウム合金で
構成された金属膜12を低温及び高温で熱処理を反復し
て実施すると、粒子内部に転位スリップ(Disloc
ation Slip)が発生して、この時前記金属膜
12を形成する粒子は応力緩和(Stress Rel
axation)により粒子の回転(Grain Ro
tation)が発生する。
FIGS. 5A and 5B are schematic views of aluminum particles for explaining such a phenomenon of groove formation. In the drawings, reference numeral 10 denotes a silicon substrate, reference numeral 12 denotes a metal film made of aluminum or an aluminum alloy, and reference numerals Ga,
Gb, Gb ′, Gc, Gc ′ indicate particles constituting the metal film 12. When the heat treatment of the metal film 12 made of aluminum or an aluminum alloy is repeatedly performed at low and high temperatures, dislocation slips (Disloc) are formed inside the grains.
At this time, particles forming the metal film 12 are subjected to stress relaxation (Stress Rel).
axation) to rotate particles (Grain Ro)
Tation) occurs.

【0014】これを図5(A)及び図5(B)を参照し
て具体的に説明すると次のようである。一般的にアルミ
ニウムまたはアルミニウム合金になった金属膜12を基
板10上でスパッタリング法で形成すると、前記金属膜
12は、〈111〉配向性を持つ非常に強い繊維質構造
(Fiber Struction)を持つようになる
が、この中で一部粒子、即ち、Gbは〈111〉面がア
ルミニウムまたはアルミニウム合金膜の表面と完全に平
行にならず、図5(A)に図示されるように、角W程傾
けて存在して、また、前記のような微細構造を持つ金属
膜12が熱処理工程を経ると、粒子Gbは膜表面と平行
な〈111〉配向性を持つように回転する。
This will be described in detail with reference to FIGS. 5A and 5B. Generally, when a metal film 12 made of aluminum or an aluminum alloy is formed on a substrate 10 by a sputtering method, the metal film 12 has a very strong fibrous structure having a <111> orientation. Among them, some particles, that is, Gb, have a <111> plane that is not completely parallel to the surface of the aluminum or aluminum alloy film, and as shown in FIG. When the metal film 12 that is present at an angle and has the above-described fine structure undergoes a heat treatment process, the particles Gb rotate so as to have a <111> orientation parallel to the film surface.

【0015】図5(B)は、図5(A)の金属膜12が
熱処理工程を経てからの粒子の配列状態を示す。ここ
で、粒子Gb’は図5(A)の粒子Gbが回転して〈1
11〉配向性を持つ粒子に変化されたことを示す。この
ように大きい粒子が回転すると膜表面の平坦程度及び溝
形成が激しくなって、冷却時には引張ストレイン(Te
nsile Strain)による塑性変化(Plas
tic Deformation)によりこの溝けずり
がより大きくなる。前記図面の図面符号14と14’に
はこのような現象が図示されている。
FIG. 5B shows the arrangement of particles after the metal film 12 of FIG. 5A has undergone a heat treatment step. Here, the particle Gb ′ is <1 due to the rotation of the particle Gb in FIG.
11> indicates that the particles were changed to particles having orientation. When such large particles rotate, the flatness of the film surface and the formation of grooves become intense, and during cooling, the tensile strain (Te
Plastic change (Plas) due to nsile strain
The tic deformation makes this groove shear larger. Such a phenomenon is illustrated by reference numerals 14 and 14 'in the drawings.

【0016】このように溝が大きくなると、アルミニウ
ムまたはアルミニウム合金で構成された金属をパターニ
ング(Patterning)する時、溝を通してアル
ミニウム粒子の境界部位に化学薬品が浸透され腐食性ピ
ッチング(Pitting)が誘発されるだけではなく
応力に脆弱になって後段熱処理で断線が発生したり、三
重点を中心で化合物(例えば、アルミニウム合金で用い
られるSi−Cu)の析出が大きくなって配線を形成す
るための金属パターニング作業時、金属が完全に除去さ
れなくSi‐Cu化合物が残留するようになることによ
り、以後金属ライン間の不必要なブリッジ(Bridg
e)を形成するようになって配線ラインのショート(L
ine Short)が誘発されたりする。したがっ
て、溝形成が発生された金属膜上にTiNで構成された
障壁金属膜を蒸着する場合、溝が形成された部位には前
記TiNが充分に蒸着されたくて蒸着不良現象が発生す
る。
When the groove is enlarged, when patterning a metal made of aluminum or an aluminum alloy, a chemical penetrates into a boundary portion of the aluminum particles through the groove to induce corrosive pitting. In addition to this, the metal is fragile to stress and breaks in the subsequent heat treatment, or a compound (for example, Si-Cu used in an aluminum alloy) precipitates at the triple point, and metal for forming wiring is formed. During the patterning operation, since the metal is not completely removed and the Si-Cu compound remains, unnecessary bridges between metal lines (Bridg) are thereafter required.
e) to form a short (L
in short). Therefore, when a barrier metal film made of TiN is deposited on the metal film on which the groove is formed, TiN is sufficiently deposited on a portion where the groove is formed, and a deposition failure phenomenon occurs.

【0017】図6には、大きい溝を持つ金属膜上にTi
Nで構成された障壁金属膜を形成した場合の膜蒸着状態
を示す斜視図が図示されている。前記図面において図面
符号20はアルミニウム合金で構成された金属膜を示
し、22はTiNで構成された障壁金属(バリアメタ
ル)膜を示し、符号G1、G2、G3は前記金属膜20
を構成する粒子を示し、参照番号24は前記粒子G1、
G2、G3間に形成された溝を示し、26は前記障壁金
属膜22上に形成されるスリット(Slit)形態の不
良部位を示す。
FIG. 6 shows that a Ti film is formed on a metal film having a large groove.
A perspective view showing a film deposition state when a barrier metal film made of N is formed is shown. In the drawings, reference numeral 20 denotes a metal film made of an aluminum alloy, reference numeral 22 denotes a barrier metal (barrier metal) film made of TiN, and reference numerals G1, G2, and G3 denote the metal film 20.
And reference numeral 24 denotes the particle G1,
Reference numeral 26 denotes a groove formed between G2 and G3, and reference numeral 26 denotes a defective portion in the form of a slit formed on the barrier metal film 22.

【0018】図示されるように、アルミニウムフローイ
ング技術を適用して製造された金属配線上に障壁金属を
蒸着する場合、溝形成が激しく発生する部分で蒸着不良
現象が発生して障壁金属膜22がスリット形態で分列さ
れる。このような現象により後績工程で感光膜を現像す
る時、前記金属膜22が化学薬品に容易に露出されるか
ら腐食性ピッチングが発生するか、また、化学薬品がス
リット間に流入され蝕刻工程後残留物が残留する場合に
は、配線ラインのショート(Line Short)が
誘発される。
As shown in the figure, when a barrier metal is deposited on a metal wiring manufactured by applying an aluminum flowing technique, a poor deposition phenomenon occurs at a portion where a groove is formed violently, and a barrier metal film 22 is formed. Are arranged in the form of a slit. Due to such a phenomenon, when the photosensitive film is developed in the post-process, the metal film 22 is easily exposed to the chemical, so that corrosive pitting occurs. When the post-residue remains, a line short of the wiring line is induced.

【0019】2.前記のようなアルミニウムフローイン
グ技術を適用しても縦横比が1を超えない場合には例外
なしに図3(C)に図示された形態のボイド(Voi
d)Vが生成され、金属配線の信頼性が低下される問題
点があった。最近では、配線の信頼性を向上させるため
の方法として、このようなボイド発生を除去して段差問
題を改善するため従来のスパッタリング装置にコリメー
ター(Collimator)を付着した改善された形
態のスパッタリング装置を利用して配線金属を蒸着させ
る研究が活発に進行されている。
2. If the aspect ratio does not exceed 1 even when the aluminum flowing technique is applied, the void (Voi) shown in FIG. 3C is used without exception.
d) There is a problem that V is generated and the reliability of the metal wiring is reduced. Recently, as a method of improving the reliability of wiring, an improved sputtering apparatus in which a collimator is attached to a conventional sputtering apparatus in order to eliminate such voids and improve the problem of a step difference. Research on vapor deposition of wiring metal using GaN has been actively conducted.

【0020】図7にはこのような目的により開発された
コリメーターが具備されたスパッタリング装置の断面構
造を示す概略図が図示されている。図示されるように、
前記スパッタリング装置は、半導体基板30が位置され
る陽電極32と金属ターゲット(Target)34が
装着される陰電極36が相互対向されるように配置され
て、この間には前記半導体基板30の近接位置に正六角
形で構成された網状になった電導体材質のコリメーター
38が装着されている。この時、陽電極32上に位置さ
れる前記半導体基板30は、図3(A)に図示されるよ
うに、コンタクトホールCが形成された状態であり、こ
こで使用される金属ターゲット34はアルミニウムかア
ルミニウム合金ターゲットである。
FIG. 7 is a schematic diagram showing a sectional structure of a sputtering apparatus provided with a collimator developed for such a purpose. As shown,
In the sputtering apparatus, the positive electrode 32 on which the semiconductor substrate 30 is located and the negative electrode 36 on which the metal target (Target) 34 is mounted are opposed to each other. A collimator 38 made of a net-like conductor made of a regular hexagon is mounted on the base plate. At this time, the semiconductor substrate 30 positioned on the positive electrode 32 has a contact hole C formed as shown in FIG. 3A, and the metal target 34 used here is aluminum. Or aluminum alloy target.

【0021】したがって、前記スパッタリング装置は、
次のような方法で基板30上のコンタクトホールに配線
金属であるアルミニウムかアルミニウム合金を蒸着する
ようになる。即ち、高速で衝突するプラズマ(Plas
ma:例えば、Arイオン)に衝突して金属ターゲット
の粒子が半導体基板30にスパッタリングされる時、自
由角度で入射するアルミニウムかアルミニウム合金粒子
の中で、コリメーター38に衝突するものは濾過され
て、衝突しないで直進する粒子だけが通過されて、コリ
メーター38を通過した粒子が半導体基板30上のコン
タクトホールCの表面に蒸着される。このような原理に
よりコンタクトホールC表面に金属ターゲットの材料が
スパッタリングされることがコリメータースパッタリン
グ方式である。
Therefore, the sputtering apparatus comprises:
Aluminum or an aluminum alloy, which is a wiring metal, is deposited on the contact holes on the substrate 30 by the following method. That is, the plasma (Plas) colliding at high speed
When the metal target particles are sputtered on the semiconductor substrate 30 by colliding with a ma (for example, Ar ion), aluminum or aluminum alloy particles incident at a free angle that collide with the collimator 38 are filtered. Only the particles that travel straight without collision pass through, and the particles that have passed through the collimator 38 are deposited on the surface of the contact hole C on the semiconductor substrate 30. The collimator sputtering method is such that the material of the metal target is sputtered on the surface of the contact hole C by such a principle.

【0022】このようなコリメーター方式で配線金属を
蒸着すると、既存のスパッタリング工程で、図3(B)
に図示されるように、オーバーハング(Overhan
g)部分HがコンタクトホールCの底部に到着するター
ゲット粒子を妨害することにより発生する段差不良問題
(これをシャドウ効果(Shadow Effect)
と呼ぶ)を最小化できる。
When the wiring metal is vapor-deposited by such a collimator method, an existing sputtering process is performed, as shown in FIG.
As shown in FIG.
g) The step defect problem caused by the portion H obstructing the target particles arriving at the bottom of the contact hole C (the shadow effect (Shadow Effect))
) Can be minimized.

【0023】[0023]

【発明が解決しようとする課題】しかし、前記のような
従来の技術は使用時、次のような問題点を発生させる。
これを図8に図示された概略図を参照して説明する。前
記概略図には図7に図示されたスパッタリング装置のコ
リメーター38を通過するアルミニウムかアルミニウム
合金粒子P1の具体的な形態が拡大図示されている。即
ち、金属ターゲット(Target)34からスパッタ
リングされたアルミニウムかアルミニウム合金粒子の中
で、コリメーター38に対して直角ではない任意の方向
に到達した粒子P1はコリメーター38を通過できな
く、前記概略図P2部分のようにコリメーター38に付
着されてコリメーター38のスリットサイズ(Slit
Size)が減少するようになる。
However, the conventional techniques as described above have the following problems when used.
This will be described with reference to the schematic diagram shown in FIG. In the schematic diagram, the specific form of the aluminum or aluminum alloy particles P1 passing through the collimator 38 of the sputtering apparatus shown in FIG. 7 is enlarged. That is, among the aluminum or aluminum alloy particles sputtered from the metal target (Target) 34, the particles P1 arriving in an arbitrary direction that is not perpendicular to the collimator 38 cannot pass through the collimator 38, and the schematic diagram shown in FIG. The slit size (Slit) of the collimator 38 is attached to the collimator 38 like the P2 portion.
Size) decreases.

【0024】これによって、前記コリメーター38に衝
突しなく半導体基板30のコンタクトホールCの底部に
到達する粒子P1の量が減少されることにより、蒸着速
度(Deposition Rate)が減少する問題
及びそれによる再現性低下の問題等が発生する。このよ
うな蒸着速度の減少の問題は、蒸着回数が増加する程よ
り激しくなり、特に、コリメーター38に付着された粒
子が基板側に再度落下することにより発生する粒子(P
article)の問題は膜質不良を発生させる主な要
因として作用して半導体素子に致命的な損傷を加える。
As a result, the amount of the particles P1 that reach the bottom of the contact hole C of the semiconductor substrate 30 without colliding with the collimator 38 is reduced, so that the deposition rate is reduced. Problems such as a decrease in reproducibility occur. The problem of such a decrease in the deposition rate becomes more severe as the number of depositions increases, and in particular, particles (P) generated when particles adhered to the collimator 38 fall again to the substrate side.
The problem of the article acts as a main factor that causes a film quality defect, and causes serious damage to the semiconductor device.

【0025】このようなコリメータースパッタリング技
術が量産性を持つ技術としての役割を果たすためには、
前記のような諸般の問題を解決するための多くの研究開
発が先行して行われる必要がある。したがって、本発明
の目的は、低温で蒸着された金属膜を溶融点以下の高温
で熱処理してリフローさせる時、フロー温度を可変させ
ることにより、配線金属の溝形成が発生を抑制して金属
配線信頼性を向上させた半導体素子の金属配線形成方法
を提供することにある。
In order for such a collimator sputtering technique to play a role as a technique having mass productivity,
Much research and development for solving the various problems as described above needs to be performed in advance. Therefore, an object of the present invention is to reduce the occurrence of groove formation in a wiring metal by changing the flow temperature when a metal film deposited at a low temperature is heat-treated at a high temperature below the melting point and reflowed. It is an object of the present invention to provide a method for forming a metal wiring of a semiconductor device with improved reliability.

【0026】[0026]

【課題を解決するための手段】前記の目的を達成するた
めの本発明の特徴によると、半導体基板上に低温で金属
膜を蒸着する段階と、前記金属膜を溶融点以下の高温で
熱処理して前記金属膜の粒子をリフローさせる段階と、
前記高温熱処理時利用される温度より高温で前記半導体
基板を一定時間維持させ前記金属膜の粒子間の溝形成を
防止する超高温熱処理段階とでなる半導体素子の配線形
成方法が提供される。この時、前記低温としては150
℃以下の温度が好ましく、前記高温としては0.7T〜
0.9T(Tは前記金属膜を構成する金属の溶融点であ
る)範囲の温度が好ましい。また、前記超高温としては
T(Tは前記金属膜を構成する金属の溶融点である)以
下の温度でもって、前記高温より約0.05T〜0.2
T程度高い温度が好ましい。前記初期高温熱処理段階は
20秒〜60秒の範囲内で実施される。
According to a feature of the present invention to achieve the above object, a step of depositing a metal film on a semiconductor substrate at a low temperature and a step of heat-treating the metal film at a high temperature below the melting point. Reflowing the particles of the metal film by
An ultra-high-temperature heat treatment step of maintaining the semiconductor substrate at a temperature higher than the temperature used during the high-temperature heat treatment for a certain period of time and preventing the formation of grooves between particles of the metal film is provided. At this time, the low temperature is 150
° C or lower is preferable, and the high temperature is 0.7 T or more.
A temperature in the range of 0.9T (T is the melting point of the metal constituting the metal film) is preferable. The ultra-high temperature has a temperature of T (T is a melting point of a metal constituting the metal film) or less and is about 0.05 to 0.2 T higher than the high temperature.
A temperature about T higher is preferred. The initial high-temperature heat treatment is performed in a range of 20 seconds to 60 seconds.

【0027】また、本発明によると、前記超高温熱処理
段階後、後続の半導体素子の製造工程を実行する前に、
熱器具を使用して前記半導体基板上の金属膜をゆっくり
冷却させることが好ましい、前記冷却は加熱温度を秒当
り1〜2度未満の温度で下げるように進行されて、前記
金属膜は0.5T〜0.8T(Tは前記金属膜を構成す
る金属の溶融点である)範囲の温度まで冷却される。こ
の時、前記超高温熱処理段階は前記高温熱処理が実施さ
れたフローチャンバ内で真空状態を維持しながら工程を
実行することもでき、前記高温熱処理が実施されたフロ
ーチャンバと同一な眞空度を持つ他のフローチャンバを
利用して工程を実行することもできる。
Further, according to the present invention, after the ultra-high temperature heat treatment step, before performing a subsequent semiconductor device manufacturing process,
Preferably, the metal film on the semiconductor substrate is slowly cooled using a heating tool, wherein the cooling is advanced so as to lower the heating temperature at a temperature of less than 1 to 2 degrees per second, and the metal film is cooled to a temperature of 0.1 to 2 degrees. It is cooled to a temperature in the range of 5T to 0.8T (T is the melting point of the metal constituting the metal film). At this time, the ultra high temperature heat treatment step may be performed while maintaining a vacuum state in the flow chamber where the high temperature heat treatment is performed, and has the same vacuum as the flow chamber where the high temperature heat treatment is performed. The process can be performed using other flow chambers.

【0028】本発明において、前記金属膜はアルミニウ
ムまたはアルミニウム合金を使用して形成でき、好まし
くはSiの含量が0.5%以下であるアルミニウム合金
を使用して形成する。前記のようにフロー温度を可変し
て金属配線を形成すると、配線を形成する金属膜粒子の
結晶粒界と溝形成を減少させることができるだけではな
くボイド発生も除去できる。
In the present invention, the metal film may be formed using aluminum or an aluminum alloy, and is preferably formed using an aluminum alloy having a Si content of 0.5% or less. When the metal wiring is formed by changing the flow temperature as described above, not only the formation of crystal grain boundaries and grooves of the metal film particles forming the wiring can be reduced, but also the generation of voids can be eliminated.

【0029】[0029]

【発明の実施の形態】以下、添付図面を参照して本発明
の好ましい一実施の形態について詳細に説明する。図1
(A)〜図1(C)はアルミニウムフローイング技術を
適用させた本発明による半導体素子の金属配線形成方法
を示す工程手順図である。前記工程手順図には各工程段
階での金属膜を構成する金属膜粒子の形状とこの時の溝
の生成状態を示した図面が共に提示されている。前記工
程手順図を参照して従来の金属配線形成方法について説
明すると次のようである。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings. FIG.
1A to 1C are process flowcharts showing a method for forming a metal wiring of a semiconductor device according to the present invention to which an aluminum flowing technique is applied. The drawings showing the shapes of the metal film particles constituting the metal film in each process step and the state of the formation of the grooves at this time are both presented in the process sequence diagram. A conventional method for forming a metal wiring will be described below with reference to the above-mentioned process sequence diagram.

【0030】図1(A)は、コンタクトホールが形成さ
れた半導体基板、例えば、シリコン基板40上にアルミ
ニウムまたはアルミニウム合金で構成された金属膜44
を形成する段階を示す。これを具体的に説明すると、ま
ず、不純物ドーピング(Doping)領域(図示せ
ず)が形成されているシリコン基板40上に絶縁膜42
を0.8μm〜1.6μmの厚さで形成して、前記シリ
コン基板40の表面が所定部分露出されるように前記絶
縁膜42を蝕刻してコンタクトホールCを形成する。こ
の時、形成された前記コンタクトホールCの開口部の大
きさは(直径または幅)0.5μm〜1.0μmであ
る。
FIG. 1A shows a metal film 44 made of aluminum or an aluminum alloy on a semiconductor substrate in which a contact hole is formed, for example, a silicon substrate 40.
Is shown. More specifically, first, an insulating film 42 is formed on a silicon substrate 40 on which an impurity doping (Doping) region (not shown) is formed.
Is formed to a thickness of 0.8 μm to 1.6 μm, and the insulating film 42 is etched so that a predetermined portion of the surface of the silicon substrate 40 is exposed to form a contact hole C. At this time, the size of the opening of the contact hole C is 0.5 μm to 1.0 μm (diameter or width).

【0031】次に、前記絶縁膜42の表面とコンタクト
ホールCの内面及びシリコン基板40の露出された表面
上に低温で金属を蒸着させ厚さ600nmの金属膜44
を形成する。前記金属膜44は、アルミニウムにCu,
Si,Geのような元素を一つ以上包含させたアルミニ
ウム合金(例えば、A1−Cu,A1−Si−Cu,A
1−Ge等)で形成されて、好ましくは、0.5%以下
のSiを含有するアルミニウム合金(例えば、A1−S
i(0.2%)−Cu(0.5%))が使用される。
Next, a metal is deposited at a low temperature on the surface of the insulating film 42, the inner surface of the contact hole C, and the exposed surface of the silicon substrate 40 to form a metal film 44 having a thickness of 600 nm.
To form The metal film 44 is made of Cu,
Aluminum alloy containing one or more elements such as Si and Ge (for example, A1-Cu, A1-Si-Cu, A
1-Ge or the like, and preferably, an aluminum alloy containing 0.5% or less of Si (for example, A1-S
i (0.2%)-Cu (0.5%)).

【0032】この時、前記金属は150℃以下の低温で
4mTorr以下のAr雰囲気でスパッタリング法によ
り10nm/sec〜15nm/secの速度で蒸着す
る。前記金属の蒸着は温度が低い程、表面自由エネルギ
ーが大きく、リフロー特性が良好である。したがって、
前記金属はできるだけ低温で蒸着されることが有利であ
り、常温で蒸着させることが好ましい。このように形成
された前記金属膜44は、前記金属膜を構成する金属粒
子(例えば、アルミニウム)の結晶粒径が小さく、金属
粒子の表面自由エネルギーが大きいという特徴を持つ。
図1の(A−1)には、前記のような特徴を持つ金属膜
のD部分に該当する金属粒子の形状が図示されており、
図1の(A−2)には、前記のような金属粒子で構成さ
れた金属膜44の表面に形成された溝が図示されてい
る。
At this time, the metal is deposited at a low temperature of 150 ° C. or less and in a Ar atmosphere of 4 mTorr or less by a sputtering method at a rate of 10 nm / sec to 15 nm / sec. The lower the temperature of the metal deposition, the higher the surface free energy and the better the reflow characteristics. Therefore,
Advantageously, the metal is deposited as low as possible, preferably at room temperature. The metal film 44 thus formed is characterized in that the metal particles (for example, aluminum) constituting the metal film have a small crystal grain size and a large surface free energy of the metal particles.
FIG. 1A-1 shows the shape of the metal particles corresponding to the portion D of the metal film having the above-described characteristics.
FIG. 1A-2 shows a groove formed on the surface of the metal film 44 composed of the metal particles as described above.

【0033】図1(B)はフローチャンバ内での高温熱
処理を通して前記金属膜44の金属でコンタクトホール
Cを埋立する段階を示す。これを具体的に説明すると、
まず、図1(A)に図示されるように、シリコン基板4
0上に金属膜44を形成した後、前記シリコン基板40
を真空状態を維持しながらフローチャンバに移送して前
記チャンバ内の雰囲気を超高真空状態(例えば、10e
−7torr程度の真空度)で形成してから、前記チャ
ンバ内の温度をフローが発生できる温度で設定した後、
約40秒以上、好ましくは1分30秒間熱処理する。前
記熱処理時使用される前記チャンバの温度は、0.7T
〜0.9T(Tは前記金属膜を構成する金属の溶融点で
ある)である。
FIG. 1B shows a step of filling the contact hole C with the metal of the metal film 44 through a high-temperature heat treatment in a flow chamber. To explain this concretely,
First, as shown in FIG.
After the metal film 44 is formed on the silicon substrate 40,
Is transferred to a flow chamber while maintaining a vacuum state, and the atmosphere in the chamber is changed to an ultra-high vacuum state (for example, 10e).
-7 torr), and after setting the temperature in the chamber to a temperature at which a flow can be generated,
The heat treatment is performed for about 40 seconds or more, preferably for 1 minute and 30 seconds. The temperature of the chamber used during the heat treatment is 0.7 T
0.90.9T (T is the melting point of the metal constituting the metal film).

【0034】この過程で、前記金属膜44のアルミニウ
ムの粒子が自由エネルギーが高いところから低いところ
に移動するフロー現象が発生して、蒸着された前記金属
膜44の金属がコンタクトホールC内に流入されコンタ
クトホールCを埋立するようになる。その結果、図示さ
れるように、金属膜がコンタクトホールC内を充填する
形態の金属配線44’が形成される。しかし、コンタク
トホールCの縦横比が1以上である場合には、従来と同
様に、前記配線44’内にボイド(図示せず)が存在す
る。この時、前記金属配線44’は前記金属膜44を構
成する金属がコンタクトホールCを埋立する過程でエネ
ルギーが消耗されたので、図1(A)の金属膜44に比
して金属粒子の表面エネルギーは小さく、前記金属膜を
構成する金属粒子(例えば、アルミニウム)の結晶粒径
は大きい特徴を持つ、このように金属粒子の結晶粒径が
増加した理由は高温熱処理により金属粒子の大きさが増
加したためである。
In this process, a flow phenomenon occurs in which the aluminum particles of the metal film 44 move from a place where the free energy is high to a place where the free energy is low, and the metal of the deposited metal film 44 flows into the contact hole C. As a result, the contact hole C is buried. As a result, as shown in the figure, a metal wiring 44 'in which the metal film fills the contact hole C is formed. However, when the aspect ratio of the contact hole C is 1 or more, a void (not shown) exists in the wiring 44 'as in the related art. At this time, since the energy of the metal wiring 44 'was consumed in the process of filling the contact hole C with the metal forming the metal film 44, the surface of the metal particles was smaller than that of the metal film 44 of FIG. The energy is small, and the crystal grain size of the metal particles (for example, aluminum) constituting the metal film has a feature that the crystal grain size of the metal particle is increased. It is because it increased.

【0035】図1(B−1)には前記のような特徴を持
つ金属配線のD1部分に該当する金属粒子の形状が図示
されており、図1(B−2)には前記のような金属粒子
で構成された金属膜の表面に形成された溝の形状が図示
されている。また、図示されるように、図1(A)に比
して前記金属配線44’を構成する金属膜の溝が大きく
なったいる。
FIG. 1 (B-1) shows the shape of the metal particles corresponding to the portion D1 of the metal wiring having the above characteristics, and FIG. 1 (B-2) shows the shape of the metal particles. The shape of a groove formed on the surface of a metal film composed of metal particles is illustrated. Further, as shown in the figure, the groove of the metal film forming the metal wiring 44 'is larger than that in FIG.

【0036】図1(C)は、超高温熱処理を通して前記
金属配線44”を構成する金属膜のボイドを除去する段
階を示す。これを具体的に説明すると、まず、図1
(B)の高温熱処理工程が完了されると、真空状態を維
持しながら前記金属配線44’が形成されたシリコン基
板40を他のフローチャンバに移送させて前記チャンバ
内の雰園気を超高真空状態(例えば、10e−7tor
r程度の真空度)で形成した後、前記チャンバ内の温度
を前記高温の温度より0.05T〜0.2T(Tは前記
金属膜を構成する金属の溶融点である)程高く設定して
熱処理工程を実行する。
FIG. 1C shows a step of removing voids in the metal film forming the metal wiring 44 "through an ultra-high temperature heat treatment.
When the high-temperature heat treatment step (B) is completed, the silicon substrate 40 on which the metal wiring 44 'is formed is transferred to another flow chamber while maintaining a vacuum state, and the atmosphere in the chamber is increased to an extremely high level. Vacuum state (for example, 10e-7tor)
r), the temperature in the chamber is set to be higher than the high temperature by about 0.05T to 0.2T (T is the melting point of the metal constituting the metal film). A heat treatment step is performed.

【0037】この時、前記超高温は高温の温度よりは高
いが温度の可変範囲はT(Tは前記金属膜を構成する金
属の溶融点である)以下の値を持つように設定されて、
前記超高温熱処理工程はフローチャンバの移動なしに高
温熱処理工程時に利用されたフローチャンバで実施でき
る。このように超高温熱処理された前記金層配線44”
は、図7に図示された金属配線44’より金属粒子(例
えば、アルミニウム)の結晶粒径が大きい特徴を持つ。
また、この過程では高温熱処理段階で除去されなかった
ボイドが除去できる特徴を持つ。
At this time, the ultrahigh temperature is higher than the high temperature, but the variable range of the temperature is set to have a value of T (T is the melting point of the metal constituting the metal film) or less,
The ultra high temperature heat treatment may be performed in the flow chamber used in the high temperature heat treatment without moving the flow chamber. The gold layer wiring 44 ″ thus heat-treated at an ultra-high temperature.
Is characterized in that the crystal grain size of metal particles (for example, aluminum) is larger than that of the metal wiring 44 'shown in FIG.
Further, this process has a feature that voids not removed in the high-temperature heat treatment step can be removed.

【0038】図1(C−1)には、前記のような特徴を
有する金属配線のD2部分に該当する金属粒子の形状が
図示されており、図1(C−2)には、前記のような金
属粒子で構成された金属膜の表面に形成された溝の形状
が図示されている。また、図示されるように、図7に比
して、前記金属配線44”を構成する金属膜の溝形成が
緩慢になっている。前記超高温熱処理後、金属配線4
4”が形成されたシリコン基板40をテフロン(Tef
lon)で製造されたキャリヤ(Carrier:ウエ
ハカセット(Wafer Cassette)とも呼
ぶ)に積載するため、前記シリコン基板40を冷却チャ
ンバに収納して前記金属配線を構成する金属膜を0.5
T〜0.8T(Tは前記金属膜を構成する金属の溶融点
である)の温度まで冷却させる。この時、前記冷却工程
は熱器具を利用して加熱温度を秒当たり1〜2度未満の
温度でゆっくり低下させる方式で進行する。
FIG. 1 (C-1) shows the shape of the metal particles corresponding to the portion D2 of the metal wiring having the above characteristics, and FIG. 1 (C-2) shows the shape of the metal particles. The shape of the groove formed on the surface of the metal film composed of such metal particles is illustrated. 7, the formation of grooves in the metal film constituting the metal wiring 44 ″ is slower than in FIG.
The silicon substrate 40 on which 4 ″ has been formed is made of Teflon (Teflon).
lon), the silicon substrate 40 is housed in a cooling chamber, and the metal film forming the metal wiring is placed on a carrier cassette (Carrier: also referred to as wafer cassette).
It is cooled to a temperature of T to 0.8T (T is the melting point of the metal constituting the metal film). At this time, the cooling process is performed by using a heating device to slowly lower the heating temperature at a temperature of less than 1 to 2 degrees per second.

【0039】このように、ゆっくり冷却させると溝の形
成が抑制された状態を維持でき、その結果より、平滑な
表面を持つ金属膜を形成できるようになって後績工程の
進行が容易になり、障壁金属膜形成時には障壁金属膜の
段差被覆性を改善できるようになって金属膜の耐薬品性
及び耐腐食性が向上される。
As described above, when the cooling is performed slowly, the state in which the formation of the grooves is suppressed can be maintained, and as a result, a metal film having a smooth surface can be formed, and the progress of the post-process can be facilitated. When the barrier metal film is formed, the step coverage of the barrier metal film can be improved, and the chemical resistance and corrosion resistance of the metal film are improved.

【0040】図2には、前記のように温度が可変される
ように構成されたアルミニウムフローイング工程を適用
して半導体素子の金属配線を形成した場合のフローチャ
ンバ及び冷却チャンバを経つ間の温度プロファイルを示
すグラフが図示されている。前記グラフは高温熱処理段
階と超高温熱処理段階で各各、他のフローチャンバを使
用して工程を進行した場合を示したことで、高温熱処理
段階を第1段階、超高温熱処理段階を第2段階、冷却段
階を第3段階で区分して、高温熱処理時使用されるチャ
ンバを第1フローチャンバ、超高温熱処理時使用される
フローチャンバを第2フローチャンバと命名した。前記
グラフに示すように、本発明は高温熱処理段階である第
1段階と超高温熱処理段階である第2段階を経て、金属
膜を構成する金属粒子をリフローさせる方式で半導体素
子の金属配線を形成して溝の発生を抑制させる。
FIG. 2 shows the temperature between the flow chamber and the cooling chamber when the metal wiring of the semiconductor device is formed by applying the aluminum flowing process configured to change the temperature as described above. A graph showing the profile is shown. The graph shows the case where the process is performed using another flow chamber in each of the high-temperature heat treatment step and the ultra-high-temperature heat treatment step. The cooling step is divided into a third step, and a chamber used during the high temperature heat treatment is referred to as a first flow chamber, and a flow chamber used during the ultra high temperature heat treatment is referred to as a second flow chamber. As shown in the graph, according to the present invention, a metal wire of a semiconductor device is formed by reflowing metal particles constituting a metal film through a first step of a high temperature heat treatment step and a second step of an ultra high temperature heat treatment step. To suppress the generation of grooves.

【0041】[0041]

【発明の効果】以上のように本発明によると、アルミニ
ウムフローイング工程時、温度を可変させることにより
溝の発生を抑制できるようになって後続の工程をより容
易に実施でき、金属配線の耐薬品性及び耐腐食性が向上
されて、縦横比が1以上である高集積化された素子での
ボイド発生が抑制される高信頼性の金属配線を形成でき
る。
As described above, according to the present invention, the occurrence of grooves can be suppressed by changing the temperature during the aluminum flowing step, so that the subsequent steps can be carried out more easily and the resistance of the metal wiring can be reduced. It is possible to form a highly reliable metal wiring in which the chemical property and the corrosion resistance are improved and the generation of voids in a highly integrated device having an aspect ratio of 1 or more is suppressed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の一実施の形態として示した半導体素
子の金属配線形成方法を示す工程手順図である。
FIG. 1 is a process flow chart showing a method for forming a metal wiring of a semiconductor device shown as an embodiment of the present invention.

【図2】 本発明の一実施の形態として示した半導体素
子の金属配線時フローチャンバと冷却チャンバを経つ間
の温度プロファイルを示すグラフである。
FIG. 2 is a graph showing a temperature profile of the semiconductor device shown as an embodiment of the present invention when the semiconductor device passes through a flow chamber and a cooling chamber during metal wiring.

【図3】 従来技術による半導体素子の金属配線形成方
法を示す工程手順図である。
FIG. 3 is a process flowchart showing a method of forming a metal wiring of a semiconductor device according to a conventional technique.

【図4】 従来技術による半導体素子の金属配線形成時
フローチャンバと冷却室を経つ間の温度プロファイルを
示すグラフである。
FIG. 4 is a graph showing a temperature profile during a process of passing through a flow chamber and a cooling chamber when forming a metal wiring of a semiconductor device according to the related art.

【図5】 溝の発生を説明するためのアルミニウム粒子
の構成を示す概略図である。
FIG. 5 is a schematic view showing a structure of aluminum particles for explaining generation of a groove.

【図6】 溝が発生された金属膜上に障壁金属膜を形成
した場合の膜蒸着状態を示す斜視図である。
FIG. 6 is a perspective view illustrating a film deposition state when a barrier metal film is formed on a metal film in which a groove is generated.

【図7】 従来のコリメーターが具備されたスパッタリ
ング装置の断面構造を示す概略図である。
FIG. 7 is a schematic diagram illustrating a cross-sectional structure of a sputtering apparatus provided with a conventional collimator.

【図8】 図7のスパッタリング装置のコリメーターを
通過する金属粒子の形状を拡大図示した概略図である。
FIG. 8 is an enlarged schematic view illustrating a shape of a metal particle passing through a collimator of the sputtering apparatus of FIG. 7;

【符号の説明】[Explanation of symbols]

1、10、40:シリコン基板 3、42:絶縁膜 5、12、20、44:金属膜 5’44’:金属配線 22:障壁金属膜 30:半導体基板 32:陽極電極 34:金属ターゲット 36:陰極電極 38:コリメーター C:コンタクトホール 1, 10, 40: silicon substrate 3, 42: insulating film 5, 12, 20, 44: metal film 5'44 ': metal wiring 22: barrier metal film 30: semiconductor substrate 32: anode electrode 34: metal target 36: Cathode electrode 38: Collimator C: Contact hole

Claims (19)

【特許請求の範囲】[Claims] 【請求項1】 低温で半導体基板上に金属膜を蒸着する
段階と、 前記金属膜を溶融点以下の高温で熱処理して前記金属膜
の粒子をリフローさせる段階と、 前記高温熱処理時利用される温度より高温で前記半導体
基板を一定時間維持させ前記金属膜の粒子間の溝形成を
防止する超高温熱処理段階とで行われることを特徴とす
る半導体素子の金属配線形成方法。
1. a step of depositing a metal film on a semiconductor substrate at a low temperature; a step of heat-treating the metal film at a high temperature below a melting point to reflow particles of the metal film; An ultra-high temperature heat treatment step of maintaining the semiconductor substrate at a temperature higher than the temperature for a certain period of time to prevent formation of grooves between particles of the metal film.
【請求項2】 前記超高温熱処理段階後、後続半導体素
子の製造工程を実行する工程の前に熱器具を使用して半
導体基板上の金属膜をゆっくり冷却させる段階をさらに
含むことを特徴とする請求項1記載の半導体素子の金属
配線形成方法。
2. The method of claim 1, further comprising, after the step of performing the ultra-high temperature heat treatment and before performing a process of manufacturing a subsequent semiconductor device, slowly cooling the metal film on the semiconductor substrate using a heating tool. A method for forming a metal wiring of a semiconductor device according to claim 1.
【請求項3】 前記冷却段階は、加熱温度を1秒の当た
り1〜2度未満の温度でゆっくり下降させる方式で進行
されることを特徴とする請求項2記載の半導体素子の金
属配線形成方法。
3. The method according to claim 2, wherein the cooling step is performed by gradually lowering a heating temperature at a temperature of less than 1 to 2 degrees per second. .
【請求項4】 前記金属膜は、0.5T〜0.8T(T
は前記金属膜を構成する金属の溶融点である)範囲の温
度まで冷却されることを特徴とする請求項2記載の半導
体素子の金属配線形成方法。
4. The method according to claim 1, wherein the metal film has a thickness of 0.5T to 0.8T (T
3. The method according to claim 2, wherein the metal film is cooled to a temperature within a range of the melting point of the metal constituting the metal film.
【請求項5】 前記低温は、常温〜150℃以下の温度
であることを特徴とする請求項1記載の半導体素子の金
属配線形成方法。
5. The method according to claim 1, wherein the low temperature is a temperature between room temperature and 150 ° C. or less.
【請求項6】 前記嵩温は、0.7T〜0.9T(Tは
前記金属膜を構成する金属の溶融点である)の範囲の温
度であることを特徴とする請求項1記載の半導体素子の
金属配線形成方法。
6. The semiconductor according to claim 1, wherein the bulk temperature is a temperature in a range of 0.7T to 0.9T (T is a melting point of a metal constituting the metal film). A method for forming a metal wiring of an element.
【請求項7】 前記超高温熱処理が利用される超高温の
温度は、T(Tは前記金属膜を構成する金属の溶融点で
ある)以下の温度を持ち、前記高温の温度より0.05
T〜0.2T範囲の温度程高いことを特徴とする請求項
1または請求項6記載の半導体素子の金属配線形成方
法。
7. An ultra-high temperature at which the ultra-high temperature heat treatment is used has a temperature equal to or lower than T (T is a melting point of a metal constituting the metal film), and is 0.05% lower than the high temperature.
7. The method according to claim 1, wherein the temperature is higher in a range of T to 0.2T.
【請求項8】 前記超高温熱処理段階は、20秒〜60
秒間実施することを特徴とする請求項1記載の半導体素
子の金属配線形成方法。
8. The ultra-high-temperature heat treatment step may be performed for 20 seconds to 60 seconds.
2. The method according to claim 1, wherein the method is performed for seconds.
【請求項9】 前記金属膜は、Siの含量が0.5%以
下であるアルミニウム合金で形成することを特徴とする
請求項1記載の半導体素子の金属配線形成方法。
9. The method of claim 1, wherein the metal film is formed of an aluminum alloy having a Si content of 0.5% or less.
【請求項10】 前記超高温熱処理段階は、前記高温熱
処理が実施されたフローチャンバ内で真空状態を維持し
ながら実行することを特徴とする請求項1記載の半導体
素子の金属配線形成方法。
10. The method of claim 1, wherein the step of performing the ultra-high temperature heat treatment is performed while maintaining a vacuum state in the flow chamber in which the high temperature heat treatment has been performed.
【請求項11】 前記超高温熱処理段階は、前記高温熱
処理が実施されたフローチャンバと同一な眞空度を持つ
他のフローチャンバ内で実行することを特徴とする請求
項1記載の半導体素子の金属配線形成方法。
11. The metal of claim 1, wherein the ultra-high temperature heat treatment is performed in another flow chamber having the same vacuum as the flow chamber in which the high temperature heat treatment was performed. Wiring formation method.
【請求項12】 150℃以下の低温で半導体基板上に
金属膜を蒸着する段階と、 前記金属膜を0.7T〜0.9T(Tは前記金属膜を構
成する金属の溶融点である)の範囲の高温で熱処理して
前記金属膜の粒子をリフローさせる段階と、 前記金属膜を前記高温より高温で一定時間超高温熱処理
する段階と、 前記金属膜を熱器具を使用してゆっくり冷却させる段階
とを含むことを特徴とする半導体素子の金属配線形成方
法。
12. A step of depositing a metal film on a semiconductor substrate at a low temperature of 150 ° C. or less; and 0.7T to 0.9T (T is a melting point of a metal constituting the metal film). Heat-treating the metal film particles at a high temperature in the range of: re-flowing the metal film particles at a temperature higher than the high temperature for a predetermined time; and cooling the metal film slowly using a heating device. A method of forming a metal wiring of a semiconductor device.
【請求項13】 前記超高温は、T(Tは前記金属膜を
構成する金属の溶融点である)以下の温度を持ち、前記
高温の温度より0.05T〜0.2Tの範囲程の高温で
あることを特徴とする請求項12記載の半導体素子の金
属配線形成方法。
13. The ultra-high temperature has a temperature equal to or lower than T (T is a melting point of a metal constituting the metal film), and is higher than the high temperature by about 0.05 T to 0.2 T. 13. The method according to claim 12, wherein:
【請求項14】 前記超高温熱処理は、20秒〜60秒
間実施することを特徴とする請求項12記載の半導体素
子の金属配線形成方法。
14. The method of claim 12, wherein the ultra-high temperature heat treatment is performed for 20 seconds to 60 seconds.
【請求項15】 前記熱器具は、加熱温度を1秒の当り
1〜2度未満の温度で下降させるように設計されたこと
を特徴とする請求項12記載の半導体素子の金属配線形
成方法。
15. The method of claim 12, wherein the heating device is designed to lower a heating temperature at a temperature of less than 1 to 2 degrees per second.
【請求項16】 前記金属膜は、0.5T〜0.8T
(Tは前記金属膜を構成する金属の溶融点である)の範
囲の温度まで冷却されることを特徴とする請求項12記
載の半導体素子の金属配線形成方法。
16. The metal film may have a thickness of 0.5T to 0.8T.
13. The method according to claim 12, wherein cooling is performed to a temperature in a range of (T is a melting point of a metal forming the metal film).
【請求項17】 前記金属膜は、Siの含量が0.5%
以下であるアルミニウム合金で形成することを特徴とす
る請求項12記載の半導体素子の金属配線形成方法。
17. The metal film according to claim 1, wherein a content of Si is 0.5%.
13. The method for forming a metal wiring of a semiconductor device according to claim 12, wherein the metal wiring is formed of the following aluminum alloy.
【請求項18】 前記超高温熱処理段階は、前記高温熱
処理が実施されたフローチャンバ内で真空状態を維持し
ながら実行することを特徴とする請求項12記載の半導
体素子の金属配線形成方法。
18. The method of claim 12, wherein the ultra-high temperature heat treatment is performed while maintaining a vacuum state in the flow chamber in which the high temperature heat treatment has been performed.
【請求項19】 前記超高温熱処理段階は、前記高温熱
処理が実施されたフローチャンバと同一な真空度を持つ
他のフローチャンバ内で実行することを特徴とする請求
項12記載の半導体素子の金属配線形成方法。
19. The metal of claim 12, wherein the ultra-high temperature heat treatment is performed in another flow chamber having the same degree of vacuum as the flow chamber in which the high temperature heat treatment was performed. Wiring formation method.
JP9164675A 1996-12-06 1997-06-20 Forming mehtod for metallic wiring for semiconductor device Withdrawn JPH10172923A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019960062463A KR100213447B1 (en) 1996-12-06 1996-12-06 Method for forming metal interconnector of semiconductor device
KR199662463 1996-12-06

Publications (1)

Publication Number Publication Date
JPH10172923A true JPH10172923A (en) 1998-06-26

Family

ID=19486207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9164675A Withdrawn JPH10172923A (en) 1996-12-06 1997-06-20 Forming mehtod for metallic wiring for semiconductor device

Country Status (3)

Country Link
JP (1) JPH10172923A (en)
KR (1) KR100213447B1 (en)
TW (1) TW355836B (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002319550A (en) * 2001-04-23 2002-10-31 Sony Corp Forming method for metal film and manufacturing method for semiconductor device
KR20030002787A (en) * 2001-06-29 2003-01-09 주식회사 하이닉스반도체 Method for forming the metal plug of semiconductor device
US7345350B2 (en) 2003-09-23 2008-03-18 Micron Technology, Inc. Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias
KR100753468B1 (en) * 2005-03-11 2007-08-31 삼성전기주식회사 Wiring material, wiring substrate and process for forming wiring substrate
KR20120049477A (en) * 2010-11-09 2012-05-17 에스케이하이닉스 주식회사 Metal line forming method of semiconductor devices

Also Published As

Publication number Publication date
KR100213447B1 (en) 1999-08-02
KR19980044376A (en) 1998-09-05
TW355836B (en) 1999-04-11

Similar Documents

Publication Publication Date Title
JP3193875B2 (en) Method and apparatus for low cost metal filling and planarization of contacts, vias and trenches in semiconductor wafers
US5409862A (en) Method for making aluminum single crystal interconnections on insulators
US5668055A (en) Method of filling of contact openings and vias by self-extrusion of overlying compressively stressed matal layer
JPS63162854A (en) Formation of metallic film
WO1994019826A1 (en) Filling of vias and contacts employing an aluminum-germanium alloy
US5227337A (en) Interconnection forming method
US6140701A (en) Suppression of hillock formation in thin aluminum films
US4984060A (en) Semiconductor device wirings with hillocks
KR19990063873A (en) Improved interface between titanium and aluminum alloys in metal stacks for integrated circuits
US20020173144A1 (en) Method of manufacturing a semiconductor device
KR0183729B1 (en) Metal layer forming method of pole thin film and wiring method using it
JPH10172923A (en) Forming mehtod for metallic wiring for semiconductor device
JP3816091B1 (en) Semiconductor device and manufacturing method thereof
US6638856B1 (en) Method of depositing metal onto a substrate
US7224065B2 (en) Contact/via force fill techniques and resulting structures
KR950010042B1 (en) Metalizing method of semiconductor device
JPH05152248A (en) Method of burying aluminum-base wiring material
JPH02185025A (en) Manufacture of semiconductor device
US6365514B1 (en) Two chamber metal reflow process
JP3471266B2 (en) Semiconductor device manufacturing method and semiconductor device
KR100200499B1 (en) Method of manufacturing inter-connector in semiconductor device
JP2001524754A (en) New hole filling technology using CVD aluminum and PVD aluminum integration
JP2000124310A (en) Semiconductor device and manufacture thereof
JP3263611B2 (en) Copper thin film manufacturing method, copper wiring manufacturing method
JP2928057B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040907