KR19980042111A - 디 시 프리 시퀀스를 디코딩 및 검출하는 방법 - Google Patents

Abstract

본 발명은 부분 응답 채널과 같은 통신 채널에 걸쳐 수신된 샘플의 시퀀스를 디코딩하는 방법을 제공하는데, 시퀀스는 q 그룹의 L개 기호로 구성된 바이폴러 기호의 시퀀스로서 엔코드된 길이(length) k 2진수 비트 스트림을 나타내고, 각각의 길이 L 그룹의 상기 기호는 선정된 블록 디지털 합(sum)을 가지는 2^m개의 서브워드(subword)들 중 하나의 서브워드에 대응한다. 디코딩 방법은 하나의 예증되는 실시예에서 각 그룹의 L개 기호에 대해 상기 서브워드를 식별하기 위해 선정된 블록 디지털 합을 가지는 서브워드 세트를 지지하는 N번째 트렐리스(trellis)를 관통하는 최대의 이웃 경로를 발견하고, 상태 매트릭스 및 브렌치 매트릭스를 각각의 경로에 기록하여, 매트릭스로부터 최대 이웃 경로를 서브워드의 연결 순서를 식별함으로써 엔코딩 방법의 구조를 이용하게 한다.

Description

디 시(dc) 프리 시퀀스를 디코딩 및 검출하는 방법

본 발명은 선정된 에너지 스펙트럼(energy spectrum)을 가지는 디지털 신호 시퀀스의 코딩에 관한 것으로, 특히 dc 프리 신호(dc-free signal), 즉 제로(0) 주파수에서 무시할만 한 에너지 스펙트럼을 가지는 신호에 관한 것이다.

채널이란 송신기 및 수신기를 연결하는 전파 매체 또는 전자(electromagnetic) 경로인데, 송신 선로, 보다 일반적으로는 입력 신호(i), 출력 신호(j) 및 i가 송신되도록 제공된 신호(j)를 수신하는 이웃(likelihood)을 나타내는 한 세트의 조건 확률(conditional probability)[P(j l i)]의 관련된 알파벳(alphabet)을 특징으로 하는 소정의 장치에 의해 표현된다. 2진수라는 용어는 알파벳{0, 1}을 나타내고, 바이폴러란 용어는 알파벳{-1, +1}을 나타내는 약정을 채택하는 것이 유용하다. 2진수 시퀀스의 바이폴러 버전은 기호(1) 대신 +1을 대신하고, 기호(0) 대신 -1을 대신함으로써 얻어진 시퀀스를 의미할 수 있다. 종래의 디지털 통신 시스템은 기호 간격 기간(spacing interval)의 다중화시에 기호간 간섭이 전혀 없이 상승하게 하거나 이러한 조건을 발생시키기 위해 이퀄라이저를 이용하는 채널을 이용한다. 디지털 신호가 기호간의 나이퀴스트 속도에 따른 간섭시에 채널에 걸쳐 송신될 때에는 발생한다. 이것이 제어 방식으로 행해질 대, 채널은 메모리를 갖는 것으로 나타나므로, 수신된 신호는 퍼센트 기호(pecent symbol)뿐 만 아니라, 이전의 하나 또는 2개 또는 N개의 나이퀴스트 기간동안 송신되는 기호에 따라 변한다. 이러한 채널의 전달 함수를 일반적으로 나타내는 다항식은 G(D)+1±D±...± D^N으로서 표현되는데, D는 지연에 따른 하나의 신호 발생 기간을 나타낸다.

채널 대역폭에 관련하여 신호의 지속 기간 및 반복 속도는 연속 펄스들간의 간섭량이 소정의 제한치 이내가 되도록 되어 있는 경우, 부분 응답 신호 발생이라 칭하는 다중 레벨 형태의 신호 발생이 일어난다. 부분 응답 신호 발생은 자기 기록(magnetic recording), T 캐리어(T-carrier)용 기저대 리피터(baseband repeater), 음성 채널 모뎀 및 디지털 라디오를 포함하는 다양한 응용 분야에 이용된다. 부분 응답 신호 발생은 다항식 전달 함수가 제로 주파수 스텍트럼 널(null)을 나타내는 (1-D) 인자를 갖는 것, 즉 제로 주파수에서 채널 시퀀스의 멱급수(power) 밀도 함수가 제로이고, dc신호, 변성기를 포함하는 것들을 통과시킬 수 없는 간단한 모델의 채널인 특정 해당 분야의 부분 응답 채널이다. 자기 기록 시스템에 이용한 dc 프리 채널 중에는 전달 다항식이 (1-D)인 듀오바이너리(duobinary) 부분 응답(PR 류 1) 채널을 특징으로 하는 것들이 있다. 전달 다항식(1-D)은 패널이 이미 선행하는 숫자(digit)의 메모리를 갖고 있다는 것을 나타낸다. 변형된 듀오바이너리(PR 류 4) 채널은 채널이 이전의 2타임 기간동안 송신된 기호에 따른 메모리를 갖고 있다는 것을 나타내는 전달 다항식(1-D²)을 갖고 있다. 이러한 2개의 부분 응답 채널은 dc 프리 가 있다는 것으로서 특징지워질 수 있다. 크기 ±1을 갖는 연속 바이폴러 기호가 (1-D) 전달 함수를 가지는 채널에 인가될 때, 결과는 3 진폭 +2, 0 또는 -2을 가지는 신호이다.

dc 프리 부분 응답 채널에 인가된 신호의 시퀀스는 코드가 dc 프리로 되도록 엔코드된 경우, 신호 송신시의 에러 발생 확률이 감소된다. 예를 들어, R. Karabed 및 P. Siegel, Matched Spectral Null Codes for the 1-D Partial-Response Channels IEEE Trans. On Info. Theory, Vol, IT-37, No. 3(1991. 5.), 818-855 페이지 및 1989년 12월 19일 허여된 미합중국 특허 제 4,888,779호를 참조하시오. dc 프리 코드를 얻는 똑바른 방식은 각각의 코드가 짝수 비트(even number of bit)를 갖는 것이 요구된다. n비트의 시퀀스로 형성될 수 있는(nCn/2) dc 프리 출력 코드워드가 있지만, k비트의 입력 비트 스트림은 코드워드들 중 k=floor log₂(nCn/2)만을 선택할 수 있어서, k/n의 최대 코드 레이트를 발생시킨다. 최고 코드 레이트를 얻기 위해서, 최대 시퀀스가 이용되어야 함으로, 최대 코드북(codebook) 을 필요로 한다. 예를 들어, 14비트 출력 코드워드를 이용하는 dc 프리 코드는 k=floor log₂(14C7)인 것으로 결정하므로, 코드 레이트를 11/14로 제한하고, 2¹¹개의 워드에 관한 코드북을 필요로 한다. 13/16의 약간은 최고의 코드 레이트가 16 비트의 블록 길이 및 2¹³개의 워드에 따른 코드북을 필요로 한다.

Emina Solijanin의 공동 발명자가 1995년 8월 15일자로 출원한 계류중인 미합중국 특허 출원 제08/515,445호에 있어서, 엔코딩 방법은 상기 식에서 예견될 수 있는 것보다 작은 코드북을 이용하여 dc 프리 코드를 발생시키는 것이 기재되어 있다. 이것은 채널 코드워드가 제로의 블록 디지털 합(BDS : Block Digital Sum)을 모두 갖고 있어야 하고, 짝수 비트만을 포함하는 제한 사항을 제거함으로써 부분적으로 달성된다. 대신에, 코드 워드는 서브워드의 전체 디지털 합이 제로인 이상 임의의 BDS를 각각 가질 수 있는 연결된 서브워드 세트로 형성된다. 예를 들어, 상보 블록 디지털 합을 가지는 서브세트쌍으로 이루어진 세트가 이용될 수 있거나, j개의 서브워드, 즉 각각의 BDS=-1 및 BDS=+j의 하나의 서브워드 등일 수 있다. 하나의 예증이 되는 코드에 있어서, 동일한 BDS를 가지는 바이폴러 서브워드이지만, 상보 부호쌍은 길이 k 입력 시퀀스의 p-비트 부분으로 결정된 순서로 연결 된다. 길이 k 입력 시퀀스의 나머지(k-p) 비트는 q 그룹의 m 비트로 분할된다. 각각의 q 그룹은 선정된 BDS를 가지는 2^m바이폴러 길이 L 서브워드들 중 하나의 서브워드를 (저장 단위로부터)선택한다. m개의 입력 비트가 L개의 기호를 가지는 출력 서브워드로 맵(map)되므로, 내부 레이트 m/L 코드가 정해진다. 수(m)는 floor log₂(LCn)으로부터 결정되는데, n은 BDS=(L-2n)을 가지는 적정수의 dc 프리조합을 제공하도록 선택된다. 물론, 전체 코드 레이트는 k 입력 비트가 qL 출력 기호를 발생시킨다는 것, 즉 레이트가 k /(qL)인데 k=p+qm이라는 사실에 의해 설정된다.

이하에 설명된 것은 4가지 예증이 되는 코드를 요약한 테이블이다. 열은 다음과 같이 해석된다. r은 분자가 입력 2진수 신호(제 2 열 내에서 k로 나타냄)의 수를 나타내고, 분모가 출력 기호(제 3 열 내에서 qL로 나타냄)의 대응수를 나타내는 분수 형태로서 표현된 코드 레이트이고, q는 입력내의 m 비트 그룹의 수 및 엔코드된 출력 내에서 길이(L)의 그룹 수이다. 서브워드의 블록 디지털 합은 열BDS내에 나타내지만, p/q는 출력 코드 레이트를 식별하고, m/L은 내부 코드 레이트를 식별한다. 레이트 18/22 코드에 있어서, ±1뿐만 아니라 ±3의 블록 디지털 합을 가지는 서브워드쌍이 있다는 것을 주지해야 한다. 본 발명의 다음 설명에 있어서, 다음 테이블에서 기준은 46/56 코드에 대해 준한다.

본 발명의 참고 문헌으로 이용된 상술한 계류중인 미합중국 특허 출원서에 있어서, 무잡음(noisles) 채널이라 가정한 엔코드된 qL 시퀀스를 디코딩하는 방법이 기재되어 있다. 진폭(+1, -1)의 개별 바이폴러 기호가 무잡음(1-D) 채널에 인가될 때, 채널 전달 함수는 수신된 시퀀스(qL)를 +2, 0 또는 -2의 확실한 진폭을 정확히 갖게 한다. 그러나, 엔코드된 시퀀스가 잡음 채널로부터 수신될 때, 수신된 신호는 정확한 +2 또는 -2인 값을 더 이상 갖질 못한다. 이 때, 정확한 값의 기호 시퀀스는 채널로부터 수신된 잡음 샘플로부터 검출되어야 한다. 이것은 코딩 계획에 의해 허용된 허용가능한 값을 고려하여 각각의 qL 기호의 가장 입증가능한 값을 설정함으로써 가장 효과적으로 달성된다. 이러한 값이 설정될 때, 디코딩은 상술한 계류중인 특허 출원서에 기재된 바와 같이 발생될 수 있다.

(1-D) 채널에 따른 코드의 검출은 L. Fredrickson, R. Karabed, J. W. Rae, P. H. Siegel, H. Thapar, 및 R. Wood, Improved trellis coding for partial response channels, IEEE Trans. Mgan., 제 31권, 제2호, 1141-48 페이지(1995. 5.)에 기재된 시변 트렐리스 검출 방법과 같은 공지된 종래의 기술을 이용함으로써 달성되거나, K. J. Knudson, J. K. Wolf 및 L. B. Milstein, A concatenated decoding scheme for (1-D) partial response with matched spectral-null decoding, Proc. 1993 IEEE Global Telecommun. conf. (GLOBECOM '93), Houstonm TX, 1960-1964 페이지(1993. 11.)에 기재된 연결 검출에 의해 달성된다. 이러한 후자의 문헌에 있어서, 제 1 단이 코드를 무시하는 2진수 입력 시퀀스를 설정하기 위해 코드화되지 않은(1-D) 채널을 최대 이웃 시퀀스 설정(MLSE: Maximum Likelihood Sequence Estimation) 검출기를 이용하는 2개의 단에서 디코딩 처리를 수행하는 것이 제안되어 있다. 제 2 단은 최소 거리 에러 사상(error event)을 검출하여 정정하기 위한 dc 프리 블록 코드를 이용함으로써 설정을 개선하는 에러 사상 검출기이다. 최소 거리 에러 사상의 정정은 코드화되지 않은 (1-D) 체널에 대한 최소 거리 에러 사상이 DC에서 멱급수를 가진다는 사실에 의해 가능하게 행해진다. dc프리 코드가 dc에서 멱급수를 전혀 갖고 있지 않기 때문에, 최소 거리 에러 사상은 dc에서 멱급수가 인지될 때는 언제든지 검출된다. 에러 사상 검출기는 최소 거리 에러 사상을 검출하여 정정하기 위한 dc 프리 블록 제한에 이용된다. dc 프리 블록 제한은 dc 프리 코드와 동일한 특성을 갖고 있지만, 코드시에 이용되지 않은 소정의 dc 프리 워드를 포함한다.

L. Fredrickson 등 및 Knudson 등의 상술한 디코딩 방법은 상술한 계류중인 출원서의 코드 시퀀스를 성공적으로 디코드할 수 있지만, 이러한 디코딩 방법은 엔코딩 정보에 관한 정보를 사용하게 하므로, 전체 코드워드를 실재물(entity)로서 디코드하게 하여야 한다. 예를 들어, 전체 코드 시퀀스(코드를 무시)를 설정하도록 진행하는 Knudson 등의 방법은 실제로 코드워드될 수 없는 것, 즉 dc 프리 코드워드될 수 없는 설정의 결과를 제공한다. Knudson 등의 방법은 각각 설정된 코드워드에 대한 BDS를 계산하고, 제로가 아닌 BDS를 가지는 코드워드를 검출시에, 결과가 제로 BDS를 가지는 워드로 되도록 가장 가능한 최소 거리 에러 사상으로 설정을 변경한다. 후처리에 따른 복잡성은 가장 가능한 최소 거리 에러 사상에 대해 조사하게 된다. 이와 유사한 고찰은 Fredrickson 등의 시변 트렐리스 검출의 사용에 악 영향을 끼친다.

본 발명의 원리에 따르면, 잡음 채널에 걸쳐 수신된 샘플로부터 기호 시퀀스의 검출은 기호가 최초로 엔코드됨에 따라서, 즉 상술한 계류중인 미합중국 특허 출원서에 이용된 엔코딩 방법에 따른 구조를 사용하게 한다. 이러한 엔코딩 방법은 길이 k 2진수 입력 시퀀스를 길이(L)의 q쌍의 바이폴러 서브워드(즉, 서브워드는 L개의 바이폴러 기호로 구성된다.) 의 출력 시퀀스로 맵핑힘으로써 k/(qL)의 전체 레이트를 가지는 dc 프리 바이폴러 코드를 발생시킨다.

상술한 바와 같이, 본 발명의 디코딩 방법은 채널에 나타나는 코드워드가 서브워드로 구성된다는 사실을 이용하는데, 전체 BDS=0은 내부 레이트 m/L 코드에 의해 선택되는 상보 블록 디지털 합의 서브워드 세트(예를 들어, 상보 BDS=+x, -x, +y, -y 등을 가지는 서브워드 세트쌍 또는 BDS=+x의 짝수 j개의 서브워드 및 BDS=-jx의 하나의 서브워드)를 예증적으로 포함할 수 있지만, 서브워드의 순서는 외부 레이트 p/q 코드에 의해 결정된다. 코드워드의 검출은 채널에 걸쳐 송신된 각각의 블록 디지털 합에 대한 내부 트렐리스를 통하는 최대 이웃 경로를 발견하는 내부 코드용 검출기에 의해 달성되는 것, 즉 내부 트렐리스는 엔코딩 방법에 관한 지식으로 구성된다. 예를 들어, 서브워드가 상보 BDS=+x, -x, +y, -y 를 가지는 서브워드 세트쌍으로부터 선택되는 경우, 각각의 이러한 블록 디지털 합에 대한 내부 트렐리스를 통과하는 최대 이웃 경로일 수 있다. 각각의 최대 이웃 경로에 대한 누적 브랜치 매트릭스(m¹+x, m¹-x, m¹+y, m¹-y 등)는 결정되어 경로 메모리 내에 저장된다. 이러한 절차는 q 회 반복되는데, 모든 qL 데이터 샘플이 수신되어 내부 검출기에 의해 처리될 때, 서브워드가 연결되는 순서를 나타내는 외부 트렐리스를 통과하는 가장 가능한 경로는 갱신된 경로 메모리로부터의 정보를 이용하여 발견한다. 유리하게도, 엔코딩 방법이 상조 블록 디지털 합을 가지는 쌍으로 된 서브워드 세트를 이용하는 경우, 외부 트렐리스는 모든 q 그룹의 차가 발견될 때까지 2개의 최대 이웃 경로에 대한 누적 매트릭스들 사이의 차를 계산함으로써 만이 필요 없게 될 수 있다. 최소 차 매트릭스는 서브워드 쌍이 반전되므로 연결 순서를 결정하는데 필요한 것을 식별한다.

도 1은 +1의 네트(net) BDS를 축적하는 7 비트 서브워드에 대해 모든 허용가능한 전이를 나타내는 트렐리스도.

도 2는 -1의 네트 BDS를 축적하는 7 비트 서브워드에 대해 모든 허용가능한 전이를 나타내는 트렐리스도.

도 3은 하나의 연결 순서를 취하는 도 1 및 도 2의 트렐리스들로 구성된 트렐리스를 도시한 도면.

도 4는 연결을 역 순서로 취하는 도 1 및 도 2의 트렐리스들로 구성된 트렐리스를 도시한 도면.

도 5는 종래의 검출기로서 알 수 있는 도 3 및 도 4의 트렐리스들로 구성된 합병 트렐리스를 도시한 도면.

도 6은 도 1 및 도 2의 트렐리스의 중복(superimposition)으로 구성되고, 내부 코드 m/L를 나타내는 예증이 되는 합병 트렐리스를 도시한 도면.

도 7은 관련된 서브워드의 BDS를 나타내는 외부 레이트 p/q 코드의 예증이 되는 트렐리스를 도시한 도면.

도 8은 기호의 최대 이웃 시퀀스를 엔코드된 기호의 길이 qL로 각각 검출하는 내부 레이트 m/L 코드에 대한 시변 트렐리스를 도시한 도면.

*도면의 주요부분에 대한 부호의 설명*

i:입력 신호j:출력 신호

BDS:블록 디지털 합

이하, 첨부 도면을 참조하여 본 발명의 목적 및 특징을 포함하는 실시예에 대해 상세하게 설명하고자 한다.

도 1은 +1의 블록 디지털 합(BDS)을 형성할 수 있는 7개의 바이폴러 기호의 시퀀스에 대한 트렐리스를 도시한 것이다. 각각의 상향 포인팅 화살표는 포지티브 바이폴러 기호를 나타내고, 각각의 하향 포인팅 화살표는 네거티브 바이폴러 기호를 나타낸다. 예증이 되는 시퀀스(+1, -1, +1, -1, -1, +1)는 무게(heavier)를 나타낸다. 이러한, 시퀀스가 4개 있기 때문에, 기호=+1, 및 3 기호=-1, 이것의 BDS=+1. 또한, 가장 좌측의 모드에서 가장 우측의 모드로 트렐리스를 통해 추적될 수 있는 각각의 다른 시퀀스는 BDS=+1을 가질 수 있다. 도 2는 BDS=-1을 형성할 수 있는 7개의 바이폴러 기호의 시퀀스에 대한 트렐리스를 도시한 것이다. 예증이 되는 시퀀스(+1, -1, +1, -1, -1, -1, +1)는 무게를 나타낸다. 이러한, 시퀀스가 4개 있기 때문에, 기호=-1, 및 3 기호=+1, 이것의 BDS=-1. 이러한 트렐리스를 통해 추적될 수 있는 각각의 다른 시퀀스는 BDS=-1을 가질 수 있다.

도 1 및 도 2의 트렐리스들은 2가지 상이한 순서로 결합(연결)될 수 있다. 도 3에는 BDS=+1 및 -1의 연결된 서브워드를 형성하기 위한 도 1 및 도 2의 트렐리스를 포함하는 트렐리스가 도시되어 있는 반면, 도 4에는 BDS=-1 및 +1의 서브워드를 형성하도록 연결된 도 1 및 도 2의 트렐리스를 포함하는 트렐리스가 도시되어 있다. 종래의 검출기 방법이 엔코딩 구조를 전혀 이용하지 않기 때문에, 이러한 방법들은 서브워드가 도 3의 순선로 연결되는지 도 4의 순서로 연결되는지의 여부를 말할 수는 없다. 그러므로, 이러한 종래의 방법이 도 3 및 도 4의 트렐리스를 양자의 순서로 구성되는 도 5에 도시된 병합 트렐리스를 디코드하게 된다.

예증이 되는 길이 L=7을 가지는 서브워드를 이용하여 qL 엔코드된 시퀀스의 개별 기호를 검출하기 위해 본 발명의 방법을 설명하는 것이 유리할 수 있다. 상기 테이블에 설정된 예증이 되는 레이트 46/56 코드가 이용될 수 있다. 레이트 46/56 코드는 K=46 비트 정보 입력 시퀀스를 일단의 p=6 비트 및 m=5 그룹의 q=8 비트로 나눔으로써 구성된다. 길이 qL=56 채널 시퀀스는 +1 또는 -1D의 BDS를 가지는 qL=8L 그룹의 길이 L=7 바이폴러 서브워드로 형성된다. 각각의 길이 m=5 그룹의 입력 시퀀스는 BDS=+1(또는 -1)을 가지는 길이 L=7 바이폴러 서브워드들 중 하나의 서브워드를 (메모리 장치로부터) 선택한다. 엔코딩 절차는 q 세트의 서브워드가 전체가 BDS-0을 갖도록 도 1 및 도 2의 서브워드를 연결하지만, 정보 내용은 서브워드 가 조립되는 순서에 따라서 다르다. 상술한 바와 같이, 연결 순서는 입력 비트의 p 비트 시퀀스에 의해 결정된다.

레이트 46/56 엔코더는 외부 레이트 p/q=6/8 코드 및 내부 레이트 m/L=5/7 코드로 구성되고, 길이 qL=56 dc 프리 시퀀스는 q=8 길이 L=7 서브워드로 구성된다는 것을 알 수 있다. 각각의 길이 L=7 서브워드는 도 1 및 도 2의 2개의 트렐리스들 중 하나의 트렐리스를 통과하는 경로에 대응하므로, 도 6의 병합 트렐리스를 통과하는 경로에 대응한다. 이러한 트렐리스는 내부 레이트 m/L=5/7 코드를 나타내고 내부 트렐리스라고 할 수 있다. 각각의 기호가 관련된 서브워드의 BDS를 나타내는 외부 레이트 p/q 코드에 대한 트렐리스는 도 7의 외부 트렐리스를 통과하는 경로에 대응한다. (1-D) 채널의 전달 함수로 인해 ±1의 최초 크기를 가지는 채널에 인가되는 서브워드의 바이폴러 기호는 3가지 진폭 레벨 +2, 0 또는 -2를 가지는 바이폴러 신호로서 이상적으로 수신될 수 있다. 그러나, 채널이 가우스 잡음을 도입한다고 가정할 수 있기 때문에, 수신된 진폭은 마찬가지로 다를 수 있다. 본 발명의 실시예에 따르면, 내부 검출기는 도 6의 내부 트렐리스를 통과하는 길이 L(=7)의 (2개) 최대 이웃 경로, 즉 BDS=+x(=1)을 가지는 하나의 경로 및 BDS=-x(=-1)을 가지는 하나의 경로로 재구성한다.

제 1의 q(=8) 세트의 L(=7)개의 수신된 샘플이 도 6에서 처리되어 저장된 후 에 발견되는 제 1의 2개의 경로가 식별되고, 도 7을 통과하는 누적 매트릭스(m¹+1 및 m¹-1)가 외부 트렐리스용 검출기이다. 도 7의 검출기는 외부 트렐리스의 대응하는 브렌치를 묘사하기 위해 내부 트렐리스로부터 수신된 누적 매트릭스의 각각의 세트를 이용한다. 상술한 것과는 달리, 도 6의 누적 매트릭스는 도 7의 브렌치 매트릭스로 된다. 예를 들어, 도 6으로부터 제 1 세트의 L개 샘플로부터의 누적 브렌치 매트릭스(m¹+1 및 m¹-1)는 도 7에서 매트릭스(m¹+1 및 m¹-1)를 설정한다. 각 그룹의 L개 샘플이 도 6에서 처리됨에 따라, 발생된 누적 브렌치 매트릭스는 m^j+1, m^j-1 인데, 1jq, 위첨자(j)는 매트릭스가 속하는 q 그룹의 L개 샘플의 매트릭스를 나타낸다. 모든 q(=8) 그룹의 L개 샘플에 대한 누적 브렌치 매트릭스가 도 7을 통과하였을 때, 매트릭스(m^q-1 및 m^q+1)를 가지는 경로의 최종 브렌치가 정해진다. 외부 코드(p/q)는 도 7의 전반에 걸쳐 모든 가능한 경로가 BDS=0을 가지도록 dc 프리된다는 것을 주지해야 한다.

도 8을 참조하면, 상술한 내부 레이트 m/L(=5/7) 코드를 디코딩하기 위한 예증이 되는 시변 트렐리스가 도시되어 있다. 간단하게 하기 위해, 트렐리스는 4가지 명확한 패널로 구성된 것으로 도시되어 있다. 그러나, 각각의 패널은 도시된 그 밖의 다른 개별 패널의 각각을 형성하는 것을 재구성할 수 있도록 일반적인 제3의 패널의 서브세트이다. 채너에 걸쳐 수신된 제 1의 2개 샘플은 가장 좌측의 패널로서 구성된 검출기에 시간(k+1 및 k+2)이 지남에 따라 제공된다. 다음 2개의 샘플은 제 2의 패널로서 구성된 검출기에 시간(k+3 및 k+4)이 지남에 따라 제공된다. 제 5 및 제 6의 샘플은 제 3의 패널로서 구성된 검출기로 시간(k+5 및 k+6)이 지남에 따라 전달되고, 제 7 샘플 시퀀스의 최종 샘플은 가장 우측의 패널로서 구성된 검출기로 시간(k+7)이 지남에 따라 전달된다. 도 8의 트렐리스는 상부에서 저부로 가면서 (e), (b), (a), (c), (d) 및 (f)의 순서로 레이블되는 수평열의 노드에 나타낸 6가지 가능한 상태를 가정할 수 있다. 각각의 패널은 샘플이 검출기에 전달될 때 비터비 알고리즘을 수행한다. 비터비 알고리즘은 패널내의 특정 노드에서 합병하는 각각의 브렌치 경로에 대해 수신된 시퀀스가 특정한 브렌치 경로를 진행하는 로그 이웃 확률(log-likelihood probability)을 계산한다. 이러한 확률은 브렌치 경로에 대한 매트릭스로서 공지되어 있다. 매트릭스는 예상된 기호의 정상 진폭(예를 들어, +2, 0 또는 -2)가 수신된 샘플의 실제 진폭(rk) 사이의 차에 관한 스퀘어에 의해 결정된다. 예를 들어, 시간(k 및 k+1)이 지남에 따라 변하는 기호의 예상된 정상 진폭이 0 및 -2이지만 실제 진폭이 rk 및 rk+1인 브렌치 경로에 대한 매트릭스(m)는 m=(rk-0)²+(rk+1)-(-2)²으로 표현될 수 있다. 특정 노드에서 합병하는 모든 브렌치의 브렌치 매트릭스는 서로가 비교되고, 경로는 최소 누적 매트릭스를 가지는 것을 잔존하도록 허용된다.

가장 좌측 페날의 2개의 자장 좌측 노드(a) 및 (c)를 다시 고려하고자 한다. 현 블록(present block)이 러닝(running)디지털 합은 0에서 초기화된다. 그러나, 현 블록은 엔코딩 제한 조건에 따라서 러닝 디지털 합이 +1 또는 -1이 되는 경우에 블록에 의해 선행되기 때문에, 노드(a)에서 위첨자(-1)는 이전의 블록이 -1의 러닝 디지탈 합을 갖는 것을 나타내고, 노드(c)는 이전 블록이 +1의 러닝 디지털 합을 갖는다는 것을 나타내도록 위첨자(-1)로 레이블된다. 다음 설명은 이전 블록이 -1의 러닝 디지털 합을 갖는다고 가정할 수 있으므로, 노드(a)에서 시작한다.

제 2 타임 슬롯(k+2)의 종료시, 가장 좌측의 패널은 우측을 기준으로 상부에서 저부로, 즉 (b), (a), (c), 및 (d)로 레이블된 노드에 의해 식별된 4가지 가능한 상태들 중 하나를 나타낼 수 있다. 트렐리스는 노드(a) 또는 노드(c)에서 브렌치로 진행되는 노드(b)에서의 상태일 수 있다. 양자의 브렌치는 동일하게 수신된 시퀀스(+1, -1)에 응답할 수 있으므로, 동일한 매트릭스를 가질 수 있다. 브렌치 매트릭스가 동일하기 때문에, 최저 상태 매트릭스를 가지는 상태로부터 도래하는 브랜치는 잔존자(survivor)로서 선택된다. 이와 유사한 고려 사항은 동일하게 수신된 시퀀스(+1, -1)에 응답하여 우측을 기준으로 브렌치를 경유하여 노드(a) 또는 노드(d)로부터 진행되는 상태로 되거나, 이러한 상태에서 동일하게 수신된 시퀀스(+1, -1)에 응답하여 브렌치를 경유하여 노드(a) 또는 노드(c)로부터 진행되는 상태로 되거나, 동일하게 수신된 시퀀스(+1, -1)에 응답하여 우측을 기준으로 노드(a) 또는 노드(c)로부터 브렌치로 진행되는 상태(d)로 되는 트렐리스에 적용한다. 그러나 일반적으로 우측의 노드에서 제공하는 잔존 브렌치는 브렌치 매트릭스 및 브렌치가 도래하는 노드의 상태 매트스의 최저 합을 가지는 그러한 브렌치를 선택함으로써 결정된다.

제 2 패널은 제 3 및 제 4 샘플 및 응답시, 우측의 6개 노드들 중 소정의 노드에 도달하는 것을 수신한다. 제 2 패널의 좌측에 있는 4개의 노드(b), (a), (c), 및 (d)는 제 1 패널의 우측에 있는 4개의 노드(b), (a), (c), (d)에 대응한다. 제 2 패널의 좌측에 있는 노드(b), (a), (c), (d)로부터 이러한 패널의 우측에 있는 유사하게 레이블된 노드로의 전이는 제 1 패널에 대해 기술된 신호 시퀀스에 대응하는 신호 시퀀스에 의해 발생된다. 부수적으로, 좌측의 노드(b)에서 우측의 노드(e)의 전이는 시퀀스(+1, -1)에 의해 발생되고, 노드(b)에서 노드(a)로의 전이는 시퀀스(-1, -1)에 의해 발생되며, 좌측의 노드(d)에서 노드(c)로의 전이는 시퀀스(+1, +1)에 의해 발생되고, 노드(d)에서 노드(f)로의 전이는 시퀀스(-1, +1)에 의해 발생된다. +1 또는 -1의 블록 디지털 합을 달성하게 되는 7 기호 코드는 수신된 최종 기호가 +1일 때 2개의 기호 내에서 0의 러닝 디지털 합을 2의 러닝 디지털 합으로 감소시킬 수 없기 때문에 엔코딩 제한 조건은 노드(b)(RDS=2)에서 노드(c)(RDS=0 최종 기호+1)로의 전이를 허용하지 못한다는 것을 주지해야 한다.

제 5 및 제 6 샘플은 제 3 패널로 전달되고, 종전대로 이러한 패널에 유사하게 레이블된 노드들 사이의 전이가 상술한 대응하는 기호 시퀀스에 의해 발생된다. 현 블록의 제 7 샘플은 가장 우측의 패널로 전달된다. 이러한 패널의 상부 좌측에 있는 노드(e) 또는 (b)로부터, 러닝 디지털 합이 2인 경우, 값(-1)을 가지는 기호 만이 가장 우측의 노드 RDS=1로 진행할 수 있다. 이러한 패널의 노드(a)로부터 러닝 디지털 합이 0인 경우, 값(+1)을 가지는 기호는 가장 우측의 노드(RDS=1)로 진행하지만, 값(-1)을 가지는 기호는 가장 우측의 노드(RDS=-1)로 진행할 수 있다. 이와 마찬가지로, 이러한 패널의 가장 좌측 노드(c)로부터, 러닝 디지털 합이 0인 경우, 값(+1)을 가지는 기호는 가장 우측의 노드(RDS=1)로 진행할 수 있지만, 값(-1)을 가지는 기호는 가장 우측 노드(RDS=-1) 로 진행할 수 있다. 이러한 패널의 좌측 저부에 있는 노드(d) 또는 (f)로부터, 러닝 디지털 합이 -2인 경우, 값(+1)을 가지는 기호만이 가장 우측 노드(RDS=1)로 진행할 수 있다.

상술한 것은 본 발명의 원리를 설명하고자 하는 의도이지만, 당해 분야에 숙련된 기술자들이 알고 있는 바와 같이 여러 가지로 본 발명을 변결할 수 있다. 예를 들어, 상보 블록 디지털 합을 가지는 쌍으로 서브워드가 엔코드되는 것을 제공하는 외부 매트릭스에 대한 트렐리스는 도 6의 내부 트렐리스용 검출기에 의해 발견된 2개의 누적 브렌치 매트릭스들 사이의 8개의 차를 계산함으로써 제거될 수 있다. 4가지 최소 매트릭스는 반전되는 서브워드의 위치를 식별한다. 즉, 외부 트렐리스는 서브워드의 위치를 식별하는 1의 위치가 반전되는 4개의 +1 및 4개의 -1을 각각 가지는 길이 8 바이폴러 워드의 외부 코드를 설명하도록 작용한다. 따라서, 내부 트렐리스에 의해 발생된 2가지 상태 매트릭스를 저장하는 대신에, 2개의 매트릭스의 차를 계산하는 것이 충붕하다. 56개의 샘플이 수신된 후, 8개의 차 매트릭스, 즉 8개 그룹의 7 비트 시퀀스의 각각에 대한 매트릭스일 수 있다. 7 비트의 시퀀스가 반전되는 것을 1의 위치가 나타내는 경우, 4개의 최소차는 +1의 위치에 대응하고, 그 밖의 다른 것은 -1의 위치에 대응한다. 부수적으로, 본 발명의 원리는 전달 다항식이 도 8의 다중 버전을 이용하고, 연속 신호를 각각의 버전에 가함으로써(1-D)^N으로 되는 통신 채널에 걸쳐 송신된 시퀀스에 응용할 수 있다. 다른 변형 및 그 밖의 다른 변형은 본 발명의 의의 및 범위를 벗어나지 않고서 당해 분야에 숙련된 기술자들은 알 수 있다.

Claims (11)

1. q 그룹의 L개 기호로 구성된 바이폴러 기호의 시퀀스로서 엔코드된 길이 k 2진수 비트 스트림을 나타내고, 각각의 길이 L 그룹의 상기 기호가 선정된 블록 디지털 합을 가지는 2^m개의 서브워드들 중 하나의 서브워드에 대응하고, 상기 서브워드가 내부 레이트 m/L 코드에 따라서 엔코드되어 외부 레이트 p/q 코드에 따라서 상보 부호 블록 디지털 합의 블록 내에 연결되는데, p는 상기 길이 k시퀀스의 하나의 부분이고, qm은 나머지 부분인 통신 채널을 통해 수신된 샘플의 시퀀스를 디코딩하는 방법에 있어서,

   a. L개 샘플의 각각의 그룹에 대해 상기 블록 디지털 합 서브워드에 대한 상기 내부 레이트 p/q 코드의 트렐리스를 통과하는 최대 이웃 경로를 발견하는 단계.

   b. q 그룹의 L개 샘플에 대한 최대 이웃 경로가 발견될 때까지 상기 각각의 경로에 대한 누적 상태 매트릭스 및 누적 브랜치 매트릭스를 기록하는 단계, 및

   c. 상기 서브워드의 연결 순서를 결정하기 위해 상기 외부 레이트 m/L 코드에 대한 트렐리스 내의 대응하는 브렌치를 L개 샘플의 상기 각각의 그룹에 대한 상기 누적 매트릭스로부터 식별하는 단계를 포함하는 디코딩 방법.
2. 제 1 항에 있어서,

   상기 통신 채널이 부분 응답 채널인 디코딩 방법.
3. 제 1 항에 있어서,

   상기 통신 채널은 다항식 전달 함수가 (1-D) 인자인 경우의 부분 응답 채널인 디코딩 방법.
4. 제 3 항에 있어서,

   상기 내부 레이트 코드에 대한 상기 트렐리스가 시변 트렐리스인 디코딩 방법.
5. 제 1 항에 있어서,

   수 m이 floor log₂(LCn)으로부터 결정되는데, n은 BDS=(L-2n)을 가지는 다수의 dc 프리 조합을 제공하도록 선택되는 디코딩 방법.
6. q 그룹의 L개 기호로 구성된 바이폴러 기호의 시퀀스로서 엔코드된 길이 k 2진수 비트 스트림을 나타내고, 각각의 길이 L 그룹의 상기 기호는 선정된 블록 디지털 합을 가지는 2^m개의 서브워드들 중 하나의 서브워드에 대응하고, 상기 서브워드가 내부 레이트 m/L 코드에 따라서 엔코드되어 외부 레이트 p/q 코드에 따라서 상보 부호 블록 디지털 합의 블록 내에 연결되는데, p는 상기 길이 k시퀀스의 하나의 부분이고, qm은 나머지 부분인 통신 채널을 통해 수신된 샘플의 시퀀스를 디코딩하는 방법에 있어서,

   a. L개 샘플의 각각의 그룹에 대해 상보 블록 디지털 합을 가지는 서브 워드 세트의 각각에 대한 상기 내부 레이트 p/q 코드의 트렐리스를 통과하는 최대 이웃 경로를 발견하는 단계.

   b. q 그룹의 L개 샘플에 대한 최대 이웃 경로가 발견될 때까지 상기 각각의 경로에 대한 누적 상태 매트릭스 및 누적 브랜치 매트릭스를 기록하는 단계,

   c. 상기 각각의 경로에 대한 브렌치 매트릭스들 사이의 차를 기록하는 단계, 및

   d. 상기 매트릭스의 q/2 최소 매트릭스에 따라서 상기 서브워드의 연결 순서를 결정하는 단계

   를 포함하는 디코딩 방법.
7. 제 6 항에 있어서,

   수 m이 floor log₂(LCn)으로부터 결정되는데, n은 BDS=(L-2n)을 가지는 다수의 dc 프리 조합을 제공하도록 선택되는 디코딩 방법.
8. q 그룹의 L개 기호로 구성된 바이폴러 기호의 시퀀스로서 엔코드된 길이 k 2진수 비트 스트림을 나타내고, 각각의 길이 L 그룹의 상기 기호는 선정된 블록 디지털 합을 가지는 2^m개의 서브워드들 중 하나의 서브워드에 대응하고, 상기 서브워드가 내부 레이트 m/L 코드에 따라서 엔코드되어 외부 레이트 p/q 코드에 따라서 상보 부호 블록 디지털 합의 블록 내에 연결되는데, p는 상기 길이 k시퀀스의 하나의 부분이고, qm은 나머지 부분인 잡음의 존재 시에 부분 응답 채널을 통해 수신된 샘플의 시퀀스를 검출하는 방법에 있어서,

   a. 상기 내부 레이트 코드의 상기 상보 블록 디지털 합 서브 워드를 지지하는 트렐리스의 각각의 패널에 상기 채널을 통해 수신된 신호의 각각의 연속 그룹의 L개 샘플을 분배하는 단계,

   b. 상기 각 그룹의 L개 샘플에 대한 상기 각각의 패널을 통과하는 최대 이웃 경로를 발견하는 단계,

   c. 누적 브렌치 및 상태 매트릭스를 상기 패널을 통해 상기 각각의 경로로 각각 표를 작성하는 단계, 및

   d. 상기 서브워드의 연결 순서를 결정하기 위해서 상기 외부 레이트 m/L 코드를 지지하는 트렐리스를 통과하는 브렌치를 상기 누적 매트릭스로부터 식별하는 단계

   를 포함하는 디코딩 방법.
9. 제 8 항에 있어서,

   수 m이 floor log₂(LCn)으로부터 결정되는데, n은 BDS=(L-2n)을 가지는 다수의 dc 프리 조합을 제공하도록 선택되는 검출 방법.
10. q 그룹의 L개 기호로 구성된 2진수 기호의 시퀀스로서 엔코드된 길이 k 2진수 비트 스트림을 나타내고, 각각의 길이 L 그룹의 상기 기호는 선정된 블록 디지털 합을 가지는 2^m개의 서브워드들 중 하나의 서브워드에 대응하고, 상기 서브워드가 내부 레이트 m/L 코드에 따라서 엔코드되어 외부 레이트 p/q 코드에 따라서 상보 부호 블록 디지털 합의 블록 내에 연결되는데, p는 상기 길이 k시퀀스의 하나의 부분이고, qm은 나머지 부분인 잡음의 존재 시에 통신 채널을 통해 수신된 샘플의 시퀀스를 검출하는 방법에 있어서,

    a. 상기 상보 블록 디지털 합 서브워드를 지지하는 시변 트렐리스의 각각의 패널에 상기 채널을 통해 수신된 신호의 각각의 연속 그룹의 L개 샘플을 분배하는 단계,

    b. 상기 각 그룹의 L개 샘플에 대한 상기 각각의 패널을 통과하는 상기 상보 블록 디지털 합 서브워드에 대한 최대 이웃 경로를 발견하는 단계,

    c. 상기 각각의 경로에 대한 매트릭스 및 브렌치 매트릭스를 기록하는 단계,

    d. 상기 경로에 대한 매트릭스들 사이의 차를 기록하는 단계, 및

    e. 상기 매트릭스들 중 q/2 최소 매트릭스에 따라서 상기 서브워드의 연결 순서를 결정하는 단계

    를 포함하는 검출 방법.
11. 제 10 항에 있어서,

    수 m이 floor log₂(LCn)으로부터 결정되는데, n은 BDS=(L-2n)을 가지는 다수의 dc 프리 조합을 제공하도록 선택되는 검출 방법.